技术领域
[0001] 本
发明涉及一种
电压变换器，尤其涉及一种
电荷泵及液晶显示屏驱动芯片。
背景技术
[0002] 电荷泵是一种利用所谓的“快速”(flying)或“泵送”电容(而非电感或
变压器)来储能的DC-DC(变换器)。其内部的晶体管
开关阵列以一定方式控制快速电容器的充电和放电，从而使
电源电压以一定因数(例如：-1、2或3)倍增或降低，从而得到所需要的
输出电压。
[0003]
现有技术中已有多种电荷泵
电路。图1即为现有技术中常见的倍压电荷泵的电路示意图。该现有技术的电荷泵包括四个开关S1、S2、S3、S4和一个电容C1。如图2所示，开关S1、S2由第一时钟控制，开关S3、S4由第二时钟控制，第一、第二时钟为一对互不交叠时钟，避免了第一、第二时钟同时有效的情况发生。开关S1一端输入Vcc电源电压，另一端接电容C1的上极板。开关S2一端接电容C1的下极板，另一端接地。由开关S1、电容C1、开关S2构成的充电电路，在第一时钟有效时(图2中A时)，开关S1、S2闭合，开关S3、S4打开，对电容C1充电，使其电势到达Vcc。开关S3一端输出Vout电压，另一端接电容C1的上极板。开关S4一端接电容C1的下极板，另一端输入Vcc电源电压。由开关S3、电容C1、开关S4构成的
升压电路，在第二时钟有效时(图2中B时)，开关S3、S4闭合，开关S1、S2打开。因为电容C1两端的电势不能立即改变，电容C1上的电势被抬高了Vcc，即Vout输出电压跳变到电源电压Vcc的2倍，实现了倍压。电容C2
串联于Vout输出电压端和接地端之间，用于向负载提供电压。使用这种方法可以实现电压的倍压，在时钟
信号的占空比为50％时，能效转换最佳，但实际电路中第一、第二时钟在信号转换中会产生延迟，并达不到如此理想状态。而且在一个时钟周期内，只有一个
相位输出
电流，
能量效率较低，输出纹波较大。
[0004] 同时，反向电流会进一步降低电荷泵的能量效率。即在
时钟信号由高转低或由低转高时，由于延迟引起的从Vout输出端反向流向Vcc电源电压的电流。该电流会进一步削弱倍压电路的工作效率。
[0005] 电荷泵通常用来为芯片内部电路提供电源电压。目前的芯片越来越多的采用内置片上电容的电荷泵电路以减少外部分立元件，以降低成本。这样的电荷泵电路受芯片面积所限更难获得较好的能量效率和输出纹波。
发明内容
[0006] 本发明所要解决的技术问题是提供一种电荷泵，其具有较高的能量效率与较小的输出纹波。
[0007] 为了解决上述问题，本发明提供一种电荷泵，包括：
[0008] 第一电容及第二电容；
[0009] 充电电路，包括第一充电分支和第二充电分支；所述的第一充电分支由第一时钟控制，当第一时钟有效时，实现对第一电容的充电；所述的第二充电分支由第二时钟控制，当第二时钟有效时，实现对第二电容的充电；所述的第一、第二时钟为一对非交叠时钟。
[0010] 以及升压电路，包括第一升压分支和第二升压分支；所述的第一升压分支由所述的第二时钟控制，当第二时钟有效时，抬升第一电容的上极板电压并对外输出；所述的第二升压分支由所述的第一时钟控制，当第一时钟有效时，抬升第二电容的上极板电压并对外输出。
[0011] 以及连接第一电容下极板和第二电容下极板的第一开关，由第三时钟控制；所述的第三时钟在第一、第二时钟均无效的情况下有效，且与第一时钟、第二时钟互不交叠；当第三时钟有效时，第一开关闭合，使得第一电容和第二电容实现电荷共享。
[0012] 可选的，所述的第一充电分支包括：与电源电压相连的第二开关、接地的第三开关，第一时钟有效时，所述的第二、第三开关闭合；
[0013] 所述的第二充电分支包括：与电源电压相连的第四开关、接地的第五开关，第二时钟有效时，所述的第四、第五开关闭合。
[0014] 可选的，所述的第一升压分支包括：与电荷泵的电压输出端相连的第六开关、与电源电压相连的第七开关，第二时钟有效时，所述的第六、第七开关闭合；
[0015] 所述的第二升压分支包括：与电荷泵的电压输出端相连的第八开关、与电源电压相连的第九开关，第一时钟有效时，所述的第八、第九开关闭合。
[0016] 可选的，所述的第二开关为一PMOS管，其源极与电源电压相连、栅极接收第一时钟、漏极与第一电容的上极板相连；所述的第三开关为一NMOS管，其漏极与第一电容的下极板相连、栅极接收第一时钟的反向信号、源极接地；
[0017] 所述的第四开关为一PMOS管，其源极与电源电压相连、栅极接收第二时钟、漏极与第二电容的上极板相连；所述的第五开关为一NMOS管，其漏极与第二电容的下极板相连、栅极接收第二时钟的反向信号、源极接地。
[0018] 可选的，所述的第六开关为一PMOS管，其源极与电荷泵的电压输出端相连、栅极接收第二时钟、漏极与第一电容的上极板相连；所述的第七开关为一PMOS管，其漏极与第一电容的下极板相连、栅极接收第二时钟、源极与电源电压相连；
[0019] 所述的第八开关为一PMOS管，其源极与电荷泵的电压输出端相连、栅极接收第一时钟、漏极与第二电容的上极板相连；所述的第九开关为一PMOS管，其漏极与第二电容的下极板相连、栅极接收第一时钟、源极与电源电压相连。
[0020] 可选的，所述的第六开关为一PMOS管，其源极与电荷泵的电压输出端相连、栅极接收第二时钟、漏极与第一电容的上极板相连；所述的第七开关为一PMOS管，其漏极与第一电容的下极板相连、栅极接收第二前级时钟信号、源极与电源电压相连，所述的第二前级时钟信号经延迟处理后，得到第二时钟信号，且第二前级时钟与第一时钟互不交叠；第二时钟有效时，第七开关比第六开关先闭合；
[0021] 所述的第八开关为一PMOS管，其源极与电荷泵的电压输出端相连、栅极接收第一时钟、漏极与第二电容的上极板相连；所述的第九开关为一PMOS管，其漏极与第二电容的下极板相连、栅极接收第一前级时钟信号、源极与电源电压相连，所述的第一前级时钟信号经延迟处理后，得到第一时钟信号，且第一前级时钟与第二时钟互不交叠；第一时钟有效时，第九开关比第八开关先闭合；
[0022] 所述的第三时钟在第一、第一前级、第二、第二前级时钟均无效的情况下有效，且与第一、第一前级、第二、第二前级互不交叠。
[0023] 本发明还提供了一种液晶显示屏驱动芯片，其包括上述的任一种电荷泵。
[0024] 与现有技术相比，本发明具有以下优点：
[0025] 1、第一、第二升压分支轮流升压，在提高了电荷泵的能量效率，减小纹波的同时，通过一受控开关，使得在第一、第二充电分支和第一、第二升压分支都不处于有效状态的时间间隙，实现第一、第二电容的电荷共享，进一步提高能量效率。
[0026] 2、可选方案中，通过对升压分支的时钟
控制信号的处理，使得升压时升压分支上的两个开关有先后的闭合，有效减少了反向电流，达到提高能效，减小纹波的目的。
附图说明
[0027] 图1是现有技术中的一种电荷泵的电路图。
[0028] 图2是图1中电荷泵的时钟信号的
波形时序图。
[0030] 图4是图3中的实施例的时钟信号的波形时序图。
[0031] 图5是本发明的另一种实施例的电路图。
[0032] 图6是图5的实施例的时钟信号的波形时序图。
[0033] 图7是本发明所述的一种液晶显示屏驱动芯片的结构示意图。
具体实施方式
[0034] 下文中的说明与附图将使本发明的前述特征及优点更明显。兹将参照附图详细说明依据本发明的较佳实施例。
[0035] 图3是本发明的一种实施例的电路示意图，图4是对应图3的实施例的时钟信号的波形时序图。
[0036] 如图3所示，本实施例包括第一充电分支1a、第一升压分支1b、第二充电分支2a、第二升压分支2b、第一电容C1、第二电容C2以及连接第一电容C1下极板和第二电容C2下极板的第一开关S1。第一时钟CLK1控制第一充电分支1a和第二升压分支2b，第二时钟CLK2控制第一升压分支1b和第二充电分支2a。第三时钟CLK3控制第一开关S1。
[0037] 具体地，第一充电分支1a包括一端接收电源电压Vcc，另一端连接于第一电容C1的上极板且由第一时钟CLK1控制的第二开关S2；一端连接于第一电容C1的下极板，另一端接地且同样由第一时钟CLK1控制的第三开关S3。
[0038] 第一升压分支1b包括一端输出电压Vout，另一端连接于第一电容C1的上极板且由第二时钟CLK2控制的第六开关S6；一端连接于第一电容C1的下极板，另一端连接于电源电压Vcc且同样由第二时钟CLK2控制的第七开关S7。
[0039] 第二充电分支2a包括一端接收电源电压Vcc，另一端连接于第二电容C2的上极板且由第二时钟CLK2控制的第四开关S4；一端连接于第二电容C2的下极板，另一端接地且同样由第二时钟CLK2控制的第五开关S5。
[0040] 第二升压分支2b包括一端输出电压Vout，另一端连接于第二电容C2的上极板且由第一时钟CLK1控制的第八开关S8；一端连接于第二电容C2的下极板，另一端连接于电源电压Vcc且同样由第一时钟CLK1控制的第九开关S9。
[0041] 由图4可知，第一、第二时钟为一对非交叠时钟，即二者不会同时有效。结合图3，即第一充电分支1a和第一升压分支1b不可能同时工作，同理，第二充电分支2a和第二升压分支2b不可能同时工作。第一时钟CLK1有效时，第一充电分支1a对第一电容C1进行充电。同时，第二升压分支2b对第二电容C2实现倍压输出。第二时钟CLK2有效时，第一升压分支1b对第一电容C1实现倍压输出。同时，第二充电分支2a对第二电容C2进行充电。第三时钟CLK3仅在第一、第二时钟均无效的情况下有效，且与第一时钟、第二时钟互不交叠，即第三时钟CLK3有效时，第一充电分支1a、第一升压分支1b、第二充电分支2a和第二升压分支2b均不工作。此时，第一开关S1闭合，使得第一电容C1和第二电容C2间实现电荷共享，电势等位。即在下一个第一、第二时钟有效时，升压分支无需从接地电势开始对该分支电容的下极板充电，而是从电容间电荷共享后达到的平衡电势开始充电，节约了部分功耗。
[0042] 具体地，在图4中A点
位置，第一时钟CLK1有效，第二时钟CLK2无效，第三时钟CLK3无效。此时，第二开关S2、第三开关S3闭合，第一充电分支1a对第一电容C1充电。同时，第八开关S8、第九开关S9也闭合，第二升压分支2b对第二电容C2实现倍压输出。第一升压分支1b和第二充电分支2a此时均不工作。
[0043] 在图4中B点位置，第二时钟CLK2有效，第一时钟CLK1无效，第三时钟CLK3无效。此时，第六开关S6、第七开关S7闭合，第一充电分支1b对第一电容C1实现倍压输出。同时，第四开关S4、第五开关S5也闭合，第二充电分支2a对第二电容C2充电。第一充电分支1a和第二升压分支2b此时均不工作。
[0044] 由此可以看出，不同于现有技术的在一个时钟周期内，只有一个相位有倍压输出，本发明的实施例可以在同一时钟周期内，两个相位轮流实现倍压输出，能量效率高，输出纹波小。
[0045] 在图4中C点位置，第一时钟CLK1、第二时钟CLK2均无效，即此时两路升压分支均没有倍压输出，第三时钟CLK3有效，且与第一时钟CLK1、第二时钟CLK2互不交叠。此时，第一开关S1闭合，连接了第一电容C1和第二电容C2，实现二者电荷共享，进一步提高能量效率。
[0046] 图5是本发明的另一种实施例的电路示意图，图6是对应图5的实施例的时钟信号的波形时序图。
[0047] 与前例相同部分，此处不再赘述。
[0048] 与前例不同的是，此例中不仅将各分支的开关替换为晶体管，同时对升压分支的时钟控制信号进行了处理，使得升压时升压分支上的两个开关有先后的闭合，有效减少了反向电流，达到提高能效，减小纹波的目的。
[0049] 具体地，第一充电分支1a中的第二开关S2为一PMOS管，其源极接收电源电压Vcc、栅极接收第一时钟CLK1、漏极与第一电容C1的上极板相连；第三开关S3为一NMOS管，其漏极与第一电容C1的下极板相连、栅极接收第一时钟的反向信号CLK1b、源极接地。
[0050] 第二充电分支2a中的第四开关S4为一PMOS管，其源极接收电源电压Vcc、栅极接收第二时钟CLK2、漏极与第二电容C2的上极板相连；第五开关S5为一NMOS管，其漏极与第二电容C2的下极板相连、栅极接收第二时钟的反向信号CLK2b、源极接地。
[0051] 第一升压分支1b中的第六开关S6为一PMOS管，其源极倍压输出Vout、栅极接收第二时钟CLK2、漏极与第一电容C1的上极板相连；第七开关S7为一PMOS管，其漏极与第一电容C1的下极板相连、栅极接收第二前级时钟信号CLK2’、源极接收电源电压Vcc。
[0052] 第二升压分支2b中的第八开关S8为一PMOS管，其源极倍压输出Vout、栅极接收第一时钟CLK1、漏极与第二电容C2的上极板相连；第九开关S9为一PMOS管，其漏极与第二电容C2的下极板相连、栅极接收第一前级时钟信号CLK1’、源极接收电源电压Vcc。
[0053] 下面结合图6对各时钟信号进行说明。
[0054] CLK1b、CLK1、CLK1’为同源信号。
[0055] CLK1b为CLK1经反相处理后所获信号。因PMOS管的Vgs为低有效，NMOS管的Vgs为高有效，所以控制PMOS管S2的第一时钟CLK1经反相处理后连接NMOS管S3，可保证S2、S3同时导通或截止。
[0056] CLK1’为CLK1的前级信号，CLK1’经过延迟处理后获得CLK1。该信号用于控制PMOS管S9的导通或截止。
[0057] CLK2b、CLK2、CLK2’亦为同源信号，CLK2b为CLK2经反相处理后所获信号，CLK2’为CLK2的前级信号。其功能与上述类同，亦为控制相应连接的MOS管的导通或截止，此处不再赘述。
[0058] CLK3在第一时钟CLK1、第一前级时钟CLK1’、第二时钟CLK2、第二前级时钟CLK2’均无效的情况下有效，且与第一时钟CLK1、第一前级时钟CLK1’、第二时钟CLK2、第二前级时钟CLK2’均不交叠。
[0059] 具体地，在图6中A点位置，第一时钟CLK1为低，PMOS管S2导通。同时，第一反相时钟CLK1b为高，NMOS管S3导通。第一充电分支1a对第一电容C1充电。同时，第一前级时钟CLK1’为低，PMOS管S9导通。第一时钟CLK1为低，PMOS管S8导通。第二升压分支2b实现倍压输出。因第一前级时钟CLK1’早于第一时钟CLK1，所以PMOS管S9早于PMOS管S8导通，即在S8导通实现倍压输出前，S9已导通，开始提升电势。届时S8与S9间的电势差不再是电源电压Vcc，而会因提前提升电势而小于电源电压Vcc。其直接效果是，会有效减小从Vout输出端反向流向Vcc电源电压的电流，进一步提高能量效率。此时，第二时钟CLK2无效，第一升压分支1b和第二充电分支2a均不工作。第三时钟CLK3无效，第一开关S1打开。
[0060] 在图6中B点位置，第二时钟CLK2为低，PMOS管S4导通。同时，第一反相时钟CLK2b为高，NMOS管S5导通。第二充电分支2a对第二电容C2充电。同时，第二前级时钟CLK2’为低，PMOS管S7导通。第二时钟CLK2为低，PMOS管S6导通。第一升压分支1b实现倍压输出。因第二前级时钟CLK2’类似于第一前级时钟CLK1’的处理，所以同样在第一升压分支1b上也会产生相同的减小反向电流的效果，具体不再赘述。此时，第一时钟CLK1无效，第一充电分支1a和第二升压分支2b均不工作。第三时钟CLK3无效，第一开关S1打开。
[0061] 在图6中C点位置，第一时钟CLK1、第一前级时钟CLK1’、第二时钟CLK2、第二前级时钟CLK2’均无效，即此时两路升压分支均没有倍压输出，仅第三时钟CLK3有效，且与第一时钟CLK1、第一前级时钟CLK1’、第二时钟CLK2、第二前级时钟CLK2’均不交叠。此时，第一开关S1闭合，与前例类似，可实现第一电容C1和第二电容C2间的电荷共享，进一步提高能量效率。
[0062] 图7是本发明所述的一种液晶显示屏驱动芯片的结构示意图。如图所示，该液晶显示屏驱动芯片包括本发明所述的电荷泵(与本发明无关的输入/
输出信号未示出)。该电荷泵接收由时序
控制器产生的时钟信号CLK1、CLK2、CLK3，并接收电源电压Vcc输入，经电荷泵倍压输出，通过输出端Vout输送到TFT源极驱动模
块、TFT栅极驱动模块、共通极驱动，作为该些模块的
输入信号，以产生后续驱动操作。
[0063] 虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与
修改，因此本发明的保护范围应当以
权利要求所限定的范围为准。
