[0002] 在文献US 2007/0267640 A1中提出一种发光半导体
二极管和一种用于其的制造方法。
[0003] 待实现的目的是提出一种光电子半导体芯片，所述芯片高效地制造并且具有高的光耦合输出效率。
[0004] 根据光电子半导体芯片的至少一个实施形式，所述光电子半导体芯片包含具有一个或具有多个有源层的半导体层序列。至少一个有源层设置用于产生特别是在紫外或蓝色
光谱区域中的电磁
辐射。至少一个有源层能够具有至少一个pn结和/或任意维度的一个或多个
量子阱。例如半导体芯片形成为
薄膜芯片，如在文献WO 2005/081319 A1中所描述，其与那里所描述的半导体芯片以及那里所描述的制造方法有关的公开内容在此以参引的方式并与本文。此外，半导体层序列能够具有附加的层，如包层和/或
电流扩展层。例如半导体层序列构成为
发光二极管或构成为
激光二极管。
[0005] 根据半导体芯片的至少一个实施形式，整个半导体层序列基于相同的材料系统。在此，半导体层序列的各个层能够具有功能性材料组分的彼此不同的组成、特别是不同的掺杂。优选地，半导体层序列基于GaN、GaP或GaAs，其中特别地在半导体层序列内部的例如Al和/或In的份额能够变化。半导体层序列还能够包括变化的份额的P、B、Mg和/或Zn。
[0006] 根据半导体芯片的至少一个实施形式，所述半导体芯片包括光耦合
输出层，所述光耦合输出层间接地或直接地施加在半导体层序列的辐射穿透面上。优选地，光耦合输出层以与半导体层序列的材料直接
接触和/或与辐射穿透面形状接合的方式施加到半导体层序列上。
[0007] 光电子半导体芯片的辐射穿透面特别是在制造公差的范围内特别平坦的面，所述面垂直于半导体层序列的生长方向定向，并且所述面在垂直于生长方向的方向上界定半导体层序列。换言之，辐射穿透面是半导体层序列的主侧中的一个，特别是半导体层序列的主侧中的背离支承体或衬底的侧，在所述支承体或衬底上施加或生长有半导体层序列。辐射穿透面设置为，在半导体层序列中产生的辐射的至少一部分穿过辐射穿透面离开半导体层序列。通过其没有辐射能够离开半导体层序列的区域、例如半导体层序列的为了电流扩展而用金属接片覆层的区域特别是不视为辐射穿透面。
[0008] 根据半导体芯片的至少一个实施形式，光耦合输出层的材料与半导体层序列的材料不同。换言之，半导体层序列和光耦合输出层基于不同的材料和/或材料系统。光耦合输出层特别是不具有半导体层序列的材料或材料组分。
[0009] 根据半导体芯片的至少一个实施形式，光耦合输出层的材料的折射率或平均折射率与半导体层序列的折射率或平均折射率彼此相差最高20%。换言之，光耦合输出层材料和半导体层序列材料的折射率之差与半导体层序列材料的折射率的商值小于或等于0.2。半导体层序列的材料在此特别是理解为这样的半导体层序列材料，通过所述材料形成辐射穿透面。优选地，半导体层序列和光耦合输出层的折射率彼此相差最高10%，特别是最高5%。特别优选的是折射率相同或尽可能地相同。在此，折射率总是指在半导体芯片工作时在有源层中产生的
波长情况下的、特别是主波长情况下的折射率，主波长即每nm光谱宽度的产生的辐射的强度为最大的波长。
[0010] 根据半导体芯片的至少一个实施形式，通过在光耦合输出层中的凹部形成耦合输出结构，其中凹部具有小平面。在此，凹部不完全穿过光耦合输出层。换言之，没有半导体层序列的材料通过凹部暴露出来。特别是半导体层序列的至少一个有源层不被凹部穿透。
[0011] 在此，小平面优选是凹部的所有这样的边界面，所述边界面与辐射穿透面形成在15°和75°之间、包括边界值的
角，特别是在30°和60°之间、包括边界值的角。小平面能够通过凹部的单独的或连贯的面形成，所述单独的或连贯的面将凹部在横向上界定。
[0012] 根据半导体芯片的至少一个实施形式，小平面具有总面积，所述总面积为辐射穿透面的面积的至少25%。优选地，所有小平面的、特别是垂直于辐射穿透面的方向上在有源层之上的小平面的总面积为辐射穿透面的面积的至少75%或至少100%。因为小平面横向于辐射穿透面定向，所以小平面的总面积也能够大于辐射穿透面的面积。
[0013] 在光电子半导体芯片的至少一个实施形式中，所述光电子半导体芯片包括具有至少一个用于产生
电磁辐射的有源层的半导体层序列。此外，半导体芯片包括光耦合输出层，所述光耦合输出层至少间接地施加在半导体层序列的辐射穿透面上。光耦合输出层的材料与半导体层序列的材料不同，并且光耦合输出层和半导体层序列的折射率彼此相差最高20%。通过在光耦合输出层中的凹部形成具有小平面的耦合输出结构，其中光耦合输出层至少不被如下凹部完全穿透，所述凹部在垂直于辐射穿透面的方向上处于有源层之上。此外，凹部的小平面具有相当于半导体层序列的辐射穿透面的面积的至少25%的总面积。
[0014] 由于其中产生耦合输出结构的光耦合输出层施加在半导体层序列上，能够避免的是，在半导体层序列自身中产生耦合输出结构。因此，半导体层序列的厚度能够减少，因此在半导体层序列中的
电压同样能够减少，并且因此半导体芯片的制造成本能够降低。高的耦合输出效率特别是由此能够实现：光耦合输出层折射率基本上相当于半导体层序列的折射率。
[0015] 根据半导体芯片的至少一个实施形式，光耦合输出层的一部分在横向上位于半导体层序列旁。换言之，光耦合输出层的所述部分在垂直于辐射穿透面的方向上延伸，而并不在有源层和/或半导体层序列之上延伸。
[0016] 根据半导体芯片的至少一个实施形式，在光耦合输出层的在横向上在半导体旁施加的部分中的凹部中的一些、优选在光耦合输出层的该部分中的所有凹部延伸穿过有源层或有源层之一所位于的平面。换言之，该平面通过有源层限定。该平面延伸通过有源层，或者在存在多个有源层的情况下，优选地延伸通过离辐射穿透面最远的有源层。此外，该平面特别是垂直于半导体层序列的生长方向定向，即例如平行于辐射穿透面定向。换言之，与辐射穿透面平行地从有源层出射的辐射射到在光耦合输出层的在横向上在半导体层序列旁施加的部分中的凹部的至少一部分上。
[0017] 根据半导体芯片的至少一个实施形式，凹部具有球形的、棱锥形的、截棱锥形的、截锥形的和/或锥形的基本形状。凹部的直径在远离辐射穿透面的方向上优选增加。
[0018] 根据半导体芯片的至少一个实施形式，凹部具有边界面，所述边界面在制造公差的范围内能够通过可一次连续微分的函数来描述，其中边界面形成小平面或小平面的一部分。优选在至少一个空间方向上局部地相应地所述函数的一阶导数是常数。换言之，那么凹部例如形成截锥形，并且小平面通过截锥形的侧面形成。
[0019] 根据半导体芯片的至少一个实施形式，在规则的两维格栅中的凹部设置在辐射穿透面上，其中格栅的平均格栅常数（Gitterkonstante）为在有源层中产生辐射的主波长的至少两倍、特别是至少三倍。主波长在此是与辐射入射到其中的介质相关联的。如果半导体芯片例如由空气包围，那么介质的折射率大约为1，并且主波长相当于
真空主波长。如果半导体芯片例如由浇注料，例如
硅酮包围，那么主波长是真空波长除以浇注料的折射率。
[0020] 根据半导体芯片的至少一个实施形式，凹部具有内部的边界面，其中内部的边界面朝着半导体层序列的方向连接于小平面。内部的边界面的总面积相当于辐射穿透面的面积的至少5%或至少10%、优选地至少15%或至少20%。
[0021] 根据光电子半导体芯片的至少一个实施形式，凹部和/或光耦合输出层具有外部边界面。外部边界面是光耦合输出层的和/或凹部的这样的平面，所述平面比凹部的形成小平面的平面离半导体层序列更远，和/或所述平面将小平面在远离半导体层序列的方向上界定或者所述平面在所述方向上连接于小平面。此外，外部边界面的总面积为辐射穿透面的面积的至少10%、优选至少20%或至少30%。
[0022] 根据光电子半导体芯片的至少一个实施形式，在光耦合输出层上，在背离半导体层序列的侧上，施加导电层。导电层被在光耦合输出层中的凹部完全穿透，其中小平面于是不被导电层
覆盖，或者导电层优选相对于凹部形状接合地成形，或者导电层部分或完全地覆盖小平面。导电层的平均厚度优选小于光耦合输出层的平均厚度，并且特别是为最高500nm或最高300nm，并且优选至少50nm或至少75nm。特别优选地，光耦合输出层的平均厚度为250nm，例如具有最高25nm的公差。
[0023] 根据光电子半导体芯片的至少一个实施形式，导电层由透明导电
氧化物（缩写TCO）形成。用于导电层的材料例如是金属氧化物如氧化锌、氧化
锡、氧化镉、氧化
钛、氧化铟或氧化铟锡（ITO）、Zn2SnO4、CdSnO3、ZnSnO3、MgIn2O4、GaInO3、Zn2In2O5或In4Sn3O12或由其组成的混合物。此外，导电层能够是p掺杂或n掺杂的。在此替选地，导电层由透明的金属膜形成，所述膜优选地具有最高20nm或最高10nm的平均厚度。同样能够使用由这样的金属膜和TCO构成的组合，那么其中金属膜优选地在TCO的背离光耦合输出层的侧上。
[0024] 根据光电子半导体芯片的至少一个实施形式，光耦合输出层是导电的。例如，光耦合输出层的平均
方块电阻 在2.5Ω/□和50Ω/□之间，包括边界值，或在5Ω/□和25Ω/□之间，包括边界值。替选地或附加地，光耦合输出层材料的比-4 -3 -4 -3
电阻在1x 10 Ωcm和5x 10 Ωcm之间，包括边界值，或者在2x 10 Ωcm和2x 10 Ωcm之间，包括边界值。
[0025] 根据光电子半导体芯片的至少一个实施形式，光耦合输出层材料是掺杂的。掺杂材料例如是Mn、Nb或W，特别是当光耦合输出层的材料是氧化钛时。掺杂材料浓度优选是18 -3
尽可能小的，例如小于5x 10 cm 。这特别是能够通过在光耦合输出层上的导电层来实现。
换言之，那么横向电流扩展基本上只通过导电层，并且不通过光耦合输出层来进行。
[0026] 接下来，在此描述的光电子半导体芯片参考
附图借助于
实施例详细阐述。相同的附图标记在此说明各个附图中相同的元件。然而，在此未合乎比例地示出，反之，为了更好的理解，能够夸大地示出各个元件。
[0027] 附图示出：
[0028] 图1至6示出在此描述的光电子半导体芯片的实施例的示意性视图，和
[0029] 图7示出其他半导体芯片的示意性视图。
[0030] 在图1B中示出光电子半导体芯片1的实施例的光耦合输出层4的示意性俯视图。在图1A中示出半导体芯片1的沿着图1B中的点划线的剖视图。
[0031] 具有一个或多个有源层3的半导体层序列2施加在支承体13上，例如生长或接合。在附图中，有源层通过虚线表示。在多个有源层3的情况下，所述有源层能够在工作时发射在至少两个彼此不同的光谱范围内的辐射，其例如具有彼此相距至少15nm或至少20nm的主波长。在半导体层序列2的背离支承体13的辐射穿透面20上施加光耦合输出层
4。光耦合输出层4直接地、紧紧地接触半导体层序列2的材料，并且与辐射穿透面20材料接合地形成。此外，光耦合输出层4是相连贯的、封闭的和连续的层，所述层完全地或大部分地、例如至少80%地覆盖辐射穿透面20。
[0032] 在光耦合输出层4中形成大量凹部44。凹部44具有截锥形的基本形状。此外，凹部44设置成具有六边形基本结构的规则格栅。
[0033] 凹部44的横向边界面形成小平面40。小平面40具有相对于辐射穿透面20在30°和60°之间的、包括边界值的角α。小平面40具有为辐射穿透面20的面积的至少25%的总面积。
[0034] 在朝向半导体层序列2的方向上，小平面40邻近在凹部44的内部的边界面6i上。内部边界面6i基本上平行于辐射穿透面20定向，并且具有为辐射穿透面20的面积的至少
5%的总面积。连贯的外部边界面6a通过光耦合输出层4的背离半导体层序列2的主侧形成。外部边界面6a具有相当于辐射穿透面20的至少20%的面积。
[0035] 光耦合输出层4的厚度T优选地在300nm和10μm之间，包括边界值，特别是在1.0μm和5μm之间，包括边界值，或者在2μm和4μm之间，包括边界值。凹部44的深度H在0.3μm和9.5μm之间，特别是在0.5μm和3μm之间，包括边界值。由相邻的凹部44的边缘上的棱边测算的两个相邻凹部44之间的平均距离L在0.3μm和10μm之间，包括边界值，优选在1μm和5μm之间，包括边界值。
[0036] 在除以光耦合输出层4材料的平均折射率的情况下，光耦合输出层4的厚度T和凹部44的深度H的差为例如在有源层3中产生辐射的主波长的四分之一的整数多倍。因此，在内部边界面6i上能够实现光耦合输出层4的抗反射作用。半导体层序列2和光耦合输出层4的总厚度G优选为在4μm和12μm之间，包括边界值。
[0037] 在光耦合输出层4中的凹部44例如通过
光刻方法，即例如通过
光刻胶的施加和结构化和通过接着的
刻蚀，特别是通过干化学刻蚀方法产生。在刻蚀后，光刻胶优选地从光耦合输出层4移除。
[0038] 同样可能的是，对于光刻胶替选地或附加地使用如硬掩模的掩模，例如由铬、
二氧化硅和/或镍制成，或者用其制成。在刻蚀之前或之后，光刻胶能够从硬掩模移除。硬掩模能够在刻蚀之后保留在光耦合输出层4上，在图1中未示出，或也将光刻胶移除。
[0039] 经由这样的方法特别是能够在光耦合输出层4中产生凹部44的规则布置。凹部44的无规则的粗化或无规则的分布也可以通过光耦合输出层4的背离半导体层序列2的主侧的
喷砂或刻蚀来实现。此外可能的是，凹部44通过光耦合输出层4的适合的施加方法来制造，例如通过滴制工艺或通过离心涂布，其中形成浮雕形结构。
[0040] 与在光耦合输出层4中产生凹部44一起地还可能的是，制造半导体层序列2的横向边界面或小平面，例如通过刻蚀来制造。
[0041] 光耦合输出层4的折射率或平均折射率优选地处于2.25和2.60之间，包括边界值，特别是在2.40和2.55之间，包括边界值。如果半导体层序列2例如基于具有大约2.5的折射率的GaN，那么半导体层序列2的和光耦合输出层4的折射率基本上相同。那么，几乎能够避免，或至少能够明显减少在光耦合输出层4和半导体层序列2之间的边界面上的辐射反射，因此来自半导体层序列2的辐射的光耦合输出效率提高。如果半导体层序列2例如基于具有折射率大约为3的InGaAlP，那么光耦合输出层4于是具有特别是在2.7和3.3之间、包括边界值的折射率。
[0042] 那么光耦合输出层4的材料例如是如二氧化钛的氧化钛、硫化锌、氮化
铝、
碳化硅、氮化
硼（Bohrnitrid）和/或氧化钽。在例如可以考虑用于电流扩展的导电光耦合输出层4的情况下，光耦合输出层4能够包括
透明导电氧化物，如特别是掺杂的铟锡氧化物，或由上述物质组成。那么，光耦合输出层4的平均方块电阻优选为在2.5Ω/□和50Ω/□之间，包括边界值。
[0043] 在图2中示出半导体芯片1的另一实施例的剖视图。具有n导电层8和p导电层9的半导体层序列2经由连接剂14、例如导电的、金属的焊剂施加在支承体13上。p导电层
9的厚度比n导电层8的厚度小。在连接剂14和半导体层序列2之间能够存在其他、未示出的层，例如阻挡层、扩散停止层或镜层。
[0044] 经由连接剂层14同时实现p接触部11，经由所述p接触部，能够将半导体层序列2通电。此外在辐射穿透面20处，在光耦合输出层4中的开口12中的例如金属的n接触部
10直接地施加到半导体层序列2上。因此，光耦合输出层4环形围绕n接触部10。在所述情况下，光耦合输出层4是连续的、连贯的层，所述层覆盖辐射穿透面20的80%以上或90%以上。因此，通过n接触部10和光耦合输出层4将辐射穿透面20近似于完全地或完全地覆盖。
[0045] 在根据图3中的示意性剖视图的实施例中，半导体层序列2具有开口12，所述开口穿过有源层3，并且延伸至n导电层8。在所述开口12中形成n接触部10。p接触部11位于半导体层序列2的背离辐射穿透面20的主侧上。在横向上，半导体层序列2在制造公差的范围内显示出与光耦合输出层4相同的伸展。
[0046] 在图4中示出半导体芯片1的实施例的其他剖视图。根据图4A，支承体13和光耦合输出层4与辐射穿透面20平行地在横向上突出于半导体层序列2。总的外部边界面6a在制造公差的范围内在平行于辐射穿透面20的平面中延伸。与在竖直方向上在半导体层序列2之上的区域中相比，在光耦合输出辐射层4的在横向上位于半导体层序列2旁边的部分42中，凹部44具有更大的深度。在光耦合输出层4的所述部分42中，凹部44穿过平面E，所述平面E通过有源层3限定，并且基本上平行于辐射穿透面20延伸。
[0047] 与在图4A中不同地示出，凹部44能够在位于半导体层序列2旁边的部分42中也完全地穿过光耦合输出层4，如也在其他实施例中那样。如果光耦合输出层4由导电材料构成，那么在图4A中未示出的电绝缘层可选地特别是施加在半导体层序列2的横向边界面处和/或在支承体13上，如也在所有其他实施例中。
[0048] 根据在图4B中的实施例，光耦合输出层4在整个横向上具有近似于恒定的厚度。凹部44的深度也在光耦合输出层4的整个横向伸展上近似于恒定。在光耦合输出层4的部分42中，凹部44与平面E相交。光耦合输出层4能够将支承体13的没有由半导体层序列2覆盖的部分区域完全地或局部地覆盖。
[0049] 在根据图4C的实施例中，光耦合输出层4的厚度在横向上保持不变。在光耦合输出层4的位于半导体层序列2旁边的部分42与在竖直方向上在半导体层序列2之上的光耦合输出层4之间可选地形成沟槽7，所述沟槽将半导体层序列2环形围绕。沟槽7完全地穿过光耦合输出层4直到支承体13。
[0050] 光耦合输出层4的在横向上设置在半导体层序列2旁边的部分42具有的宽度例如是至少5μm、特别是在5μm和50μm之间，包括边界值。替选地或附加地，宽度为半导体层序列2的宽度的至少5%或至少10%。
[0051] 与在图4C中示出的不同，直接邻接半导体层序列2的沟槽7并不完全穿透光耦合输出层4。
[0052] 根据参照图5A的半导体芯片1的剖视图，优选地直接在光耦合输出层4的外部边界面6a上施加导电层5。导电层5被凹部44完全穿透。凹部44的小平面40不由导电层5的材料覆盖。经由这样的层5，即便在光耦合输出层4的材料的电导率比较小时，也能够实现半导体层序列2的通电，因为光耦合输出层4比较薄。所述层5例如经由接合线15与n接触部10连接。n侧的接触经由连接层14实现。可能的是，导电层5在制造半导体芯片
1期间用作用于在光耦合输出层4中产生凹部44的掩模。
[0053] 根据图5B，导电层5与光耦合输出层4形状接合地施加，并且具有近似于恒定的厚度。导电层5能够将光耦合输出层4完全地覆盖，与在图5B中示出的不同，即光耦合输出层4的外部的、横向的边界面不由导电层5覆盖。因此，穿过相对高欧姆的光耦合输出层4能够实现将半导体芯片1有效地通电。
[0054] 半导体芯片1，如在图5C中示出，不具有导电层，与图5A和5B中不同。然而，光耦合输出层4自身具有相对高的导电率，使得可以实现在光耦合输出层4上的横向电流分布。那么例如光耦合输出层4的材料是掺杂的氧化钛。接合线15将光耦合输出层4与n接触部10直接地电连接。可选地，在光耦合输出层4的背离半导体层序列2的一侧上局部地存在用于接合线15的金属接触面16，英语为Bond Pad（接合垫）。
[0055] 根据图5D的实施例，示出根据图4B的半导体芯片1的变型。支承体13的部分区域不由光耦合输出层4覆盖。在所述部分区域中存在n接触部10，接合线15从所述接触部延伸至处于光耦合输出层4上的可选的接触面16。与在图5D中示出的不同，同样可能的是，接合线15未安装在位于有源层3旁边的部分42中，而是在辐射穿透面20之上安装于光耦合输出层4。
[0056] 根据图6的实施例，凹部44具有弯曲延伸的边界面。有助于提高从半导体层序列2出来的光耦合输出效率的小平面40特别是只通过边界面的这样的部分形成，所述部分相对于辐射穿透面20的角度α在15°和75°之间、包括边界值，优选在30°和60°之间、包括边界值。凹部44的边界面的存在于所提及的角范围之外的区域视为内部边界面或外部边界面，也参比图1A和1B。
[0057] 在图7A中示出另一半导体芯片的剖视图。根据图7A，光耦合输出层4同样是连贯的、连续的层，其中凹部44完全地穿透光耦合输出层4直至半导体层序列2。在光耦合输出层4的这样的实施方案中可能的是，在产生凹部44时也在辐射穿透面20处实现半导体层序列2的材料去除。因此，存在的增加的危险是，特别是能够非常薄地
外延生长的半导体层序列2受到损害或在其功能上受到影响。
[0058] 根据图7B，光耦合输出层4通过彼此分离的、不连接的岛状物形成，所述岛状物在半导体层序列2的辐射穿透面20上产生。因此，在光耦合输出层4上的电流分布，也在光耦合输出层4导电的情况下尽可能地被抑制。
[0059] 在根据图7C的半导体芯片中，光耦合输出结构的凹部44直接成形到半导体层序列2的材料中。因此，需要导致相对高的制造成本的比较厚的半导体层序列2。
[0060] 在此描述的
发明不局限于借助于所述实施例的说明。相反，本发明包括任意新的特征以及特征的任意组合，这特别是包括在
权利要求中的特征的任意组合，即使所述特征或者所述组合本身在权利要求中或实施例中没有明确地说明。
[0061] 本
专利申请要求德国专利申请10 2009 059 887.1的优先权，其公开内容在此以参引的方式并入本文。
