(1)技术领域

本发明有关一种集成电路装置的制作方法，特别是有关一种包含一高品质 因子的金属-绝缘物-金属电容(high Q MIM capacitor)的集成电路装置的制作方 法。

(2)背景技术

在目前的超大型集成电路(VLSI circuit)如一动态随机存取存储器(DRAM)的 结构中，电容是被应用来储存数字数据的储存元件。数字数据的写入乃是以对电容 充电或放电的步骤来完成。以目前的超大型集成电路制造技术而言，绝大部份是采 用双多晶硅电容(double polysilicon capacitor，DPC)来当作超大型集成电路中 的电容。

现今大部份的数字与模拟电路皆是以超大型集成电路制造技术来制造，唯有 在射频(RF)方面的应用尚未能够以超大型集成电路的技术来完成。自1990年以来， 射频与毫米波频率的应用已经逐渐被开发，且应用在个人通信(PCS)、无线通讯区 域网路(WLAN)、卫星通信、无线电电脑周边组件等消费性电子产品上。这些无线通 讯的应用是采用单晶微波集成电路(monolithic microwave integrated circuit， MMIC)的技术所开发出来的。

在MMIC的电路设计上，为了要能够使其电路中的电容具有较高的电容值，其 发展的趋势是朝向采用金属-绝缘物-金属(metal-insulator-metal，MIM)电容来 当作MMIC电路的电容。MIM电容是以两块金属导体板加上隔开两块金属导体板的 介电材质所组成。

然而，大部份的现有电容是采用多晶硅层来形成电容的上电极板与下电极板。 在高频与射频的应用上，由多晶硅层当作电容的电极板所组成的电容，因为多晶硅 材质具有的高电阻，通常会导致其具有较差的品质因子(quality factor)。

因此便有其需要提供一种制造包含具高品质因子的MIM电容的集成电路装置 及其制作方法。

(3)发明内容

本发明的一目的在于提供具有一MIM薄膜电容的一集成电路装置，在其中MIM 薄膜电容的介电层是由一种防反射光层(ARC)所组成。

本发明的另一目的在于提供一种包含一MIM薄膜电容的一集成电路装置的制 作方法。

根据本发明一方面提供一种包含一MIM电容的集成电路装置，其特点是，包 括：一半导体装置，于其中包含数个半导体元件；一第一介电层，形成于该半导 体装置上方；一第一阻挡层，形成于一部份的该第一介电层上方；一电容，形成 于该第一阻挡层上方，它由一电容下电极板、一电容介电层与一电容上电极板 所组成，在其中该电容介电层是由具有较高的介电常数的防反射光层所组成； 一内金属介电层，形成于该电容与该第一介电层上方；以及一金属层，形成于 该内金属介电层上方，用以埋入导线。

根据本发明另一方面提供一种制造集成电路装置的方法，其特点是，包括 下列步骤：在一半导体装置上方形成一第一阻挡层；在该第一阻挡层上方形成一 第一金属层；以具有较高的介电常数的防反射光层形成一第二介电层于该第一 金属层上方；形成一第二金属层于该第二介电层上方；通过移除一部份的该第二 金属层与该第二介电层且露出一部份的该第一金属层而产生一电容上电极板； 通过移除一部份的该第一金属层与该第一阻挡层且露出一部份的该半导体装 置而产生一电容下电极板；形成一内金属介电层于该电容上电极板、该电容下电 极板与该半导体装置上方；于该内金属介电层内形成数个插塞以连接该电容上 电极板与该电容下电极板；形成一第二阻挡层于该内金属介电层上方；形成一第 三金属层于该第二阻挡层上方；以及移除一部份的该第三金属层与该第二阻挡 层且露出一部份的该内金属介电层。

本发明的集成电路装置于其中第一介电层，较佳者为以化学气相沉积法(CvD) 所形成的硼磷硅玻璃(BPSG)所组成，沉积于该半导体装置上方；一第一阻挡层，较 佳者为以溅镀法所形成的氮化钛所组成，形成于一部份的该第一介电层上方；其中 电容介电层是由具有较高的介电常数的一种防反射光层(ARC)，如氮氧化硅(SiOxNy) 所组成；一内金属介电层，较佳者为以CVD法形成的硼磷硅玻璃(BPSG)或以等离子 体辅助化学气相沉积法(PECVD)法形成的二氧化硅所组成，形成于该电容与该第一 介电层上方；一第二阻挡层，较佳者为以溅镀法所形成的氮化钛所组成，形成于一 部份的该内金属介电层上方；以及一金属层，较佳者为以溅镀法所形成的铝所组 成，形成于该第二阻挡层上方，用以埋入导线。其中该内金属介电层内部还包含数 个介层插塞，其为以具有刻蚀回刻的钨插塞制作步骤所形成，用以互相连接该电容 上电极板、该电容下电极板与该金属层。

上述的半导体装置包含：一半导体衬底，可为一硅衬底或一砷化镓衬底，以 及一场氧化层，形成于该半导体衬底上方，而形成该半导体衬底的一有源区与一隔 离区域。

当第一介电层，如以CVD法形成的硼磷硅玻璃层，沉积于该场氧化层与该半 导体衬底上方后，一平坦化工艺步骤(planaration process)，如一具有刻蚀回刻 的旋涂式玻璃(SOG with etch back)制作步骤或一化学机械研磨法(CMP)工艺步骤 便被应用，以平坦化该第一介电层。该第一阻挡层具有一200-1000埃的较佳厚度， 而该电容下电极板是由CVD法所沉积的钨或溅镀法所沉积的铝所组成，其具有一 5000-10000埃的较佳厚度。另一方面，该电容上电极板是由溅镀法所沉积的铝所 组成。

而可用来做为本发明的具有较高的介电常数且可当作一防反射光层的电容介 电层材质可为一氮氧化硅(SiOxNy)，并且所形成的电容介电层的厚度小于10nm。 关于电容的上电极板的制造步骤，它是利用一第一光刻掩模将形成电容的上电极板 的图案转移至涂布于电容介电层上的金属层的光阻，再利用一金属干式刻蚀步骤如 一反应式离子刻蚀法(RIE)依据该图案刻蚀出电容上电极板与电容介电层。相似地， 关于电容的下电极板的制造步骤，它是利用一第一光刻掩模将形成电容的下电极板 的图案转移至涂布于第一阻挡层上的金属层的光阻，再利用一金属干式刻蚀步骤如 一反应式离子刻蚀法(RIE)依据该图案刻蚀电容下电极板与第一阻挡层。

该介层插塞的制造步骤，是以光刻工艺步骤将用以形成电容上电极板与电容 下电极板以及后续沉积的金属层连接位置的接点图案转移到覆盖在内金属介电层 上方的光阻上而提供一第三光刻掩模。接着以一干式刻蚀法将未被光阻所保护的内 金属介电层加以去除，以形成数个介层窗(via hole)用以连接电容上电极板与电容 下电极板以及后续沉积的金属层。接下来以具有刻蚀回刻的钨插塞制作步骤将介层 窗以金属钨填满后，便形成介层插塞。

而在第二阻挡层与最上方的金属层依续沉积完成后，以一第四光刻掩模将欲 形成的金属导线层的图案转移至涂布于最上方的金属层的上的光阻，再以一干式刻 蚀步骤如一反应式离子刻蚀法(RIE)刻蚀出所想要的金属层，以便进行后续的布线 步骤(wiring process)。

为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进 行详细的描述。

(4)附图说明

图1至图6为根据本发明的一较佳实施例的图解包含MIM电容的集成电路装 置的制作步骤的截面示意图。

(5)具体实施方式

本发明的包含高品质因子的金属-绝缘物-金属(MIM)电容的集成电路装置 的制造步骤，将由以下的实施例配合图示详细予以说明。以下所揭示的实施 例，将可使熟悉本技术的人士根据所揭示的内容据以实施而完成本发明。然而 本发明的实施，却非限于下述实施例的型态。

图1至图6为用以说明根据本发明的形成包含具有高品质因子的MIM电容 的集成电路装置的步骤的截面图。如图1所示，一场氧化层(FOX)101沉积于一 半导体衬底100上方，它界定一半导体衬底100的有源区与隔离区域。半导体 衬底100可由一硅衬底或一砷化镓衬底形成。集成电路装置如晶体管，它所包 含的源极、漏极、栅极是形成于该半导体衬底100的有源区中。一第一介电层 102接着沉积于场氧化层101与半导体衬底100上方。该第一介电层102可为 一绝缘材质所组成的一内层介电层(inter-layer dielectrics，ILD)，如以传 统的化学气相沉积法(CVD)所形成一硼磷硅玻璃(BPSG)，它提供形成于其上的 导体层与半导体衬底100之间的电绝缘。

当第一介电层102沉积完成后，便通过施以具有刻蚀回刻的旋涂式玻璃制 作步骤(SOG process with etch back)或化学机械研磨法(CMP)制作步骤来实 现第一介电层102的平坦化。在第一介电层102的平坦化步骤完成后，以溅镀 法(sputtering)于第一介电层102上方形成厚度约200-1000埃的第一阻挡层 (barrier layer)或粘着层(glue layer)103。较佳者，该第一阻挡层103是由 以溅镀法所形成的氮化钛(TiN)所组成。

在第一阻挡层103形成后，于其上方沉积以钨(W)或铝(Al)所组成的一第 一金属层104。该第一金属层104的厚度较佳者为约5000-10000埃。若选择钨 为形成第一金属层104的材质，则是以传统的化学气相沉积法(CVD)沉积钨形 成该第一金属层104。若选择铝为形成第一金属层104的材质，则是以溅镀法 (Sputtering)沉积铝而形成第一金属层104。

当第一金属层104形成后，接着在第一金属层104上方沉积一厚度极薄(小 于10nm)的第二介电层105。须特别注意的是，形成该第二介电层105的一材 质不仅须具有良好的介电常数，其本身还可供作一防反射光层(anti- reflection coating，ARC)，用以在后续的光刻步骤中，当作一防反射光层以 避免掩模上的图案转移时造成误差。

在一般的VLSI制程中，为了要在金属或半导体装置的表面进行图案化 (patterning)的步骤，以便于依据其表面的图案进行刻蚀成所要的形状，通常 都会在金属或半导体装置的表面涂布一层光阻，再利用曝光技术将掩模上的图 案显影于光阻上。但是，当以光源对金属或半导体装置曝光的过程中，穿透光 刻胶的光波会反射回来而形成一驻波强度图形。这将使得掩模上的图案转移至 金属或半导导装置的表面时产生误差，导致生产的优良率降低。特别是于将光 阻涂布于一具有高反射率的表面(如金属)，图案转移误差的问题会更严重。因 此，现有技术用以解决图案转移误差的方法是利用一防反射光层(ARC)如氮化 钛(TiN)来避免图案在转移时造成误差。

很不幸的是，氮化钛本身的介电常数不高，不适合当作介电材质来使用。 因此在MIM电容的制作过程中，在沉积介电层后，还必须沉积一层氮化钛层当 作防反射光层，以避免后续对金属的光刻步骤发生错误。这样，制造成本必然 会增加。而以氮氧化硅(Oxysinitride，SiOxNy)来当作介电材质它不但具有比 二氧化硅更高的介电常数，并且还可作为一防反射光层。经过实际的MIM电容 制作过程可以得知，若以氮氧化硅这种无机的材质来形成第二介电层105，并 且适当地微调其厚度、折射指数n(refractive index)与消失系数k (extinguish coefficient)，该第二介电层105能够提供一个良好的线宽平整 度摆动曲线(critical dimension swing curve)控制与消除在紫外线曝光步骤 中所产生的驻波(standing wave)。在本发明的一较佳实施例中，该第二介电 层105是由氮氧化硅这种无机的防反射光层所组成，但是其它可被应用为防反 射光层且具有高介电常数的无机材质或是有机材质皆可被应用以形成该第二 介电层105，而不脱本发明所欲保护的范围。

一第二金属层106，如一铝层，是以溅镀法沉积在第二介电层105上方。 该第二金属层106接着以使用光刻掩模与刻蚀步骤被图案化以提供一电容的上 电极板。一光刻胶接着被形成与被图案化于该第二金属层106上方，以提供一 第一掩模107，其中具有一窗口且露出一部份的第二金属层106。第二金属层 106与第二介电层105接着以该光阻图案107作为刻蚀罩幕进行金属干式刻蚀 步骤，如一反应式离子刻蚀法(RIE)。被图案化后所形成的金属层106是作为 电容上电极板，如图2所示。

如图2所描述，一光刻胶接着被形成与被图案化于电容上电极板106上方， 以提供一第二掩模108。第一金属层104与第一阻挡层103接着以该光阻图案 108作为刻蚀罩幕进行金属干式刻蚀步骤，如一反应式离子刻蚀法(RIE)。被图 案化后所形成的金属层104是作为电容下电极板，如图3所示。

在图3中，在形成电容上电极板与电容下电极板后，一内金属介电层 (inter-metal dielectrics，IMD)109，如以传统的化学气相沉积法(CVD)所形 成一硼磷硅玻璃(BPSG)层或以等离子体辅助化学气相沉积法(PECVD)所形成的 二氧化硅层被形成于电容上电极板106、电容下电极板104与第一介电层102 的上方，它是用以隔离电容上电极板106与电容下电极板104以及后续沉积的 金属层。接着，以光刻步骤将用以形成电容上电极板106与电容下电极板104 以及后续沉积的金属层连接位置的接点图案转移到覆盖在内金属介电层109上 方的光刻胶上而提供一第三掩模(未显示出)。接着以一干式刻蚀法将未被光阻 所保护的内金属介电层109加以去除，以形成数个介层窗(via hole)110用以 连接电容上电极板106与电容下电极板104以及后续沉积的金属层。接下来， 以具有刻蚀回刻的钨插塞沉积步骤在介层窗110中形成钨插塞，而形成如图4 所示的截面图。

在钨插塞110形成后，一第二阻挡层111被沉积于钨插塞110上方，用以 避免钨与其后形成于其上的金属层直接接触。该第二阻挡层111较佳者亦为溅 镀法所形成的氮化钛(TiN)所组成，如同第一阻挡层103一般。一第三金属层 112，较佳者为以溅镀法所沉积的铝所组成，被形成于第二阻挡层111上方， 如图5所示。一光刻胶接着被形成与被图案化于该第三金属层112上方以提供 一第四掩模113，其中具有数个窗口且露出一部份的第三金属层112。第三金 属层112与第二阻挡层111接着以该光阻图案113作为刻蚀罩幕进行金属干式 刻蚀步骤，如一反应式离子刻蚀法(RIE)。所形成的集成电路装置的一截面图 如图6所示。被图案化后所形成的金属层112将进行布线步骤(wiring process) 用以埋入导线。由图6很明显可看出所形成的集成电路装置包含由电容下电极 板104、电容介电层105与电容上电极板106所组成的薄膜电容，它可提供一 优良的品质因子与较稳定的电容值。

本发明的包含MIM薄膜电容的集成电路装置制作方法，其特点是利用金属 如铝或钨来形成MIM薄膜电容的上电极板与下电极板，且利用具有高介电常数 的防反射光层(ARC)，如氮氧化硅(SiOxNy)来当作MIM薄膜电容的介电层材质。 由于所选用的介电层材质本身亦可当作防反射光层，因此省去了在金属层的上 方沉积一防反射光层的步骤，同时也减少了制程的复杂度且降低了制造的成 本。同时，采用金属以取代现有的MIM电容以多晶硅形成电容的上电极板与下 电极板，借以制造出具有高品质因子的MIM电容。因此，本发明克服了现有技 术因采用多晶硅形成电容的电极板所造成较差的品质因子的缺陷，并且减少了 制作过程的复杂度且降低了制造的成本，使得本发明具备了产业上的可利用性 与高度的商业价值。

当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说 明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以 上所述实施例的变化、变型都将落在本发明权利要求书的范围内。