分子束外延(MBE)为在衬底上形成半导体(或其它)材料使用 的公知和广泛使用的技术。通常，MBE使分子的中性束指向靶衬底， 同时保持工艺条件(例如，衬底温度等)和化学计量以促进需要的材 料(通常，半导体晶体，例如GaAs)在靶衬底上生长。可以使用MBE 工艺整个或部分制备各种有用的半导体器件。
在本领域中已知，对于由许多MBE生长的材料以及由这些材料 制备的器件，MBE工艺期间的掺杂会产生有利的性能。一般来说，MBE 工艺期间掺杂越重，对于许多高速器件能实现的性能越有利。
同样在本领域中公知的是对于给定生长条件下的多种基质材料 (这里也称做基体材料)，掺杂剂产生的载流子浓度存在饱和极限， 增加掺杂剂浓度以超越该极限的各种尝试通常不能成功地升高基体材 料中的最大的实际载流子浓度，或者甚至没有明显的载流子饱和会产 生相反的副作用。这些副作用包括缩短了少数载流子的寿命并增强了 掺杂剂扩散，这些经常限制了器件性能和可靠性。通常，已知的掺杂 剂的载流子饱和极限低于特定的基体材料中掺杂剂的实际溶解度。下 面的表1提供了示例性的饱和极限以及对于几种通常使用的掺杂剂/基 体材料组合物的溶解度。
表1
基体    掺杂剂    块载流子浓度限度       块晶体溶解度限度
GaAs      Be       2-4×1019cm-3         2×1020cm-3
GaAs      C        1-2×1020cm-3         5×1019cm-3
GaAs      Si       1×1019cm-3           2×1020cm-3
GaAs      Mg       1×1020cm-3           ＞1020cm-3
InP       Be       4×1018cm-3           约1020cm-3
现有技术的方法不能有效地掺杂接近或超出载流子饱和限度，是 由于与较低浓度的掺杂剂相比，接近或超出载流子饱和限度的掺杂剂 浓度的表现与晶格中的不同。例如，当GaAs基体掺杂有如Be的II 族p型掺杂剂时，Be原子通常占据了Ga位置(即，替代了Ga原子) 直到掺杂剂接近临界的载流子饱和限度。一般来说，在超过临界载流 子饱和限度以上的掺杂级别，近一半的增量Be掺杂剂离子驻留在基 质中的间隙位置，在该处变成施主，补偿了占据Ga位置作为受主的 一半增量。对于Be和其它掺杂剂，可以存在额外的补偿机制，例如 晶体缺陷，包括反位和空位缺陷、掺杂剂析出(precipitation)、两性 掺杂剂补偿、掺杂剂快速扩散到较低的掺杂区域以及增强了补偿如氧 的本底杂质的引入。
这些补偿机制通常导致非辐射性陷阱密度的增加。存在这种非辐 射性陷阱时少数载流子寿命降低，导致少数载流子器件的效率降低。 由此，在超出载流子饱和掺杂的材料中，与低于载流子饱和掺杂的材 料相比，少数载流子通常具有的非辐射性复合的概率更大。这导致非 辐射性复合的概率增加，极大地降低了与辐射材料有关的场致发光或 光致发光，降低了发光二极管(LED)或如光抽取发射体、超发光二 极管或激光的受激增益器件的效率。少数载流子寿命缩短同样降低了 双极晶体管增益β。非辐射性复合也与随着时间性能降低有关，导致 可靠性问题。例如，填隙原子提供了非辐射性复合位置并且在升高温 度时或存在高电场时易于快速扩散，引起材料老化和使性能降低和失 效。例如，npn异质结双极晶体管(HBT)的基极中的填隙Be掺杂剂 原子易于快速地扩散到发射极，特别是在升高的温度和电流应力下， 不可逆地降低了HBT的性能。
对掺杂Be的GaAs观察的限制促使本领域中的普通技术人员寻 找更好的备选的p型掺杂剂。一种这样的备选掺杂剂为碳(C)。C已 显示出能够将p型的GaAs掺杂到超过1020cm-3的空穴浓度(参见T.J.de Lyon，J.M.Woodall，M.S.Goorsky和P.D.Kirchner，“Lattice-Contraction due to Carbon Doping of GaAs Grown by Metalorganic Molecular Beam Epitaxy”Appl.Phys.Lett.，56，1990，1040页)。然而，这种重C掺杂的 GaAs显示出少数载流子寿命显著降低(参见R.K.Ahrenkiel，R.Ellingson， W.Metzger，D.I.Lubyshev，和W.K.Liu，“Auger recombination in heavily carbon-doped GaAs，”Appl.Phys.Lett.，78，13，1990，1879-81页)，对 重C掺杂的LED进行的实验显示出高截止频率，但是对于发光应用 不可接受的低内部(因此，低外部)量子效率，表明非辐射性复合率 严重增加(参见T.J.de Lyon，J.M.Woodall，D.T.McInturff，R.J.S.Bates， J.A.Kash，P.D.Kirchner和F.Cardone，“Doping Concentration Dependence of Radiance and Optical Modulation Bandwidth in Carbon-doped Ga0.51In0.49P/GaAs light-emitting diodes Grown by Gas Source MBE.”Appl. Phys.Lett.，60，1992，353页)。虽然，对于商业的GaAlAs/GgAs HBT的 基区，C选择快速变成p型掺杂剂，是由于C原子主导地替代了GaAs晶体中的As原子，而不是占据间隙或Ga位置，直到并且甚至超过了 GaAs中碳(C)的溶解限度(参见表1)。Be掺杂剂原子，由于它们 比C掺杂剂原子更容易变成间隙原子，因此比C更容易迁移，并且相 比之下不稳定。
然而，对于C掺杂存在临界限制。在GaAs中，对于C掺杂平衡 溶解度仅约5×1019cm-3。掺杂C到超过该数量的浓度会导致形成析 出，现已知这会降低HBT的性能。(参见，Q.Yang，D.Scott，J.Miller， P.Meyer，H.C.Kuo，J.E.Baker和G.E.Stillman，“Precipitate formation in carbon-doped base of InGaP/GaAs heterojunction bipolar transistors grown by low-pressure MOCVD.”Appl.Phys.Lett.，74，20，2993-5页)。
通过与不同的复合机制相关的平行沟道会发生复合。例如，如果 材料仅有辐射性复合沟道，那么仅产生光。然而，如果材料另外有非 辐射性复合沟道(具有较高的复合率)，那么非辐射性复合将占优势。 非辐射性复合极大地降低了电致发光，并且将HBT晶体管增益限制 到不能接受的低值。此外，对于In基III-V化合物和它们的合金，例 如InP和InGaAs，p型C掺杂技术上更困难。因此，在本领域中非常 需要替代C掺杂。

鉴于以上问题，本发明的一个目的涉及用生长掺杂超出常规的载 流子饱和极限的半导体材料(下文称做超掺杂半导体材料或简称做材 料)的方法，该方法没有显示出当使用常规的方法掺杂超出载流子饱 和极限时发生的至少一些有害的副作用。
本发明的另一目的涉及超掺杂半导体材料。
本发明的另一目的涉及至少部分由超掺杂半导体材料制成的有用 的器件(例如，LED、晶体管、检测器、激光等)。
本发明的另一目的涉及至少部分包括至少部分由超掺杂半导体材 料制成的器件的电子、微电子和/或电光系统。
本发明的另一目的涉及在中等衬底温度和/或以较高生长速率生 长半导体材料的方法。就此而言，应该注意如果生长速率足够高，那 么可以利用易于析出的碳或任何其它掺杂剂(例如Se)，有利地降低 了析出的可能性。
本发明的另一目的涉及在贫氧环境中生长半导体材料的方法。
本发明的另一目的涉及产生包括一种或多种掺杂剂的半导体材料 的方法，同时避免或减缓了通过现有技术的方法形成的所述材料的掺 杂级别下通常发现以下一种或多种效应：(i)掺杂剂析出；(ii)填隙 的掺杂剂；(iii)掺杂剂的反位或空位补偿；(iv)掺杂剂迁移；(v) 两性掺杂剂补偿和/或(vi)非辐射性复合中心。
本发明的另一目的涉及在(i)体区中，(ii)在界面，(iii)在表 面和/或(iv)在接触具有低阻的半导体材料的制造方法。
本发明的另一目的涉及制造高性能半导体器件的简化工艺。
本发明的另一目的涉及具有较高成品率的高性能半导体器件的制 造工艺。
本发明的另一目的涉及利用更相溶的材料组合的高性能半导体器 件的制造工艺。
本发明的另一目的涉及具有优良的操作性能的半导体器件的制造 工艺，所述优良的操作性能例如：(a)较高的操作速度；(b)较低的 RC时间常数；(c)较大的功率效率或较低的功率损耗；(d)较好的 散热；(e)较高的占空比；(f)较低的阈值；(g)优良的操作电压；(h) 较低的阈值电压；(i)较高的稳定性；(k)较高的辐射效率；(1)较 高的量子效率；(m)较高的光度效率；(n)较高的亮度；(o)较快的 电致发光调制；(p)较高的弛豫振荡频率；(q)较低的相对强度噪声； (r)较低的波长扩展(spread)(宽度或窄度)；(s)理想的波长重心； 和/或(t)提高的器件与器件的再现性。本发明的另一目的涉及具有 (i)相对较薄的基区，(ii)较高的基区掺杂和/或(iii)较低的本征 基极电阻的提高性能的异质结双极晶体管(HBT)或类似器件的制造 工艺。本发明的另一目的是通过使用超掺杂的半导体材料减少了表面 复合率。
本发明的另一目的是通过使用超掺杂的半导体材料提高了改进的 电接触。
本发明的另一目的是提供一层半导体材料，该半导体材料层具有 通过使用超掺杂的半导体材料以提供掺杂梯度穿过层建立的电场。本 发明的另一目的是通过使用超掺杂的半导体材料减小了器件体电阻。
本发明的另一目的是将显示出低辐射效率(通常小于10％的转换 效率)的半导体材料转换成显示出足够的辐射效率(通常大于10％的 转换效率)对光电器件很有用的半导体材料。通过超掺杂相对于复合 的非辐射分量增加辐射复合率。例如，由于低材料纯度、晶体缺陷、 高表面复合速率或其它的非辐射复合机制造成了低辐射效率材料。
因此，一般来说，并且非限定性的，本发明的一个示例性方案涉 及使用足够高的阴离子压力迫使基本上所有的掺杂剂到阳离子位置上 制备超掺杂半导体材料的方法。相关的实施例使用足够高的阳离子压 力迫使基本上所有的掺杂剂到阴离子位置上。
根据本发明的一个方案，产生足够的阴离子过压的方法涉及在中 等温度下使用MBE基本上贫氧的环境中生长超掺杂的半导体材料。 本发明制备的超掺杂材料的例子包括形成相对没有非辐射复合中心并 掺杂有大于2×1019cm-3浓度的Be的GaAs，超掺杂有大于4×1019cm-3 浓度的Be的GaAs，超掺杂有大于6×1019cm-3浓度的Be的GaAs， 超掺杂有大于8×1019cm-3浓度的Be的GaAs，超掺杂有大于1×1020 cm-3浓度的Be的GaAs，超掺杂有大于1.2×1020cm-3浓度的Be的 GaAs，超掺杂有大于1.4×1020cm-3浓度的Be的GaAs，超掺杂有大 于1.6×1020cm-3浓度的Be的GaAs，超掺杂有大于1.8×1020cm-3浓 度的Be的GaAs，超掺杂有大于2×1020cm-3浓度的Be的GaAs，掺 杂有大于1×1019cm-3浓度的Si的GaAs，超掺杂有大于1020cm-3浓 度的Mg的GaAs，超掺杂有大于4×1018cm-3浓度的Be的InP，或者 掺杂有大于1×1019cm-3浓度的Si的InP。根据本发明，制备超掺杂 的半导体材料的方法还涉及在高温下退火超掺杂的半导体材料，然后 快速淬火材料并可选地重复退火和淬火工艺一次、二次、三次或多次。
根据本发明的在中等衬底温度下制备超掺杂材料的方法涉及中等 温度生长以便于合适的过阴离子压力。在优选的实施例中，中等衬底 温度将在300-500摄氏度(℃)的范围内，优选350-500℃，更具体地， 衬底温度在350-375℃，375-400℃，400-425℃，425-450℃，450-475 ℃，475-500℃，500-525℃和/或525-550℃。
对于氧原子、氧分子和氧基以及含氧的化合物，例如但不限于， 水、镓的氧化物(例如，来自镓隙透单元(effusion cell)或其它)、 砷的氧化物(例如，来自砷隙透单元(effusion cell)或其它)以及掺 杂剂氧化物，在基本上无氧的环境中生长超掺杂的半导体材料涉及保 持小于10-9乇的分压，有利地为小于10-10乇，并且优选小于10-11乇 的分压。在基本上无氧的环境中生长超掺杂的半导体材料还涉及保持 足够低的氧基杂质(contaminant)的分压以避免超掺杂的半导体材料 的电致发光显著降低和/或足够低以避免在超掺杂的半导体材料中显著 形成降低性能的非辐射复合沟道。
对此，应该注意在根据本发明一个方案的超掺杂的半导体材料的 生长期间，可能存在含有除氧之外的某种气体，例如氮气的不可忽视 的分压，由此超高真空生长条件实质上不是完全严格的要求。而且， 就此而言，可以通过使用除MBE之外的生长技术实施这些指教，例 如通过使用低压化学汽相淀积(CVD)或汽相外延(VPE)，只要生 长附近的气氛不含有氧和/或含氧化物的氧，或可忽略部分的氧和/或 含氧化合物。可以使用CVD和VPE以显著快于在优选实施例中描述 的MBE速率的速率生长超掺杂材料，例如CVD和VPE生长速率在 每小时60μm材料数量级左右。
根据本发明以中等衬底温度制备超掺杂的半导体材料的方法还包 括生长速率超过1μm/小时，例如约5μm/小时。
同样，一般来说，并且非限定性的，本发明的另一个示例性方案 涉及例如通过以下方式制备超掺杂的GaAs晶体的方法：用以下中的 一种超掺杂{(i)浓度大于2×1019cm-3的Be；(ii)浓度大于4×1019cm-3 的Be；(iii)浓度大于6×1019cm-3的Be；(iv)浓度大于8×1019cm-3 的Be；(v)浓度大于1×1020cm-3的Be；(vi)浓度大于1.2×1020cm-3 的Be；(vii)浓度大于1.4×1020cm-3的Be；(viii)浓度大于1.6×1020 cm-3的Be；(ix)浓度大于1.8×1020cm-3的Be；(x)浓度大于2×1020 cm-3的Be；(xi)浓度大于1×1019cm-3的Si或者(xii)浓度大于1020cm-3 的Mg}，使用中等温度生长工艺以产生合适的过As阴离子压力，例 如在以下之一的衬底温度下操作的中等衬底温度MBE生长工艺{(a) 300-310℃，(b)310-320℃，(c)320-330℃，(d)330-340℃，(e) 340-350℃，(f)350-360℃，(g)360-370℃，(h)370-380℃，(i)380-390 ℃，(j)390-400℃，(k)400-410℃，(l)410-420℃，(m)420-430℃， (n)430-440℃，(o)440-450℃，(p)450-460℃，(q)460-470℃，(r) 470-480℃，(s)480-490℃，(t)490-500℃，(u)500-510℃，(v)510-520 ℃，(w)520-530℃，(x)530-540℃或(y)540-550℃}，并在生长工 艺期间保持氧和含氧化合物的低分压{(i)小于2×10-10乇，(ii)小 于10-10乇，(iii)小于5×10-11乇，(iv)小于2×10-11乇，(v)小于10-11 乇，(vi)小于5×10-12乇，或(vii)小于2×10-12乇}，并且在生长工 艺期间使用的一个生长速率或多个生长速率排除了(preclude)在如 间隙位置、两性补偿位置或析出的非掺杂剂位置上引入的大量掺杂 剂，由此获得了超掺杂，例如生长速率在小于约1μm/小时到大于5μm/ 小时的范围内(如果可以保持单晶生长条件)，更具体的生长速率基 本上在以下范围内：(A)1.25-1.5μm/小时，(B)1.5-1.75μm/小时， (C)1.75-2.0μm/小时，(D)2.0-2.25μm/小时，(E)2.25-2.50μm/小 时，(F)2.50-2.75μm/小时，(G)2.75-3.0μm/小时，(H)3.0-3.25μm/ 小时，(I)3.25-3.50μm/小时，(J)3.50-3.75μm/小时，(K)3.75-4.0μm/ 小时，(L)4.0-4.25μm/小时，(M)4.25-4.50μm/小时，(N)4.50-4.75μm/ 小时以及(O)4.75-5.0μm/小时。应该注意依然根据本发明使用MBE、 VPE、MOCVD和其它公知的技术可以获得显著更慢或更快的生长速 率。本发明还共同引入合适的备选阴离子压力，例如P、N或Sb，备 选阴离子的浓度(i)小于1×10-2摩尔分数，(ii)小于1×10-3摩尔分 数，(iii)小于1×10-4摩尔分数，(iv)小于1×10-5摩尔分数。应该 注意使用备选的阴离子(或氧离子)传送技术而不是标准的MBE隙 透单元可以有效地增加阴离子(或氧离子)压力。这种技术包括使用 离子形式的阴离子，使阴离子朝向衬底加速的电子回旋共振(ECR) 源以及喷射汽相沉积技术。本发明同样可以组合增加溶解限度，例如 共同掺杂能够超掺杂以获得超出基体中掺杂剂的溶解限度的有限掺 杂。
此外，一般来说，并且非限定性的，本发明的另一个示例性方案 涉及制备半导体器件或特别地优化了器件性能的改进方法，其中改进 包括通过使用中等温度的MBE工艺用产生的掺杂剂浓度超出非超掺 杂的载流子饱和限度生长超掺杂区的过量的阴离子或阳离子压力，超 掺杂以下区中的至少一个：{(i)基区，(ii)发射区，(iii)集电极区， (iv)沟道区，(v)栅极区，(vi)源区，(vii)漏区，(viii)本体区， (ix)有源区，(x)无源区，(xi)接触区和(xii)耗尽区}。使用中 等温度的MBE工艺生长超掺杂区可进一步包含在MBE工艺期间保持 大部分的无氧环境。在MBE工艺期间保持基本上无氧的环境涉及对 于氧基杂质保持小于10-9、2×10-9、5×10-10、2×10-10、或优选10-10 乇。这样基本上无氧的环境可用于避免超掺杂的半导体材料的电致发 光显著变差和/或避免在超掺杂的半导体材料中显著形成性能变差的非 辐射复合沟道。使用超掺杂以实现以上提到的一个或多个区在制备的 半导体器件中产生的以下优点中的至少一种：(a)较高的工作速度； (b)较低的RC时间常数；(c)较大的功率效率；(d)较低的功率损 耗；(e)较好的散热；(f)较高的占空比；(g)较低的阈值电压；(h) 优良的操作电压；(I)较低的阈值电流；(j)较高的增益；(k)较高 的稳定性；(l)较高的辐射效率；(m)较高的量子效率；(n)较高的 光度效率；(o)较高的亮度；(p)较快的电致调制；(q)较高的弛豫 振荡频率；(s)较低的相对强度噪声(intensity noise)；(t)较低的波 长扩展；(u)理想的波长重心；和/或(v)改善的器件与器件的再现 性。使用中等温度的MBE工艺生长超掺杂区包含在330-530℃的范围 内的衬底温度，或者更具体地330-350℃、350-370℃、370-390℃、390-410 ℃、410-430℃、430-450℃、450-470℃、470-490℃、490-5 10℃或510-530 ℃的范围内的衬底温度进行MBE工艺。
同样，一般来说，并且非限定性的，本发明的另一个示例性方案 涉及使用MBE和其它生长工艺制备超掺杂的半导体材料的改进方法， 其中该改进涉及在中等衬底温度下进行生长工艺并且在生长工艺期间 保持氧和含氧化合物的低分压，并且涉及保持小于约1μm/小时到大于 约5μm/小时的生长速率。在生长工艺期间保持氧和含氧化合物的低分 压包含对于氧和含氧化合物、保持小于10-9乇、小于10-10乇或小于5× 10-11乇，或者优选小于10-11乇的分压。优选选择这种用于氧和含氧化 合物的超高真空条件以(i)避免超掺杂的半导体材料电致发光调制的 显著变差和/或(ii)避免在超掺杂的半导体材料中形成性能变差的非 辐射复合沟道。中等温度通常为低于常规生长使用的衬底温度，但是 高于导致显著降低材料质量的衬底温度。常规的生长衬底温度通常为 能制备高质量(低缺陷)未掺杂或轻掺杂材料的衬底温度。中等衬底 温度可以是在300-500℃范围内的温度，优选在350-500℃范围内的温 度，或者在350-375℃、375-400℃、400-425℃、425-450℃、450-475 ℃、475-500℃、500-525℃或525-550℃的范围内的一种备选温度。
同样，一般来说，并且非限定性的，本发明的另一个示例性方案 涉及制备超掺杂的半导体材料的方法，例如通过在生长室中，例如MBE 生长室中组合(i)示例性地选自含有一种或多种阴离子和一种或多种 阳离子的化合物半导体材料的基体材料，例如{GaAs、InP、ZnS、ZnSe、 InP、InAs、GaP、AlN、GaAlAs、GaInAs、GaInAsN、GaInAlAs、GaInAsP、 AlP、GaAlP、InN、GaN、GaAlN及相关的合金}和(ii)示例性选自 Cl、Si、Ge、C、Be、Zn、Mg、Cd、Se、Te和S的掺杂剂，其中(i) 掺杂剂浓度超过了用于基体材料和掺杂剂的选定组合的载流子饱和限 度，以及(ii)生长室衬底温度为超过了在生长室中可以生长选定的 基体材料的衬底温度范围内的三分之一中(middle third)(或中间 50％、中间40％、中间30％或中间20％)。
该方法还涉及在生长室中保持基本上无氧的环境。保持基本上无 氧的环境通常涉及在MBE室中保持超高真空条件，例如，在小于2× 10-10乇(或小于7.5×10-11乇，小于3.5×10-11乇，或小于10-11乇)， 通过在超掺杂的半导体材料中形成非辐射复合中心和/或显著形成性能 降低的非辐射复合沟道，对于包括元素氧、氧基和氧分子的氧基杂质， 以及含氧化合物—包括通过如In、Ga、Al、As、P、Sb、N的源分子 束输送的氧化合物—由此避免了超掺杂的半导体材料的电致特性的显 著变差。这些本发明的方法利用以下温度内的MBE衬底温度：310-325 ℃、325-340℃、340-355℃、355-370℃、370-385℃、385-400℃、400- 415℃、415-430℃、430-445℃、445℃-460℃、460-475℃、475-480℃、 480-495℃、495℃-510℃、510-525℃、525-540℃、540-555℃、555-570 ℃、570-585℃、585-600℃、600-615℃、615-630℃和/或630-645℃。 以及该方法还涉及一次(或者二次、三次、四次或更多次)的高温退 火，之后为快速热淬火步骤。该方法还涉及增加阴离子(或阳离子) 压力，例如使用离子或基形式的阴离子(或阳离子)以提供合适的过 阴离子压力的技术。
本发明的另一方案涉及将以上提到的步骤、元素、条件、范围和 /或材料的备选的组合和置换，且与本发明的指教和目的一致。特别是， 本申请教导的任何可授予专利的工艺、装置、制造的制品或合成物， 无论是在本部分或其它部分(例如附图或示例性实施例的说明部分)， 都应看作本发明的一部分。

下面结合附图介绍示例性的实施例介绍本发明的各种方案、特 点、优点及应用，其中：
图1A-B概念性地示出了由于掺杂剂补偿载流子饱和的某些性 质；
图2A概念性地示出了本发明与现有技术在高掺杂级别下复合沟 道概率与生长温度的函数；
图2B画出了对于现有技术和示例性的本发明材料的载流子寿 命；
图2C示出了使用本发明的工艺制造的示例性测试结构；
图3A-C示出了用于产生欧姆接触的现有技术工艺；
图4A示出了根据本发明制成的隧道欧姆接触；
图4B示出了隧道欧姆结(图4A的)作为光学反射镜的备选用 途；
图4C示出了根据本发明制成的隧道欧姆接触的能带图；
图5A示出了根据本发明制成的双极晶体管的概念性剖面图；
图5B示出了图5A中所示的寄生晶体管的简化的等效电路模型；
图6A示出了根据本发明制成的双异质结发光二极管；
图6B示出了图6A所示器件的能带图；
图7示出了根据本发明制成的场效应晶体管；以及
图8A-B示例性地示出了根据本发明制成的高电子迁移率的晶体 管。
(当然，本领域中的技术人员应该理解，许多附图含有概念性的 简化，并且不限于指出的确切数量或精确的形状)。

正如这里所使用的，超掺杂的化合物半导体材料为使合适的阴离 子(阳离子)压力引入到基体内的材料，由此与现有技术的材料相比， 几乎所有的掺杂剂原子占据了阳离子(阴离子)位置，从而如填隙的 掺杂剂、两性的补偿效应、诸如反位或空位缺陷、掺杂剂析出的晶体 缺陷、或共同引入了如氧的杂质种类都显著降低。在含有GaAs的晶 体的优选但不是限定性的实施例中，超掺杂的工艺涉及产生过量的阴 离子浓度(例如，过量的As浓度)并迫使Be到阳离子的位置(例如， Ga位置)上，同时没有引入大密度的非辐射性复合中心。超掺杂可用 于产生辐射寿命短的材料(是由于辐射寿命与掺杂密度近似成正比， 掺杂密度越高导致辐射寿命越短)，同时没有占主要密度的非辐射复 合沟道。或者，超掺杂可用于产生在给定的掺杂级别辐射复合与非辐 射复合的概率增加的材料。超掺杂同样可以用于产生在给定的少数载 流子寿命下掺杂浓度增加的材料。或者，超掺杂还可以用于增加在给 定载流子浓度下的整个少数载流子的寿命。
在一个实施例中，半导体材料的超掺杂发生在生长室中中等或中 间衬底温度(例如，在约300-550℃，或者对于GaAs优选在约350-500 ℃的温度范围内)，其中基本上所有的氧原子、基、分子和/或含氧材 料以及化合物已从生长室中排除(例如，对于氧原子、基、分子和/或 含氧材料以及化合物，在具有小于10-9乇，小于10-10乇，小于5×10-11 或优选小于10-11乇的生长室中)。在优选的实施例中，生长室是分 子束外延(MBE)装置的一部分，然而在其它实施例中生长室可以是 例如对于氧原子、基、分子和/或含氧材料以及化合物具有低分压的低 压化学汽相淀积(CVD)装置的一部分。
根据这些教导的一个方案，超掺杂使化合物半导体材料在生长期 间变成富阴离子(即，具有多个阴离子或阴离子过压)，由此阴离子 富有迫使大量占优势(high preponderance)的掺杂剂原子到生长后 残留(presist)的阳离子位置上，但是阴离子富有没有显著地降低生 长后的载流子传输性质(多数和/或少数)。过量的阴离子实际上在复 合时很有效，但是足够高的掺杂和足够低的阴离子的组合使如辐射性 复合等的其它材料特性占优势。换句话说，超掺杂使用了通过明智的 (iudicious)选择的材料、生长温度以及清洁度产生的过压迫使掺杂 剂到阳离子位置，但是不允许过量的阴离子或掺杂剂产生大密度的非 辐射性陷阱。在优选的实施例中，使用阴离子过压，与其它位置处的 掺杂剂相比，超掺杂增加了置换阳离子位置上掺杂剂的比例。备选的 实施例可以使用阳离子过压，与其它位置处的掺杂剂相比，增加了置 换阴离子位置上掺杂剂的比例。与相同掺杂级别的现有技术材料相 比，超掺杂材料将显示出较长的少数载流子寿命并且掺杂剂扩散减 少。通过与其它位置处的掺杂剂相比增加了置换位置上掺杂剂的比 例，与现有技术的生长方法相比，超掺杂同样能获得较高的载流子浓 度。
超掺杂很有效是由于它以固相外延形式进行(commit)。现有技 术的研究人员在生长期间对阴离子过压生长的有利之处的认识遗漏了 将过压内部地引入到体材料内的最重要之处，而是将它外部地应用在 生长界面。本发明通过以非化学计量的高密度引入过量的阴离子保持 超掺杂本体状态的生长期间高的内部过压，但避免了非辐射陷阱的大 量地连续产生。使用非化学计量的高阴离子密度的现有技术的措施通 常使用低掺杂级别(有意或本底)，由此过量的阴离子原则上补偿了 掺杂剂，产生了半绝缘材料。使用非化学计量的高阴离子密度的其它 现有技术的措施通常使用非常高密度的过量阴离子，产生了具有过量 高非辐射复合率的材料。
在备选的实施例中，超掺杂使化合物半导体材料在生长期间富阳 离子(即，具有很多阳离子原子或阳离子过压)，在生长期间具有多 个阴离子空位，由此富有的阳离子迫使大量占优势的掺杂剂原子到生 长后持续的阴离子位置上，但是阳离子富有没有显著地降低生长后的 载流子传输性质(多数和/或少数)。超掺杂材料是通过超掺杂形成的 材料，或者基本上所有的掺杂剂局限到置换位置，可忽略不计密度的 掺杂剂位于反位、间隙位置或作为扩散剂、沉积物(precipitates)、夹 杂物(inclusions)或其它非辐射陷阱存在。
例如，在优选的实施例中，现已发现在生长期间对于350℃的衬 底温度存在约1×1018cm-3摩尔分数浓度的过量阴离子(例如，As)， 在生长期间对于500℃的衬底温度约1×1016cm-3摩尔分数浓度的过量 As。应该注意，随着生长期间衬底温度的增加过量的阴离子浓度降低。
当形成超掺杂的半导体材料时使用附加的生长技术(优选，外延) 不对这些教导的实施构成限制，是由于通过注入掺杂剂原子(例如， Be原子)并注入过量的阴离子原子(例如As)，以任意的顺序或同时， 注入到半导体基体材料内(例如GaAs)，然后进行一次或多次快速热 退火(RTA)循环，也可以形成超掺杂的半导体材料。最终结果是存 在过量的阴离子(此时为As)，并且发现掺杂剂原子(此时为Be)大 部分位于阳离子置换位置上(此时为Ga)。应该注意过量的阴离子原 子不需要与基体阴离子一致(例如，通过使用P作为GaAs中过量的 阴离子代替As)。适当地控制过量的阴离子，与现有技术相比，少数 载流子寿命增加。对于直接带隙材料，超掺杂的半导体材料中的少数 载流子复合被辐射复合占主导，而对于掺杂到相同浓度的现有技术材 料将被非辐射复合占主导。
在本发明的其它实施例中，超掺杂的半导体材料可以掺杂有在正 常的生长速度下(即，通常小于约1μm/小时的生长速率)显示出易于 形成沉积物或夹杂物的Mg、Se或一些其它掺杂剂。此时，增加生长 速率到超过1μm/小时(例如，生长速率可以在从大于1μm/小时到约 5μm/小时的范围内)，只要可以保持基本的单晶生长，能够形成超掺 杂的材料同时不形成沉积物。
通过以下步骤这些教导的一个方案提供了制备超掺杂的化合物半 导体材料的方法或工艺：在一个中等生长温度或多个温度下操作生长 室，同时提供至少一个阴离子、至少一个阳离子和选定的掺杂剂，同 时保持用于缺陷引入材料的低本底压力，特别是氧原子、基、分子以 及含氧的化合物和材料。根据本发明，在所得的半导体材料中，现已 发现过量的阴离子，基本上所有的掺杂剂原子都位于阳离子置换位置 上，在所得超掺杂的半导体材料中的少数载流子复合被辐射复合占主 导。
这些教导的重要方案是利用超掺杂材料提供的更长非辐射寿命。 尽管重掺杂并且甚至为相同的掺杂，但是抑制如肖克莱-里德-霍尔 (SRH)的非辐射复合机制允许期间获得更有效的性能。对于类似较 长的少数电荷载流子寿命增强性能的双极晶体管的器件，该方案特别 有利。该方案同样有利于使器件获得的性能接近于固有的复合机制如 俄歇(Auger)和辐射施加的限制。
这些教导的另一方案是提供一种超掺杂的半导体材料，其具有至 少一个阳离子元素，至少一个阴离子元素以及选定的掺杂剂，其中过 量的阴离子浓度在x和y之间，对于含有As的III-V化合物半导体材 料，x约1015cm-3，y约1019cm-3。在生长期间或生长后，有时可以容 许(tolerated)较高的y值，退火导致在器件的有源区外过量的阴离 子析出或扩散。
为了更完整地理解本发明及它的许多用途，适当的是首先考虑为 什么半导体晶体的多数载流子浓度级别饱和。在解释为什么发生这种 载流子饱和之后，用具有较高载流子饱和级别的材料和中等温度的生 长方法介绍本发明的大多数基本方案。然后讨论示例性的应用和器 件。
通过本发明人发现Be作为GaAs中的一种掺杂剂如何表现部分 地促成了本发明。特别是，现已确定，首先在高于2×1019cm-3的浓度， 大部分的Be作为填隙的深能级引入，其次，对于用Be重掺杂的GaAs， 这些填隙的Be主要负责载流子饱和、增强扩散以及减少少数载流子 的寿命。
现在参考图1A-B，其概念性地示出了由于两性掺杂剂补偿造成 的载流子饱和的某些性质。在图1A中，沿纵坐标121画出于横坐标 122上的掺杂剂浓度123成函数关系的多数载流子浓度。在图1B中， 沿纵坐标131画出与123成函数关系的过量自由能134。定性地，通 过或多或少的线性范围(regime)125，多数载流子浓度随掺杂剂浓度 增加而增加，直到达到载流子饱和限度120，之后为补偿范围127， 直到掺杂剂平衡溶解度限度128。重要的是在认识到掺杂剂在晶体中 产生了非本征载流子，升高了晶体的过量自由能134。热力学表明半 导体晶体发现了最低的自由能量状态并同时形成。该法则使晶体趋于 变得本征，虽然不总是可能，但是晶体通常可以在较高的掺杂浓度限 制过量的自由能增加，通过在126和136开始的称做补偿的过程完成。
晶体响应于增加的自由能的补偿机制取决于半导体材料和它的带 隙能量。特别是，通过将载流子浓度限制到一些临界级别120，已知 为借助两性掺杂剂的补偿(或两性掺杂剂补偿)的效果可以限制晶体 的过量的自由能134到级别130。对于较小的带隙材料(通常低于约 1.7eV)，两性掺杂剂补偿占主导。
当n(电子)或p(空穴)载流子浓度124接近临界限度120时 借助两性掺杂剂补偿机制发生补偿，填加更多的掺杂剂原子导致一些 掺杂剂原子被引入在施主位置上，而其它的掺杂剂原子将引入到受主 位置，导致补偿效应降低了有效的掺杂剂效率。对于129处或129以 上的掺杂剂浓度，观察到的晶体的载流子浓度在120处近似常数，通 常显示为区域127。填加的掺杂剂超过了载流子饱和限度129产生了 近似相等数量的施主和受主，所以超出载流子饱和的掺杂剂浓度，多 数载流子浓度没有进一步显著增加。就图表而言，过量的自由能134 近似为线形135直到临界极限136，但是对于从129直到溶解度极限 128的掺杂剂浓度，没有增加超出130(即，穿过区域137近似不变)， 是由于在129处的载流子饱和和128处基体中掺杂剂的平衡溶解度限 度之间的载流子浓度124没有显著地增加。
本发明人在很多商用重要的半导体中观察到该现象，所述半导体 包括用Ge或Si掺杂的GaAs的体晶；通过MBE、MOCVD或LPE生 长的掺杂Si的GaAs的外延层；以及通过MBE或LPE生长的掺杂Be的GaAs和GaAlAs。例如，在Si掺杂的GaAs的体晶中，Si原子主 要替代了Ga位置上的Ga原子作为自由电子的施主，直到约1×1019cm-3 (在约2的系数内，取决于确切的晶体生长条件)。超过该浓度时， 与对于Ga原子一样，Si掺杂剂替代了As位置上的As原子(两性掺 杂)，由此多数载流子的浓度没有增加，在Si达到GaAs基体的约2×1020 的Si原子的GaAs中的溶解限度之前进行良好。然而，对于Si，超掺 杂发生在晶体表面附近的耗尽层中直到溶解限度。因此，当对于填加 到Ga位置(作为深施主)的每个Be，平均一个Be原子填加到间隙 位置(作为一个深施主)时，在浓度129处Be掺杂的GaAs晶体中同 样发生了补偿，从而载流子饱和。对于使用通常500℃以上的标准外 延生长条件的GaAs生长，载流子饱和限度129通常发生在5×1019cm-3 以下。
在溶解限度128以上，其它的效应变得很重要，主要是(most notably)形成沉积物和/或掺杂剂快速扩散到较低的掺杂区域。这就是 为什么与现有技术的用Be或Si掺杂GaAs相比，用C掺杂GaAs基 体仅获得适当改进的原因。对于GaAs中C的平衡溶解度仅稍高于Be的载流子饱和限度。在高于平衡溶解度的C掺杂级别，空穴浓度继续 增加到约1×1020cm-3。然而，C沉积物也形成了具有很小非辐射少数 载流子寿命的生成物(yielding)材料，因此不能接受地降低了晶体管 增益。
空位和/或反位自补偿提供了第二种补偿机制。当它发生时，它 可以比两性掺杂剂补偿更重要。在较宽带隙的半导体(例如，大于 1.25eV和通常大于1.75eV)中，用与电离的掺杂剂的电荷相反的电荷 发生空位。例如，从GaP晶格除去Ga原子留下了负电荷(即，受主) 的空位，是由于Ga空位通常为三电子受主。因此，Ga空位可以补偿 n型掺杂剂。备选地，P反位(GaP中Ga位置上的P原子)位双电子 施主，提供了用于p型掺杂剂的补偿机制。空位和反位的自补偿同样 可以发生在较窄的带隙材料中，但是这种自补偿通常在高能量方面不 是很有利。
现已公知半导体的n型或p型特性主要取决于在它的生长期间它 保持的化学计量。例如，在富As环境中GaAs的MBE生长期间，过 量的Ga空位比过量的As空位热力学地有利。因此Si掺杂剂主要占 据了Ga(施主)位置，以及体材料晶体将最终为n型。通过比较，在 某些温度范围中的液相外延提供了富Ga环境，由此过量的As空位比 过量的Ga空位热力学地有利。此时，Si掺杂剂主要占据了As(受主) 位置，并且晶体最终为p型。这种公知的性质形成了高效掺杂Si的LED 的基础。对此可以参考H.Rupprecht，J.M.Woodall，K.Konnerth和 D.G.Pettit，“Efficient Electroluminescence from GaAs Diodes at 300K.” Appl.Phys.Lett.，9，1996，221页。该参考文件显示可以使用LPE法利用 Si的两性掺杂效应制成高效率的LED。在本文中的两性意味着Si可 以是驻留在Ga位置上的n型掺杂剂或驻留在As位置上的p型掺杂剂。 选择的位置取决于与晶体生长环境相关的化学计量。
在一个表面控制费米能级的一种公知技术同样可以用于避免表面 耗尽中的两性Si掺杂剂补偿。然而，对于表面附近的n型掺杂这非常 有效。随着材料累积成一个本体，在每个前一表面处的Si变成两性， 一部分Si掺杂剂从Ga位置转换到As位置并限制了到120的体掺杂。 之所以发生是由于表面处的费米能级在晶体生长期间被钉扎(pinned) 在大致中间带隙，所以在表面附近对于掺杂剂没有明显的自由(free) 载流子饱和，通常与Si施主有关的电子更显然处于表面态(作为束缚 电子)。例如，如果MBE生长期间费米能级被钉扎在中间带隙，在生 长期间通常n型材料发生，Si将保持施主掺杂剂直到它的掺杂剂溶解 限度。该效应可以用于给出大的空间电荷密度，从而窄的耗尽宽度， 并且可以用于改善隧道欧姆接触。但是对于体材料中的掺杂，该效应 不会提高载流子饱和限度，是由于与高自由载流子浓度有关的过量自 由能量有利于Si位置转换到As位置，以便于补偿掺杂和降低过量的 自由能量。然而，根据本发明的一个方案，通过使用合适的过量阴离 子浓度和/或使用更快的生长速率以固定(freeze)在表面掺杂级中， 可以获得Si超掺杂。
通过使用高于通常的生长速率，例如在约1μm/小时到5μm/小时 范围内的生长速率，本发明的一个方案避免了Si的位置转换以及形成 沉积物，例如Mg沉积物。
通常，在常规的(也称做高温生长或HTG)的MBE生长中的高 Be掺杂产生了具有施主掺杂剂特性和导带和价带之间能量状态的填隙 Be。该中间带能量状态以非辐射俘获(capture)支配了复合机制。
通过比较，按照预计的，现有技术的低温生长(LTG)GaAs材 料(通常在200-350℃)使大多数的Be处于置换位置，但是也产生了 与过量的As有关的高密度的深能级缺陷。这些缺陷类似地补偿了Be掺杂并通过非辐射俘获支配了载流子寿命。更具体地，LTG产生了高 程度富阴离子材料，例如GaAs基体重过量的As。该大量的过量阴离 子易于形成高浓度的晶体缺陷，例如，Ga位置上的As、Ga空位、和 /或As沉积物(特别是退火之后)。缺陷和沉积物会支配晶体中少数载 流子的复合寿命，由此限制了借助LTG重掺杂的益处。特别是，这种 缺陷或沉积物可以产生非辐射陷阱(破坏了LED)，阻碍了粒子数反 转(破坏了激光、光学放大器以及波长转换器)以及湮灭了晶体管基 区中的电子(抢占(preempting)了晶体管电流和功率增益)。
有关LTG族III-V半导体材料中As夹杂物的信息可以参见U.S. 专利No.5,508,829中，LTG AlGaAs non-linear optical material and devices fabricated therefrom，April 16，1996，by J.L Freeouf，R.T.Hodgson， P.D.Kirchner，M.R.Melloch，J.M.Woodall和D.D.Nolte。
鉴于此，可以理解任何一个常规的MBE工艺—HTG或LTG—都 能够满足提供具有较高载流子饱和限度同时辐射复合占优势的重掺杂 的GaAs晶体的认可(recognized)需要。
本发明的另一方案涉及用于产生具有优异性质的重掺杂的半导体 晶体的中等温度生长(MTG)MBE工艺。对于掺杂Be的GaAs，根 据本发明典型的MTG工艺通常包括将衬底温度保持在约350-500℃的 范围内，迫使Be到Ga位置成为正常的受主，同时没有产生填隙的Be或产生与造成少子寿命变短的过量As有关的大浓度的缺陷。MTG可 以发生在较高或较低的温度，取决于基体的特异性(specifics)、掺杂 剂以及生长方法。
现在参考图2A，图2A概念性地示出了根据本发明的超掺杂的半 导体材料与现有技术在GaAs中的高Be掺杂级别下复合率与生长温度 105的函数关系。坐标140是复合率141的对数标尺。对于非辐射复 合，复合率通常正比于非辐射陷阱的密度。横坐标104是MBE生长 期间GaAs衬底的温度。(当然，该曲线为概念性的，并且不是意在表 达定量的细节或交叉(crossover)的确切顺序。对于其它浓度的Be、 对于除Be的其它掺杂剂以及对于除GaAs中的其它基体，曲线将不同。 代替MBE生长，对于汽相淀积生长，曲线也不同。然而，可以从图2A 得到有用的见解。)曲线150表示辐射复合率，其主要是多数空穴浓 度的函数，通常，与非辐射陷阱的密度或生长温度无关。
众所周知在本领域中在GaAs基体中引入了过量的As，提供了非 辐射复合沟道，在较低的衬底温度下生长期间非常有利。因此，生长 在较低衬底温度106生长的材料显示出高非辐射复合率，通过光致发 光试验直接观察到作为短的少数载流子寿命，或者间接在引入LTG材 料的器件中作为少数载流子的快速非辐射复合。由于GaAs基体中引 入了过量的As造成的对复合率的限制图示在图2A中，为曲线139。 在足够高级别(远(well)超过1018cm-3)用Be原子掺杂的GaAs导 致在更高的衬底温度108，例如对于常规的MBE淀积通常使用的 500-650℃及以上，大量的Be原子变成填隙的，而该填隙的Be原子 导致非辐射复合率增加。由于Be的填隙造成的非辐射复合率概念性 地图示为曲线145。对于较低的Be掺杂浓度，Be稳定地处于晶格中， 并且曲线145将不具有显著的温度依存关系(即，对于所有的衬底温 度，由低掺杂密度下的间隙Be造成的复合可以忽略不计)，所以在达 到正常温度下生长的材料中的少数载流子显示出非辐射复合的概率较 低，只要掺杂级别保持得低。
与半导体材料键联的氧杂质—包括氧原子(即，O)，基(例如， O-，O2-，O3-)，氧分子(即，O2)及含氧氧化物(即，OH-，Ga2O) —通常键联到晶格作为深受主非辐射陷阱，并且与在正常生长温度108 下生长时，在MTG107下生长材料时键联的概率显著增大。在基本上 无氧环境(a/k/a超示踪量或更佳(better))中生长的GaAs基体中的 非辐射复合沟道的密度近似在曲线142中。朝更清洁MBE生长室发 展的商业趋势使曲线142实际上更客观。通过比较，由不可忽略存在 的O原子使非辐射复合沟道的密度显示为曲线143和144，后者的曲 线更高。当通过LTG 106生长材料时，O的复合物形式概率更高。在 正常衬底温度108下生长的材料往往不具有高O密度，除非类似Al的吸杂(getting)材料存在于基体中，是由于O源安放在热源上，同 时没有组合或键联，由此没有引入到GaAs基体内。这意味着曲线142， 143和144通常在HTG温度处或附近收敛。
标为162、163和164的曲线对应于整个非辐射复合，用于本底 氧级别的三个不同例子。曲线162表示曲线139、142和145的综合， 在点147和157处与曲线150交叉。曲线163表示曲线139、143和145 的综合，在点146和156处与曲线150交叉。曲线164表示曲线139、 144和145的综合，在本例中没有与曲线150交叉。当然，由于示例 性曲线的相对斜率，到右边点158(由曲线145和150的交叉定义的) 或左边点159(由曲线139和150的交叉限定的)任何温度生长的材 料有可能被少数载流子的非辐射复合控制。
曲线162、163和164在渐进的较高点具有最小值，留下一些区 域，其中辐射复合的概率期望比非辐射复合的概率分别大以下的量： 显著152，小155，或者没有。曲线163和164为典型的现有技术， 在中等衬底温度，它们分别产生了其中少数载流子分别具有占优势的 辐射或非辐射复合模式的材料。
对于根据本发明的曲线162，辐射复合在具有最大高度152、宽 度151以及在147和157之间的衬底温度的区域中占优势。对于普通 的读者应该理解，辐射与非辐射复合曲线的比例(在图2A中)对应 于辐射与非辐射复合密度的比例、等效(equivalently)、概率。由此， 衬底温度宽度151示出了根据本发明的MTG的概念。当然，与本例 中测量152的温度下的情况一样，同样也具有甜点(sweet spot)。对 于根据现有技术的曲线163，辐射复合仅在具有高度155、宽度153 以及146和156之间的衬底温度的区域中占优势。显著地，对于根据 总是在150之上的现有技术曲线164生长的材料，对于在所有衬底温 度下生长的材料，非辐射复合比辐射复合占优势。
已进行了尝试以调查研究LTG和正常生长(HTG)之间的衬底 温度中点，但是没有产生满意的结果。本发明人已认识到现有技术的 MTG故障非常有可能由O杂质造成。与本领域中的常规常识相反， 本发明人认识到痕量O的重要性，需要采取专门的步骤以避免它的存 在，以便最大程度实现本发明的益处。
以图2A介绍了现有技术的故障，但是本发明人相信以前的研究 人员没有认识到存在的曲线142，也没有认识到它位于曲线143和144 下面(和左边)。通过现有技术方法生长的GaAs基体中的非辐射复合 沟道的密度(即，具有远超痕量级别的氧)因此已过量，而不是曲线 142而是由曲线143和144更高的高度(沿140)表示。
鉴于以上，显然与传统的方式相比，在贫氧环境(即，仅为超痕 量浓度级别的氧)中生长材料的本发明的优选方法提供了显著和非显 而易见的优点。根据本发明的该方案，优选将氧(以O2、O-、O2-、OH-、 镓和其它种类的氧化物、或由其它的含氧合金或混合物衍生的形式出 现)优选低于目前的MBE室典型的约10-9乇的总压力。最优选提供 与低于10-11乇的氧和/或含氧材料有关的分压。应该注意如果由于氧 或其它元素生长的材料的缺陷密度可以很好地保持在每cm3约1016以 下，特别是低于每cm3约1016以下，例如每分子层低于每cm3约108 以下，那么可以使用较高的分压。由于辐射与非辐射寿命的比例大于 绝对寿命，因此具有较短辐射复合寿命的直接带隙材料可以允许较高 的缺陷密度，例如每cm3为1018的缺陷。
在外延生长、汽相淀积以及真空科学领域中保持超高真空的几种 方法是公知的。通常，超高真空室和它的内部制造并且保持得很清洁， 并烘焙以除去水单层。只允许低排气材料。使用期间，对室和内部抽 真空以从容积中除去分子，并使室有力地保持低温(例如，在液氮温 度)以减少进一步的解吸。
减少氧杂质的方法同样公知，并包括：使用极高真空条件，例如 通过冷却到3He温度以使壁调节时间有效地变得极大；引入适当表面 区域的吸杂材料，例如如Al、Ti或Mg的吸气(getting)材料；将低 汽相压力、非难熔吸气材料的种类引入到一个或多个蒸发单元内，例 如将100mg的Al、Mg或Be添加到10g的Ga，吸气材料与Ga熔化 在一起以便复合和俘获作为GaO、Ga2O3或其它杂质引入的氧。这些， 以及其它技术或方法可以用于保持有力的环境条件以实施本发明。
理论
为了更好地理解本发明的某些方案，具体地考虑Be的掺杂热动 力学将很有帮助。当用Be掺杂GaAs时，在Ga位置上的Be掺杂剂 浓度，BeGa将与Ga空位浓度，VGa加上Be间隙浓度Bei的总和处于 热动力学平衡：
BeGa�VGa+Bei                                (1)
同样也存在电子平衡。Ga位置上中性Be的浓度定义为NA，N- A 为Ga位置上电离Be的浓度。这种原子为浅p型受主。间隙Be的浓 度定义为ND，且电离的间隙Be的浓度定义为N+ D。这种原子为深施 主。
同时，Ga位置上中性Be的浓度与Ga位置上电离Be的浓度， Be- Ga，与空穴浓度p的总和平衡。也就是， BeGa�Be-Ga+p 。置换(1)， 我们发现 NA�VGa+ND�N-A+p 。间隙位置上中性Be的浓度与间隙 位置上电离Be的浓度加上电子的浓度，n，的总和平衡。求解ND表 明 ND�N+D+n 。
在公知的肖特基空位平衡方程中，VGa＝K’(T)×PAs2，其中K’(T)为 使Ga空位浓度VGa与As压力PAs2有关的质量作用常数。结合这些方 程的项得到受主位置上电离的Be浓度与施主位置上电离的Be浓度有 关的最终方程。
N- A/N+ D＝(K’(T)×PAs2)×(ni/p)2                 (2)
其中ni为在温度T时材料的本征载流子浓度，并且ni 2＝(n×p)的 平衡。
在低掺杂浓度，材料为本征的，而(ni/p)2项为整数。如果(K’(T) ×PAs2)项＞1，那么材料定义为p型并且(N- A/N+ D)＞1，意味着N- A＞N+ D。 如果(K’(T)×PAs2)项＜1，那么材料定义为n型并且(N- A/N+ D)＜1，意味 着N- A＜N+ D。
对于较高的掺杂级别，p＞ni，所以(ni/p)2＜1。现在物理地除项。 整理方程(2)，当以下条件时发生载流子饱和：
(ni/p)2＝1/(K’(T)×PAs2)                        (3)
所以(N- A/N+ D)项接近整数。
由于热动力学原因，材料不会由于添加更多的p型(例如，Be) 掺杂剂由p型变成n型，也不会由于添加了更多的n型(例如，Si) 掺杂剂由n型变成p型。这经常通过规定log(N- A/N+ D)的限制值不能 改变符号来表示，以免增加掺杂剂浓度使符号由n型变成p型或者反 之亦然，这将非自然(unphysical)。方程(3)为通过相同的掺杂剂借 助增加掺杂载流子饱和的代数实现，由此避免方程(2)左手侧上的 (ni/p)2任何增加超出载流子饱和的点。
如何使用该见解(insight)增加临界的饱和限度：换句话说，使 p更大并且使(ni/p)2更小，同时不改变log(N- A/N+ D)的符号。普通的技 术人员应该理解，可以单独或组合使用几种途径。可以升高晶体的温 度T，由此升高ni而与K’(T)无关。同样可以通过某种方法升高K’(T)。 和/或在晶体生长期间可以升高As的压力，PAs2。
生长期间升高n1很具有挑战的，是由于在较高的生长温度下表面 退火。尽管如此，根据本发明有多种方式升高n1，例如在一次或多次 较高温度退火之后使用一次或多次快速热淬火。这种退火周期优选保 持短暂，是由于在MBE生长期间通常对保持的衬底温度存在重要的 上限。具体地，快速高温热退火和淬火升高了ni，方程(2)中的效 果被淬火返回到室温，进而升高了返回到室温时的N- A/N+ D。
升高ni的另一措施是升高PAs2。然而，应该注意生长期间增加了 As的分压(砷流量)自身没有升高PAs2，是由于在生长期间GaAs的 表面已As饱和。
根据本发明可以包括这些措施的一种或多种，但是优选还包括生 长期间衬底温度降低到MTG范围，在MTG范围内足够过量的As(超 过化学计量的量)引入到晶体内以保持晶体内非常高的As压力(与 生长表面处通过束引入的外部As压力相反)。在较低的衬底温度下， 在过去已显示LTG会导致非常高过量的阴离子，显著的As，导致与 As过量有关的半导体性质退化。(参见，例如，U.S.专利No.5,371,399 和5,471,948，这里作为参考引入)
应该注意根据这些教导的方案，通过将例如Be注入和阴离子， 例如As注入到半导体材料内，之后跟随一次或多次快速热退火(RTA) 周期同样可以实现超掺杂。
本发明的一个优选实施例使用了通过MTG产生的过量的阴离子 (例如砷)以升高生长期间晶体表面的有效阴离子压力。然而，借助 升高的As压力，过量的As促进了阳离子位置上掺杂剂的引入。另一 备选包括除了别的之外，As反位(阳离子位置上的As)和间隙As。 该技术可用于升高在掺杂的半导体中发生的多数载流子的载流子饱和 浓度，例如掺杂Be的GaAs、掺杂Si的GaAs、等等。根据本发明， 与现有技术的材料相比，超掺杂材料可以具有升高的多数载流子的载 流子饱和浓度。
本领域中的普通技术人员应该理解本发明的超掺杂和MTG技术 容易应用于可以引入过量的阴离子的其它化合物半导体，例如如InP、 GaP、GaN等的III-V材料，以及如ZnS、ZnSe等的II-VI材料。超掺 杂材料同样可以推广到其它族IV两性掺杂剂，例如Si、Ge、C等； 其它族II两性掺杂剂，例如Be、Zn、Mg、Cd等；以及其它化合物半 导体，例如InAs、GaP、GaAlAs、GaInAs、GaInAsN、InN、GaN、AlN、 GaAlN、InGaN以及相关的化合物。例如，该方法可以通过在300-600 ℃生长期间通过升高阴离子浓度提高GaAs和GaP的掺杂效率(对于 这些材料与MTG衬底温度相当(bracket))，其中阴离子有利地为N、 As、P，或者它们的一些组合。然后有利地采用高衬底温度(例如900 ℃)下的快速热退火。
阴离子空位的自补偿实际上很常见，例如当Se空位补偿了ZnSe中的p型氮掺杂。超掺杂不限于p型材料。借助阳离子空位而不是阴 离子空位，本发明人还在自补偿限制的宽带隙材料中产生了n型掺杂。 未曾预料到的阳离子空位的自补偿是一些材料不能产生n型导电性的 主要原因。超掺杂能使这些材料中的一些产生n型导电性。
虽然通常优选高p型超掺杂，但是由于电子为比空穴更快的少数 载流子，对于高n型超掺杂的应用将很有价值。例如，在GaAlAs/GaAs异质结场效应晶体管(HFET)中，沟道可以n型或p型掺杂。在n 沟道器件中，FET由堆积(沟道中的电子)调整到耗尽(沟道中不存 在电子)。当用于电子的异质结势垒很小时，借助沟道的直接掺杂而 不是调制掺杂，可以更好地获得堆积。当缩小比例到小尺寸以增加密 度和/或速度时，需要高的n型掺杂，所以用Si的超掺杂的n型HFET 的n沟道很有利。
当使用Si掺杂制成n型GaAs时，GaAs中的Si的溶解度限度通 常小于2×1020cm-3，而由于借助Si的两性特点的自补偿，平衡的本 体载流子饱和度约1×1019cm-3。然而，在表面费米能级针扎(pinning) 引起的生长期间的耗尽区中，电离的施主饱和等于1或2×1020cm-3的 溶解限度。因此，如果晶体掺杂到Si溶解度限度并且然后进行快速热 退火和淬火，那么表面处的空间电荷密度ND减NA，将等于溶解度限 度。如下所述使用超掺杂有助于形成非合金的欧姆接触。
现在参考图2B，示出了对于几种现有技术和示例了本发明材料 的载流子寿命。在图中，总的少数载流子寿命103绘制为多数空穴浓 度102的函数。如在本领域中所公知的，随着掺杂剂102的浓度达到 材料的临界点，直接带隙半导体材料中的载流子辐射寿命相反地变 化。与本领域中的常规思维相反，超掺杂使临界点延伸到较高的掺杂 级别，由此使超掺杂材料中的载流子的辐射寿命降低到现有技术材料 中可达到的限度。本发明确定半导体晶体生长期间的化学计量决定了 发生载流子饱和的临界掺杂级别，而不仅是n型或p型特性，所以生 长期间控制化学计量可以获得更高的临界掺杂级别。
对于如GaAs的直接带隙半导体，少数载流子寿命通常被辐射寿 命支配，至少大多数复合事件为辐射。辐射寿命进而被少数载流子掺 杂浓度控制，假定少数载流子掺杂剂驻留在基质晶体的适当的原子位 置，并且没有其它显著的非辐射载流子复合机制存在(例如深能级陷 阱、晶体缺陷等)。因此，要由Be掺杂的GaAs获得最大的电光性能 (表明高速和高效率)，四个因素特别重要：(a)基本上所有的Be掺 杂剂应该驻留在空位的Ga原子位置；(b)间隙Be原子的浓度应该相 对较小；(c)晶体应该相对没有点、线或界面缺陷，例如空位、位错、 晶界或沉积(precipitates)；以及(d)能捕获载流子的杂质原子(例 如，Ni、Cu、Cr、O)应保持得尽可能低。当满足这些目标时，少数 载流子寿命τn反比于电离的多数载流子的掺杂浓度N- A。
该反比关系保持直到一些其它少数载流子动力学变得突出。这显 示在图2B中，其中本发明确定用Be超过1019cm-3的超掺杂仍然产生 了少数载流子(电子)寿命仍然被辐射寿命支配而不是俄歇或其它非 辐射机制支配的材料。
相反，现有技术113(曲线116符合)产生约在1019cm-3和1020cm-3 之间的非辐射复合(使用C掺杂)。(参见，R.K.Ahrenkiel，R.Ellingson， W.Metzger，D.I.Lubyshev和W.K.Liu，“Auger recombination in heavily carbon-doped GaAs.”Appl.Phys.Lett.，78，13，1879-81页)。而且，虽然 高C掺杂可以升高载流子浓度并缩短载流子复合寿命，但是在所有级 别的C掺杂似乎将相当密度的非辐射复合中心引入到晶体内，且这些 中心支配了载流子寿命(毁坏了LED)并降低了晶体管的增益和/或 速度。因此，与超掺杂到相同掺杂剂浓度的类似Be器件相比，掺杂 C的器件通常较慢并且辐射效率更低。
曲线111显示了由Nelson和Sobers LPE生长的Si的p型GaAs上的数据(R.J.Nelson和R.G.Sobers“Minority-carrier lifetime and internal quantum efficiency of surface-free GaAs，”Joural of Applied Physics 12，49，6103-6018页，1978)，曲线114符合。曲线112显示了 根据本发明并且在NREL由Keyes测量的通过MBE生长的Be的p型 GaAs上的数据。曲线115示出了Strauss等人的数据。
现在参考图2C，示出了使用本发明的工艺制造的示例性试验结 构。在两英寸直径垂直冷冻的半绝缘GaAs衬底上用EPI Gen II固体 源MBE系统生长引入了超掺杂GaAs材料层的时间决定的光致发光试 验结构。衬底901安装在未结合的衬底固定架上。在MBE的缓冲室 中350℃下将衬底901除气90分钟。然后将衬底901装入生长室内。 在生长室内，用热电偶测量衬底温度。衬底901加热到615℃的温度 5分钟以解除吸附表面氧化物。之后将衬底温度降低到600℃的初始 生长温度。
所有层的生长速率保持在每小时1μm。在980℃的As单元室温 度生长初始的GaAs以得到As过压。生长0.5μm的未掺杂的GaAs的 缓冲层902。然后将衬底温度降低到250℃以便能够生长0.5μm的LT- GaAs缓冲层903，以减少来自衬底的杂质迁移到外延结构内。为进一 步减少这种杂质迁移，衬底温度再增加到600℃，并利用0.01μm的未 掺杂的GaAs和Al0.3Ga0.7As的交替层生长10个周期的超晶格904。该 超晶格俘获了Al0.3Ga0.7As:GaAs异质结处的杂质，防止了这些杂质 扩散到器件的有源区内。
使用Be单元室在约1000℃的温度生长NA＝5×1018为p型掺杂的 Al0.3Ga0.7As的0.2μm的层905。该层起将少数载流子906限定到超掺 杂GaAs区908的作用。
在下一0.05μm之上，将衬底温度降低到500℃，并且Al单元室 冷却，由此形成了从Al0.3Ga0.7As到纯GaAs的组分渐变层907。Be单 元温度同样增加到约1000℃，由此将超掺杂区掺杂到9×1019。因此， 该区域在衬底温度中渐变、掺杂和Al组分。与陡变的Al0.3Ga0.7As:GaAs异质结相比，该渐变层导致较少的表面复合。
下一1μm层为实际的超掺杂的GaAs区908。该层在As过压的500 ℃的衬底温度生长。层908超掺杂p型到9×1019。
渐变层909(类似于渐变层907)接超掺杂层908。要制备层909， 将衬底温度增加到600℃，并且Al单元室温度增加到下一个0.05μm 之后，以使组分达到Al0.3Ga0.7As。该渐变层为掺杂Be到NA＝5×1018 的p型Al0.3Ga0.7As的另一0.2μm层910，由此将少数载流子限制到超 掺杂区908。
由于超掺杂迫使Be到GaAs中的Ga位置，同时保持非辐射复合 中心的密度低，它可以用于产生辐射寿命降低的材料，同时没有让非 辐射复合沟道占优势。超掺杂同样可以用于产生在给定的辐射寿命下 掺杂浓度增加的材料，无论辐射寿命是更长或是更短。或者，在任何 给定的高掺杂级别下，与最好的现有技术的方法相比，超掺杂可用于 产生具有较高的辐射对非辐射复合的概率。
降低非辐射复合的概率能够产生更有效的LED和更高增益的晶 体管。许多重要器件的性能由少数载流子寿命控制——特别是采用了 增益介质、电致发光介质、半导体pn、npn或pnp隧道结、二极管或 其它多端子半导体器件。这种器件的典型例子包括晶体管、放大器、 振荡器、解调器、有源滤波器、反相器、逻辑门、限幅器、阈值检测 器、触发器、锁相器、LED、激光器、VCSEL、半导体光学放大器以 及波长变换器。与现有技术相比，这种器件中基区(或它的等效推广) 的超掺杂使形成的器件显示出某些性能优点，其中可以是以下的一种 或多种：较快的操作、较快的电致发光速度、较高的弛豫振荡频率、 较低的RC时间常数、较大的功率效率、较低的功率损耗、较好的散 热、较高接触效率、较高的导电率、较低的操作电压、较低的阈值电 流、较高的量子效率和/或较高的增益。超掺杂还可以提供较好的器件 与器件的再现性并简化了制造。
一般来说，较小的半导体器件操作更快并且相对凉些，所以消除 阻碍器件缩小到较小尺寸的效应很有用。特别是，有利的是减小材料 的接触电阻、体电阻和界面电阻。达到临界浓度的较高p型掺杂通常 降低了器件中所有三个电阻部件。降低任何电阻部件很有利是由于它 降低了压降，IR以及焦耳热，I2R：并因此降低了功率损耗、电迁移、 温度、加速老化以及其它有害效应。
几个相关的观点在本领域中很公知，例如M.P.Patkar，T.P.Chin， J.M.Woodall，M.S.Lundstrom和M.R.Melloch，“Very Low Resistance Non-Alloyed Ohmic Contacts Using Low Temperature Molecular Beam Epitaxy of GaAs.”Appl.Phys.Lett.66，(1995)1412-1411页。首先，用Si重掺杂且Si主要在Ga位置上的薄(2-3nm)表面区可以通过LTG GaAs的薄层防止氧化，由此形成了良好的欧姆接触。其次，LTG期间的高 Be掺杂导致在表面和本体中Be位于Ga位置上。然而，该现有技术 中少数载流子寿命受使用LTG造成的As过量有关的非辐射陷阱支 配。没有现有技术预计或教导了根据本发明教授的超掺杂。
并非显然，超掺杂表现出增加了器件的电流处理能力或降低了它 的阻性损耗的几个优点。通过使掺杂密度增加到一个或多个数量级， 一层的串联电阻可以降低类似的因数。类似地，当接触重掺杂层时通 常降低了接触电阻。由于较低的电阻降低了焦耳功率损耗(I2R)，因 此这些层将显示出更低的损耗并且由此降低了供热。类似地，可以潜 在地降低驱动电压，是由于压降也同样降低，如果电阻R降低，那么 驱动频率3dB极限f＝1/(2×RC)可以更高。备选地，通过增加具有相同 面积器件的总电流、或通过减少器件面积同时保持恒定的总电流或者 通过两者组合，给定的器件可以工作在更高的电流密度。由此，在功 耗或压降显著的区域中引入超掺杂层在将获得的器件面积、电流、电 流密度、电压以及功耗之间实现了有利的折衷。
现在参考图3A-C，示出了通过现有技术的工艺产生的欧姆接触 (本领域中的普通技术人员应该知道，随着器件制得越来越小，欧姆 电阻变得越来越重要。)通常，利用局部晶体生长通过使金属接触合 金化可以降低欧姆接触电阻。通过图3A所示将含有合适掺杂剂302 (例如含有Zn的AuGe)的金属301附加到半导体材料313附近，并 加热半导体到温度足以液化它和在公共界面303处与半导体接触的金 属可以完成。
如图3B所示，加热的半导体和金属在界面周围溶解到双方内部， 在液相中形成了合金307的熔化区306，由掺杂剂302强化。熔化的 区域306可以包含301的一部分或整个厚度、或者313的一部分或整 个厚度、这两者、或者仅是一部分厚度(如图所示)。
当熔化冷却并且半导体在311中再结晶(参见图3C)时，与313 相比，311中掺杂剂的浓度升高。在旧和再结晶的半导体之间可以由 或者没有清洁或平坦的界面312。金属309的再结晶区域通常掺杂剂 较少，是由于掺杂剂从309扩散到311内，但是309通常仍然高导电 性。在308处旧和再结晶的金属之间可以由或者没有清洁或平坦的界 面。
不幸的是，该标准的现有技术措施对许多因素敏感，包括：熔化 的温度和厚度变化；由于沿某些晶面优先溶解界面区中的非平面之处 (non-planarities)(例如，到GaAs内的AuGe的尖峰)、表面张力、 或其它效应；加热工艺期间(包括温度上升)熔化区306的机械不稳 定性；合金区311的尺寸变化；以及其它。在308和312处的界面可 以不是平面或者平行于新的金属-半导体界面310。界面310可以由303 代替并且自身可以不是平面的。实际中最常见的是，表面张力造成非 平面的金属-半导体界面310，由此防止了缩小到更小的光刻特征尺寸 或更小的半导体器件。
现在参考图4A-4B，示出了使用本发明的超掺杂技术制成的示例 性欧姆接触。如下面更详细介绍的，超掺杂使欧姆接触电阻降低同时 不需要使用合金或合金技术。由超掺杂方法造成的较高掺杂产生了更 高的空间电荷密度，由此允许形成较薄的空间电荷区，进而产生了较 高的隧道传输系数(即，较低的遂穿电阻)。与传统的低势垒欧姆接 触相比，这种遂穿欧姆接触具有许多优点。第一，空间电荷密度和遂 穿欧姆接触的传输系数没有显示出显著的与温度的依存关系。第二， 某些材料表面或界面牵制了能量带隙内的费米能级，由此使低势垒接 触的使用变得非常复杂。在这些材料中，隧道接触为最适宜(feasible) 的欧姆接触。第三，这种欧姆金属-半导体遂穿界面可以支撑高电流密 度。第四，可以由没有合金化形成的类似镜面的平面、平滑的金属-半 导体界面得到高反射率。本发明可以提供高质量接触同样可以作为镜 面的事实意味着许多光电器件，例如VCSEL和共振腔LED的性能可 以显著提高。使用能透过相关波长的衬底上镜面特别有利。
在现有技术中，使高浓度的掺杂剂进入基质内的唯一方式是高浓 度的掺杂剂变成填隙。即使与填隙掺杂剂有关的非辐射陷阱可以接 受，但是仅存在填隙掺杂剂是不利的，是由于它危机到器件的长期稳 定性，是由于在加热或电场的影响之下，填隙掺杂剂会迁移。根据本 发明的超掺杂的半导体材料避免或减轻了该问题，是由于基本上所有 的掺杂剂原子位于阴离子或阳离子位置上，没有填隙地位于晶格内。
图4A示出了已被超掺杂的半导体413的体区，由此形成了满足 界面403处金属接触401的欧姆结。根据本发明，金属401不需要任 何掺杂，是由于它已与413形成了优良的欧姆接触，不需要再被加热。 通过标准的半导体工业设备，例如用于汽相淀积、汽相外延、或分子 束外延的机器淀积半导体材料413，只要过量的阴离子用于超掺杂根 据本发明的材料。可以以多种方式淀积接触材料401(优选金属)，包 括常规的MBE生长、溅射、镀覆、蒸发或多种汽相或液相方法。在 一些情况中，有利的是除去超掺杂的半导体层413顶部上的任何表面 氧化物以防止氧化物造成的接触电阻增加。通过多种技术可以除去氧 化物，包括等离子体清洁或金属淀积之前的化学蚀刻。
与图3C相比，图4A的方案相当简单、变化少并且对工艺技术 (wizardry)的依赖性小。虽然界面403可以分子地(molecularly)平 坦或任意粗糙，但是在任何一种情况中不需要由合金再结晶。
界面403的平坦度可以利用为镜面(如图4B所示)。在一个实施 例中，反射率403可以适宜地高，在一侧上产生的光420将作为421 反射回到相同侧。(相当于，使金属侧上产生的光留在金属侧上。)在 另一实施例中，在423处使用的光学镜面材料425(例如布拉格反射 器或金属镜面)，可选地跨接在材料413的第二界面上或低于其它材 料422，以便在403和423之间形成谐振腔。材料可以选择得允许光 透过和/或逸出顶部、顶部和底部、或两者都不透过，这取决于镜面404 和424的相对和绝对反射率。404概括地勾划了一个镜面，其中403 为最内面，类似地424概括(generalize)为具有最内面423的一个镜 面。对于反射器、镜面、共振腔、和其它器件、使能激光、RCLED、 以及其它光电器件，这种部分或全反射面404和424很有用。在一些 情况中，对于层401，在它与层413的界面包含一个半导体层很有利。 如果所述半导体层的介质性质可以与金属的反射性质匹配，那么反射 的镜面随介质和金属反射器的类似布拉格组合增加而增加。
现在参考图4C。根据本发明使用超掺杂的材料允许采用表面钝 化技术，作为在裸露的半导体表面减少有效的表面复合速度的手段。 现已公知由于在GaAs表面自然发生的高密度的中带隙状态，裸露的 GaAs表面显示出很高的表面复合速度，因此在该表面的少数载流子 损耗高：在其它的电和光电器件之中，在性能降低的太阳能电池、光检 测器以及双极晶体管中观察到损耗。现已开发了多种措施以降低该表 面复合速度的影响，例如用AlGaAs的异质结帽盖表面已提供钝化。 AlGaAs的带隙宽于GaAs的，所以作为少数载流子电流流动的势垒， 防止较低带隙GaAs中的大多数少数载流子穿过AlGaAs到达露出的 表面。
超掺杂材料允许使用备选的优良的表面钝化技术以降低有效的表 面复合速率。现已公知掺杂剂密度的变化可以在材料中产生内部电 场，这种电场可以迫使载流子远离重掺杂区进入较轻掺杂区。例如， 具有带隙202的半导体的常规掺杂的p型区216位于具有带隙201的 超掺杂p型区215下面。超掺杂区215的表面205显示出牵制费米能 级210的表面态的高密度。由区域215和216之间的掺杂差异产生的 掺杂差221导致在导带211中有效地限制了少数电子的内部电场。对 于超掺杂可以实现的极高掺杂级别，表面态变得饱和，降低了费米能 级牵制205的量，进一步降低了表面复合速度。而且，超掺杂能够实 现强退化的掺杂的材料215，由此费米能级210进入价带212内，产 生有效的带隙变宽效应。本领域中的普通技术人员容易意识到当在n 型半导体材料中使用超掺杂时可以获得类似的表面钝化效应。最够强 的电场可以限制来自轻掺杂区域的少数载流子，由此返回到轻掺杂的 区域之前，它们仅穿过限定有效的距离进入更重掺杂的帽盖层。也就 是，电场可以用做表面钝化圈(corral)。不幸的是，在较高的掺杂密 度，该技术存在问题，是由于带隙收缩降低了掺杂梯度的有效性，消 除了大部分益处。
Harmon等人在Appl.Phys.Lett.，64，502(1994)的现有技术著作显 示将半导体掺杂到足够高的掺杂密度由于简并(degeneracy)效应导致有 效带隙变宽。然而，具有掺杂梯度的现有技术材料作为表面钝化层不 如超掺杂材料有效，是由于现有技术材料中少数载流子的寿命减少导 致附加的复合分量，其抵消了掺杂梯度的大部分益处。
相反，使用超掺杂材料可以改善要获得的折衷，是由于大于3× 1019cm-3的Be掺杂剂密度使有效的带隙变宽，其抵消了带隙收缩，增 加了从表面排斥少数载流子的电场数量级。此外，在露出表面很高掺 杂材料会饱和或几乎饱和表面态，降低了自身的表面带弯曲，并降低 了少数载流子的有效表面复合速度。
现在参考图5A-B，图5A-B示出了使用超掺杂降低了双极晶体管 中的器件体电阻。由于导电率首先与掺杂浓度成线性并且仅轻微取决 于迁移率(易于随掺杂级别增加而降低，但是对于掺杂增加104倍 (fold)，通常仅降低3到4个因数)，超掺杂允许器件形成低体电阻。 当如晶体管的基区的有缘器件的薄层需要访问时，低体电阻很重要。
图5A示出了根据本发明的双极晶体管的概念性截面图。由于考 虑到计算机辅助设计(CAD)布局图形的串联电感和局限，未示出的 尺寸(即，伸入到纸面内的)通常为矩形或圆形。发射极区514具有 上表面510、下表面520以及侧壁512。金属接触506连接到横跨界 面511的发射极区514，通常但不必在510。发射极区的横向长度为515 画出的尺寸。所称的宽度或延伸(在文献中表示为WE)由517表示。 基极区524具有宽度527(在文献中表示为WB)和横向长度525。基 区的上表面与520处的发射极区的下表面形成了界面，金属接触516 穿过界面521连接到524，以及521通常与502共平面。(应该注意可 以在512、周边以及520没有提供界面的非本征基区522。)集电极区 534具有宽度537。集电极区的上表面穿过界面530与基区的下表面 形成了界面。金属接触526穿过界面531连接到集电极534。界面531 通常与界面530同平面。集电极的下表面表示为540。金属接触506、 516和526将常规地电和机械地连接到其它的布线和电路，例如传输 线。这种线可覆盖一部分晶体管的以上提到的元件，并通过介质或空 气桥隔开，以便缩短路径长度或优化电特性。
和现有技术相比，超掺杂能够实现具有良好性能的异质结双极晶 体管(HBT)和双极晶体管(BJTs)。根据本发明，HBT优选包括由 超掺杂的半导体材料的薄区形成的基区524，例如超掺杂Be到5× 1019cm-3或更高浓度的GaAs。该超掺杂材料将具有较低的电阻率，进 而在基区上产生了较低的横向电阻率(通过图5B中的分布电阻525A 和525B模拟)。
与由现有技术材料形成的基区相比，由超掺杂的半导体材料形成 的基区提供了几个显著优点。由于超掺杂迫使大部分Be替代地占据 了Ga位置，因此抑制了由填隙的Be造成的快速扩散。这产生更稳固、 稳定的器件，其不会由于温度和电流应力造成退化。而且，由于超掺 杂提供了具有长寿命的很高质量材料，因此HBT增益较少有现有技 术器件中观察到的长期退化。
超掺杂晶体管的基区同样可以提高操作速度。如本领域中公知 的，晶体管的单位电流增益截频(文献中用fT表示)部分取决于少数 载流子(例如，n型基区中的电子或p型基区中的空穴)传输穿过宽 度527所需要的时间。一般来说，较高值的fT意味着晶体管更快。直 接增加fT值的一个方式是形成具有较薄基区宽度527的晶体管。然而， 沿527的横轴方向，例如沿525指示的方向525A，较薄的基区宽度527 具有更大的横向电阻。增加的横向电阻负面地影响了晶体管的单位功 率增益截频，fmax。
与采用现有技术掺杂得到的基区体电阻相比，使用超掺杂材料显 著降低了基区体电阻，导致基区中的横向电阻降低并允许WB制得更 薄同时fmax没有下降。在现有技术中这种折衷是不可行的。如前面讨 论的，现有技术的重掺杂形成了非辐射复合中心，其导致少数载流子 寿命显著下降。少数载流子寿命的这种缩短通过降低了增益、β以及 基区迁移因数α显著降低了HBT的性能。相反，由超掺杂材料形成基 区阻碍了(discourage)形成快速非辐射陷阱以及提供减小的横向基区 电阻以及能够利用较薄的基区宽度。与现有技术材料相比，采用超掺 杂的材料，fT或fmax由此增加到较高速度，而且该速度可以反向处理 (traded back)用于提高如下面将讨论的其它参数。
对于双极晶体管，现已公知通过由发射极区514到基区524的电 流IB可以控制由发射极区514到基区524的电流IC。由此，电流增益 通常由β＝IC/IB定义。提高β的直接方式是减少界面520和530之间的 基区524的宽度527。在基区使用超掺杂材料可以在β和fmax之间进行 较好的折衷，例如升高β同时不降低fmax。更概括地，使用超掺杂材料 允许在性能因子fT，fmax、特征尺寸、击穿电压、α和β之中进行更优 化的折衷。例如，所有六个因子可以一起提高，或者可以提高一个同 时不对其它的产生有害(deleterious)影响，或者可以劣化(deoptimized) 大多数同时优化其它的。例如，通过最小化基区的电阻、同时保持微 波性能可以优化数字电路的循环时间。同样，在满足特定的微波性能 目标，但是与仅由现有技术材料形成的类似优化的晶体管相比，具有 优异的数字性能的超掺杂材料中，可以实现晶体管结构。
提高晶体管结构性能的另一方法是使基区掺杂轮廓缓变 (grade)。在文献中现已公知通过降低与基区宽度527上位置成函数 关系的掺杂密度，发射极-基极结520附近最重掺杂，基极-集电极结530 附近的掺杂降低到较低的掺杂值，使基区掺杂缓变很有效地减少了基 区渡越时间。这种掺杂梯度产生了内部电场，使少数载流子加速远离 发射极-基区结520并朝向基极-集电极结530。同样公知的是由于重掺 杂造成的带隙收缩降低了缓变基区掺杂的有效性并降低了缓变基区晶 体管的性能。超掺杂能够改善要获得的折衷，是由于将如GaAs的半 导体掺杂到大于3×1019cm-3的掺杂密度导致由于简并效应造成有效带 隙变宽(参见Harmon等人在Appl.Phys.Lett.，63，536(1993))，造成基 区渡越时间进一步增强。因此，利用本发明将1×1020cm-3的基区掺杂 降低到1和5×1019cm-3之间的级别，例如与从约5×1019cm-3或更少 下降到1×1019cm-3或更少变化的现有技术缓变基区掺杂相比，可以得 到较好的基区渡越时间。此外，较高掺杂的本发明在发射极的边缘降 低了基区接触电阻，同时集电极边缘的掺杂降低提高了基区-集电极击 穿电压。本领域中已知，通过改变半导体合金的组分以使与基区-集电 极结处的带隙相比在基区-发射极结存在较宽的带隙，可以在基区内建 立准电场。这种合金组分缓变可以与超掺杂基区缓变组合使用以进一 步提高性能。
缓变基区掺杂的另一目的是从非本征基区522的表面扫掉少数载 流子，该区通常为主要的复合位置。在非本征基区的复合增加了IB， 同时没有响应增加IC，由此减少了电流增益β。超掺杂已几种方式降 低了非本征基区的复合损耗。第一，缓变的超掺杂基区产生了内部电 场(大于没有超掺杂可以产生的内部电场)，该内部电场从非本征基 区的表面扫掉电子并由此降低或消除了非本征基区表面的复合。第 二，如上面参考表面钝化技术介绍的，超掺杂可用于使非本征基区表 面的表面态饱和，降低了表面带弯曲和表面复合速度。
超掺杂同样能优化其它参数。对RF功率放大器的重点考虑包括 功率效率和第三级(third-order)互调(IM3)失真。研究人员已发现 通过降低集电极电流下降时间可以提高级E功率放大器的功率效率， 进而通过增加fT和fmax提高(参见，J.S.Yuan，SiGe，GaAs，和InPHeterojunction Bipolar Transistors，John Wiley，(1999))。其他人对IM3 的物理器件参数的效果进行了研究，发现IM3对发射极和它的接触 (CJE)之间的电容非常敏感，但是对正向时间(forward time)、基区 电阻以及电流增益不敏感(参见，S.A.Maas，B.L.Nelson，和D.L.Tait， “Intermodulation in heterojunction bipolar transistors.”IEEE Trans. Microwave Theory Tech.，MMM-40，442，(1992))。使用超掺杂材料使结 构具有较高的CJE，由此降低IM3，同时对其它重要的参数，特别是fT 和fmax的折衷不是很显著。另一组研究人员观察到在低(但不必最低) 值的Rb线性度最佳(参见，Vuolevi等人，The Effects of Source Impedance on the Linearity of BJT Common-Emitter amplifiers.ISCAS’2000)。例如 通过外部地添加电阻，超掺杂可以在Rb的优化中获得更大的宽度。因 此，在宽范围的频率和功率内，对于整个器件，超掺杂材料也提高了 线性度。例如，在基区上的减小压降降低了电流增益β对IC的依赖性， 在高电流级别这特别重要。在本领域中另一公知问题是自加热和与高 电流级别有关的其它效应的结果电流增益和截频降低(参见，J.J.Liou， Principles and Analysis of AlGaAs/GaAs Heterojunction Bipolar Transistors.Artech House，1996)。由超掺杂形成的器件显示出显著较 低的内部电阻，其降低了自加热及它的影响。
再参考图5B，示出了双极晶体管的放大等效电路模型。在图5B 中，界面511上的接触电阻和电容示意性地分别由电阻器511A和电 容器511B表示，对于界面512上的接触电阻521A和电容521B，以 及界面531上的接触电阻531A和电容531B类似。在发射极区宽度上 综合的体电阻显示分布为电阻器517A和517B。类似地，基区宽度上 综合的体电阻显示分布为电阻器527A和527B。发射极-基区结上的 体电容显示分布为电容器520A和520B。类似地，基区和集电极结上 的体电容显示分布为电容器521A和521B。沿基区的横向电阻显示为 电阻器525A和525B，而沿集电极区的横向电阻显示为电阻器535A 和535B。
提高晶体管和相关器件的工作频率的一种方式是在如上所述在基 区或类基区中使用超掺杂材料。另一方式是减少光刻定义的发射极横 向长度515。有几个因素使较窄的发射极比使用使用超掺杂更昂贵， 即使两者一起使用。第一，基区的等效分布的电路模型的RC性质表 明电流易于在低和高频率处拥向基区边缘。公知的AC电流拥挤 (crowding)效应解释了(至少部分)观察到的功率增益减少为频率 的函数。通常，通过光刻地降低发射极横向长度515已解决了该问题， 长度越精细越昂贵。超掺杂材料的有效性减小了基区中的横向电阻(例 如，电阻器525A，525B等)，而同时没有减少515，由此与目前可行 的相比，允许发射极可以使用更大横向长度具有更小DC和AC电流 拥挤，或者与具有相同横向长度的发射极相比产生更少的电流拥挤， 以及组合等。第二，仔细的高阶器件模型显示随较小的横向长度515 该fmax增加，由此晶体管的设计者通常使发射极的横向长度515小到 给定的(即，可供给的)光刻工艺允许的长度。这意味着横向长度515 通常已最小并且几乎不能折衷导电性。在发射极的横向长度515、横 向基极电阻525A和525B、以及同样与它们相关的参数之中，使用超 掺杂材料提高了折衷。虽然通过减小光刻定义的发射极宽度可以增加 工作频率，但是通过首先(或者仅)在基区折衷使用超掺杂材料以允 许更高的fmax同时不必降低光刻特征尺寸，可以提高更多的成本有效 性(cost-effectively)。
超掺杂材料同样可以降低用于516和524之间界面521上的接触 电阻521 A。所述接触电阻的减少能够降低发射极和集电极充电时间。 此外，超掺杂可以用于减少集电极和发射极的非本征电阻，而且分别 降低了发射极和集电极充电时间τE和τC。τE和τC减少同样导致较高的fT 和fmax操作。
本领域中的技术人员应该理解，超掺杂的应用不限于基区、欧姆 接触或者甚至晶体管。换句话说，超掺杂的材料可用于多种半导体器 件的任何区域。超掺杂材料降低了接触电阻、降低了体电阻、使非辐 射寿命更长、辐射载流子寿命更长或更短以及从结合以上对所基区的 介绍得到的其它优点。下面的讨论(不是并且没有打算穷举)示例地 将超掺杂应用到除同质结和异质结晶体管之外的设计及器件的制造。
现在参考图6A和6B，示出了根据本发明制造的双异质结发光二 极管。现有技术介绍了双异质结构发光二极管(DHLEDs)的功能。 少数载流子601从600接触的发射极区603注入到有源区602内。要 确保少数载流子注入主要在从区域603到区域602的方向，区域603 的带隙645通常比区域602的带隙646大几倍KBT。在半导体材料601 的有源区602中与少数载流子605复合，这些载流子601产生光子604。 光子能量近似等于有源区602的能量带隙646。较宽的带隙半导体647 的限制区607通常用做势垒以使少数载流子局限在有源区602中。少 数载流子复合的时间平均为在有源区602中使用的601中半导体材料 的少数载流子寿命609。
DHLED的带图显示在图6B中。导带边缘由611表示，价带边缘 由613表示，以及费米能级由615表示。发射极603可以分成厚度633 的耗尽区以及厚度631的中性接触层。有源层602具有厚度635，限 制区607具有厚度639，而背面接触615具有厚度639。金属接触619 与背面接触层615形成欧姆接触。
通常可以使用小信号模型DHLED可以有效调制的最大频率计算 为1/(2πτ)，其中τ为有源区中的少数载流子寿命609。众所周知，少数 载流子寿命包括辐射分量和非辐射分量。辐射分量近似反比于多数载 流子浓度，而非辐射分量可以与缺陷的密度有关(缺陷复合)，并且 反比于较高数量级的该浓度(俄歇复合)。因此，通过更重掺杂有源 区602，少数载流子寿命609被降低，并且调制带宽被增加。然而， 如上所述，随着掺杂级别的增加，常规的生长技术产生了过量的非辐 射陷阱。在高掺杂级别(使用现有技术)，这些非辐射陷阱通常支配 了少数载流子寿命并破坏了效率。
超掺杂避免了形成这种非辐射陷阱。参考图6A和6B，在DHLED 的有源区602中采用超掺杂通过降低了有源区中少数载流子辐射复合 寿命同时没有引入非辐射陷阱，将增加DHLED的上调制带宽限制。 如上所述，高速DHLED依赖于快速陷阱以淬火电致发光，牺牲了用 于速度的效率。另一方面，超掺杂的DHLED具有快辐射复合分量， 保持高速时的高光学效率。因此，在相同的操作频率下，超掺杂的 DHLED将比常规高掺杂高速的DHLED更亮。通过降低金属接触619 和超掺杂的p型半导体接触区615之间的接触电阻，并降低顶部接触 600和发射极603之间的接触电阻，超掺杂使DHLED受益。而且， 超掺杂层603和615降低了LED的扩展电阻，降低了易于将在所述器 件中的大部分电流限制到最接近接触的容量(volumes)，导致更均匀 的电流流过器件，因此产生更均匀的光输出。
超掺杂也用于提高辐射与非辐射复合的比例，由此可以增加不理 想的半导体材料的辐射效率。而在LED、激光器以及其它光电器件中 使用的许多高质量的半导体显示出良好的辐射效率、低掺杂级别(未 超掺杂)，某些材料由于存在高本底级别的非辐射缺陷，例如杂质、 点缺陷、位错、晶粒间界和表面态，显示出较差的辐射复合效率。这 种材料的例子包括具有高本底杂质级别的半导体、多晶半导体、例如 使用变质生长技术生长在晶格匹配衬底上具有高密度位错的半导体、 柔性(compliant)衬底、或不同外延层和衬底之间的柔性界面层、具 有高表面复合速度的薄半导体层。很难在这些材料中制备LED、激光 器以及其它光电器件。超掺杂可以用于显著提高这些材料中的辐射与 非辐射复合的比例，由此产生有用的光电器件。
概括以上表明超掺杂能使材料产生独立特定的(在限度内)辐射 寿命和非辐射寿命。现有技术的材料通常不能以这种方式产生短于例 如几百ps的辐射寿命。
现在参考图7，示出了根据本发明制成的异质结场效应晶体管 (HFET)。如上所述，与没有采用超掺杂的材料设计的等效的现有技 术HFET相比，超掺杂的HFET器件可以设计得工作更快、更凉爽 (cooler)和/或更低的导通电压。通过控制沿宽带隙半导体701和窄 带隙半导体702之间的异质结沟道的电流流动操作HFET。在导通 (On)条件中，HFET工作在累计方式，电流在源703和漏704接触 之间流动穿过超掺杂的n沟道705。当电压施加在栅接触704和源703 之间时，n沟道705耗尽并关断了源703和漏704之间流动的电流， HFET截止。
根据本发明，在沟道705中使用超掺杂材料降低了沟道rds的导 通电阻，由此增加了跨导gm、单位增益频率fT以及类似地fmax。此外， 在源703和漏704处的接触电阻降低使输出电阻降低，可以实现较高 的增益和频率响应。
尽管降低IR损耗很重要，但是工程师们已发现了改进它们的其 它方式。本发明重新开始优化这些折衷。首先，穿过晶体管的源和漏 之间的驱动电流等于电导率乘以电势降低，因此几乎直接正比于掺 杂。理想的场效应晶体管调制电流从源穿过栅极下面的沟道流向漏， 同时保持其它位置的电阻尽可能地低。由于超掺杂材料使得更接近理 想的晶体管，因此较高的载流子浓度受到限制。由低掺杂造成的晶体 管的不良优化的有限电阻仅允许较低的非本征增益。如果考虑源接 地，为了记号(notational)方便，现有技术仅允许晶体管的本征部分 (例如，栅极下面的结)上较低的电势降，所以现有技术的晶体管增 益同量地(commensurately)小于根据本发明的晶体管中的增益。
现在参考图8A，画出了示例性的高电子迁移率晶体管(HEMT)。 超掺杂使场效应晶体管获得了显著的性能提高，例如调制掺杂的场效 应晶体管(MODFET)，也称做HEMT。通常的MODFET结构包括衬 底801上的一系列半导体层。常见的衬底材料包括Si晶片、GaAs、InP以及从半导体供应源可以得到的其它材料、突出的半绝缘GaAs。如 果为了进一步生长需要确保清洁、近似单晶模板(template)，那么厚 度为853的可选缓冲层803(例如晶体GaAs)有利地位于衬底801的 顶部。在一些设计中，所有的半导体层都晶格匹配缓冲层803。如果 存在，厚度为855的第一可选间隔层805位于803上。典型的间隔层 的材料为AlxGa1-xAs，x为25-35％范围内的常数，但是也可以是为层 厚度函数的变化的Al的摩尔分数。如果使用晶片接合，那么层803、 805、807、809、811、813、817、819和821可以生长在不同的衬底 上并借助接合工艺传递到衬底801，使这些层的晶格常数与衬底的无 关。另一备选包括层803的变质生长，由此换变的生长技术使层803 的晶格常数逐渐与衬底801的晶格常数不同直到与间隔层805相容的 晶格常数，同时没有将显著的晶体缺陷引入到间隔层805内。第三备 选是使用如外延横向过生长(ELO)的技术以生长高质量的外延层， 由此不需要与衬底801的晶格匹配。第四备选是使用超衬底 (superstrate)技术，通常通过引入能够提供与衬底有良好粘附性的一 些柔性界面层，同时提供与超衬底匹配的良好晶格模板，由此高质量 的化合物半导体层生长在晶格不匹配的衬底上。例如，这种超衬底技 术可以使高质量的GaAs生长在硅衬底上，获得很大面积的超衬底， 并有助于与硅电路的单片集成。
可选的第一掺杂层807具有厚度857，可以与使用三角(delta) 掺杂的器件中的单层半导体一样薄。厚度为859的第二可选的间隔层 809位于807上。厚度861的沟道区811位于809上。为了使沟道内 载流子的散射造成的电阻最小，形成沟道区的材料通常未掺杂并具有 高载流子迁移率。如果沟道材料同样具有假(pseudomorphic)组分， 那么器件以较好的性能工作，其中引入到沟道晶体内的应变造成有利 的带偏移和迁移率增强。厚度863的第三可选间隔层813将沟道与厚 度865的可选第二掺杂层隔开，厚度865与三角掺杂器件中的单层一 样薄。厚度867的栅极层817位于掺杂层的顶部。厚度869的接触层 819位于栅极层817的顶部。
各MODFET设计可以有其它层，但是这些层的细节—包括它们 的存在度、缺度、或排序—对于理解本发明如何改进了MODFET的 设计或制造不是很关键。基本上，所有的MODFET设计包括沟道811， 至少一个掺杂层815(或807)以及一个栅极层817。在一些材料性质 中每层通常与其它层不同，例如带隙、掺杂、电子亲合力、晶格常数、 或这些参数的一些组合。在每一层内，这些参数可以与器件内的位置 成函数变化。
在MODFET的一个示例性变化中，沟道811由显示出与周围的 半导体相比具有应变的晶格的假半导体区。包括假区的MODFET通 常称做假高电子迁移率晶体管(pHEMT)。
通过蚀刻掉接触层819并进入到栅极层817内制造MODFET。 栅极823淀积在栅极层的顶部。接触821和822淀积在接触层819上， 并通过使接触层819、栅极层817、掺杂层815以及隔离层813合金 化常规地合金化制成到沟道811的低阻欧姆接触。在标准的场效应晶 体管技术中，一个接触821称做源，另一个接触822称做漏。施加到 栅极的电压用于调制沟道的电导率，从而调制了MODFET的输出特 性。沟道中的电流正比于电子迁移率、载流子密度、以及施加在源821 和漏822接触上的电场的产物。载流子密度可以平衡邻近的掺杂区815 和807的一些部分，这意味着如果沟道811具有100nm的厚度861， 那么相邻区域815和807超掺杂到1020cm-3的p型掺杂剂，沟道将加 载有达到10+15cm-2的载流子。MODFET器件设计有利地使用可选的 间隔层809和813以将层807和815与沟道811分开，以便减少来自 限制到层807和815的掺杂剂在沟道中自由载流子散射。MODFET能 够同时获得高载流子浓度和高载流子迁移率，因此有利高性能的晶体 管特性。
现在参考图8B，一个示例性的MODFET设计通过利用了接触层 819中的低电阻提高了性能。一个为源821和漏822接触制备很低接 触电阻的革新技术包括蚀刻穿过栅极层817、掺杂层815以及隔离层 813，从而直接接触要获得的沟道区，同时没有层813、815、817和819 产生的附加电阻。使用本发明的超掺杂技术重新生长源和漏接触区。 除了源区890和漏区891，图8B中的层与图8A中的相同，这两个区 都已重新生长并且都为厚度895。在这些区中使用超掺杂以重新生长 重掺杂的材料可以获得极低电阻的源和漏接触。而且，超掺杂技术期 间中等的衬底温度使器件有源区的损伤更小，得到优异的性能。
超掺杂实现的MODFET的第二例增加了掺杂层807和815中的 掺杂密度。根据层807、809、811、813、815和817的材料性质，包 括带隙和电子亲合力，在沟道中获得了较高的电荷密度。一般来说， 所有这些层(除了811)具有比沟道811更宽的带隙和更低的电子亲 合力。层813和811之间的导带偏移以及层809和811之间的偏移形 成了量子阱，其捕获了由掺杂层815和807产生的自由电子。对于阱 相当深以捕获比常规的掺杂材料可以提供的电荷更多的器件，超掺杂 材料能够使更高密度的电子转移到阱，导致n沟道MODFET性能显 著提高。而且，超掺杂技术在退火和升温操作期间同样产生了优异的 晶体质量和较低的掺杂剂扩散，使器件性能提高。
共性的是，对于当与沟道811相比时，层807、809、811、813、 815和817具有更宽的带隙和更高的电子亲合力的p型掺杂，可以获 得类似的结果。层813和811之间的价带偏移，以及层809和811之 间的偏移形成了捕获通过掺杂层815和807产生的自由空穴的量子 阱。对于阱足够深以捕获比目前材料可以产生电荷的更多的器件，超 掺杂能使更大密度的空穴传送到阱，对于p沟道MODFET器件类似 地显著提高性能。一般来说，p沟道MODFET和n沟道MODFET可 以有利地组合在互补晶体管电路以获得改善的电路性能和提高效率。
由于几个敏感(subtle)因素一起作用，本发明允许在特定的环 境下某些FET设计得用于较高频率操作。由本发明提供的掺杂浓度增 加使材料的2D电子气的薄层(sheet)载流子浓度ns增加。更高的ns降 低了库仑(Coulombic)散射，由此增加了载流子迁移率。跨导gm也 随ns增加，所以fT也增加，因此近似正比于gm/Cgs，其中Cgs是栅极 源电容。实际上，最大可得到的增益随fT增加而增加，可以采用更高 的ns以在任何给定的频率获取更高的电流增益。本领域中的普通技术 人员应该知道Cgs随掺杂浓度增加，但是通过设计折衷可以固定常数 以保持给定的夹断电压(例如，通过使AlGaAs层变薄)。与降低了寄 生的源和漏电阻以及其它优点一起，这些改进的参数可以多个一起利 用或者组合以实现设计、构成和/或使用优异的电子器件、电路和它们 的系统。
超掺杂的HEMT对于逻辑应用特别有利。由于需要保持特定的 夹断电压，因此超掺杂通常产生了高gm、高Cgs器件。这种器件对寄 生互连电容不敏感，由此可以工作得更快。此外，超掺杂允许更短的 栅极长度，同时没有折衷夹断电压，由此允许更高的工作速度。
本领域中的普通技术人员应该理解，可以进行显著的努力以提供 比本公开中的工艺制程更多的内容，希望有助于完整的理解本发明的 全部范围以及超掺杂的大量应用，本发明人尝试详细地介绍基础的物 理原理。然而读者应该理解超掺杂是一种新技术，存在本发明人的理 论可能不是100％正确的可能性。重要的是对如何或为什么本发明不 能确定的专利的有效度理解的误差或偏差。参见Newman v.Quigg，720 F 2d 1565，1570(Fed.Cir.1983)(“[I]t is axiomatic that an invertor need not comprehend the scientific principles on which the practical effectiveness of his invention rest.”)
而且，应该注意申请人打算通过35U.S.C.§120等允许的寻找和最 终接收要求本发明的所有方案、特点及应用。因此，不应推断申请人 会放弃或打算放弃在本申请中公开但是目前没有要求的任何可能获取 专利的主题。为此，潜在侵权应知道本发明人具有一个或多个待审的 其它申请，其它的申请可以含有类似、不同、更窄或更宽的权利要求， 并且这些其它申请的一个或多个指定在授权之前不公开。
相关申请的交叉参考
本申请要求U.S.临时专利申请60/341,051(申请日2001年10月 22日)和60/350,503(申请日2002年11月22日)的优先权，这两 者这里作为参考引入。