半导体器件及其制造方法
专利汇可以提供半导体器件及其制造方法专利检索，专利查询，专利分析的服务。并且本 发明 披露了一种能够防止对沟槽中热 氧 化层的损伤的 半导体 器件及其制造方法。该器件包括：在半导体衬底的场区中的沟槽；在沟槽外部的半导体衬底的表面上的 衬垫 氧化层；在沟槽的 侧壁 上的热氧化层； 覆盖 热氧化层的氮化层；填充沟槽的绝缘层；以及覆盖沟槽外部的热氧化层的隔离件。，下面是半导体器件及其制造方法专利的具体信息内容。
1.一种半导体器件，包括：
沟槽，在半导体衬底的隔离区中，所述沟槽具有预定的 深度；
衬垫氧化层，在所述沟槽外部的所述半导体衬底上；
热氧化层，在所述沟槽的内侧壁上；
氮化层，在所述沟槽内覆盖所述热氧化层；
隔离层，填充所述沟槽；以及
隔离件，覆盖所述热氧化层的最上表面。
2.根据权利要求1所述的器件，其中，所述隔离件包括：
钝化层，与所述氮化层的最上表面接触。
3.根据权利要求2所述的器件，其中，所述钝化层包含氮化硅。
4.根据权利要求1所述的器件，其中，所述隔离层包含高密度等 离子氧化物。
5.根据权利要求1所述的器件，其中，所述衬垫氧化层与所述热 氧化层的侧表面相接触。
6.根据权利要求5所述的器件，其中，所述衬垫氧化层在所述隔 离件下方。
7.根据权利要求6所述的器件，其中，所述衬垫氧化层具有与隔 离件边缘排成直线的侧壁。
8.一种制造半导体器件的方法，包括：
在半导体衬底的整个表面上方形成衬垫氧化层；
去除在所述半导体器件的隔离区中的一部分所述衬垫氧 化层和一部分所述半导体衬底以在所述半导体衬底中形成具 有预定深度的沟槽；
在所述沟槽的内侧壁上形成热氧化层；
用氮化层覆盖所述沟槽中的所述热氧化层；
用隔离层填充所述沟槽；
通过化学机械抛光去除一部分所述隔离层以暴露所述氮 化层；
去除所述衬垫氧化层上方的所述氮化层；
在所述衬底的整个表面上方形成钝化层；以及
蚀刻所述钝化层以形成覆盖所述沟槽外部的所述热氧化 层的隔离件。
9.根据权利要求8所述的方法，其中，所述钝化层包含氮化硅。
10.根据权利要求8所述的方法，其中，去除所述氮化层包括湿蚀 刻。
11.根据权利要求8所述的方法，其中，去除所述氮化层包括干蚀 刻。
12.根据权利要求8所述的方法，其中，蚀刻所述钝化层包括干蚀 刻。
13.根据权利要求8所述的方法，其中，所述隔离件包括：
钝化层，在所述半导体衬底上方，与所述热氧化层的侧表 面接触。
14.根据权利要求13所述的方法，其中，所述钝化层包括氮化硅。
15.根据权利要求8所述的方法，更进一步包括，去除在去除所述 氮化层之后被暴露的所述衬垫氧化层，在所述隔离件之下留下 一部分所述衬垫氧化层。
16.根据权利要求8所述的方法，其中，形成所述热氧化层包括使 所述沟槽的表面遭受牺牲氧化工艺。
17.根据权利要求8所述的方法，其中，形成所述热氧化层包括热 氧化所述沟槽的所述侧壁表面。
18.根据权利要求8所述方法，更进一步包括：
在用所述隔离层填充所述沟槽之后对所述半导体衬底实 施退火。
19.根据权利要求8所述方法，其中，在用所述隔离层填充所述沟 槽之前，所述氮化层覆盖包括所述衬垫氧化层的所述半导体衬 底的整个表面。
20.根据权利要求8所述的方法，其中，去除所述隔离层的所述部 分暴露了在所述沟槽外部的所述氮化层。
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种能够防止对 热氧化层的损害的半导体器件及其制造方法。
背景技术
一种用于形成场氧化层(field oxide layer)的工艺包括硅的局 部氧化(LOCOS)工艺，硅的局部氧化工艺包括：在半导体衬底上 形成衬垫氧化层(pad oxide layer)和氮化层，通过掩膜工艺来蚀刻 氮化层，以及在将要形成隔离氧化层的被蚀刻的区域上形成场氧化 层(在下文中，指的是隔离氧化层)。此外，也可以在LOCOS工艺 中通过在隔离氧化层和氮化层之间形成起缓冲层作用的多晶硅层 来使用用于生长氧化层的多晶硅缓冲LOCOS(poly buffered LOCOS)(PBL)工艺。
最近，用来在半导体衬底上形成隔离区的浅沟槽隔离(STI) 工艺已经被利用。STI工艺包括：在半导体衬底中形成具有预定深 度的沟槽，在沟槽上方沉积氧化层，以及利用化学机械抛光工艺蚀 刻多余区域中的氧化层。本公开内容涉及了利用STI工艺来形成隔 离氧化层的新工艺。
用于形成隔离氧化层的传统方法顺序地包括：在半导体衬底上 层压衬垫氧化层，在衬垫氧化层的上方涂覆保护上层和下层的氮化 层、以及在将要形成沟槽的地方通过掩蔽(masking)和蚀刻氮化层 形成沟槽。
图1是示出了形成有浅沟槽隔离(STI)层的传统半导体器件 的视图。
参照图1，在半导体衬底的沟槽5内部形成隔离层4。在那之 前，在沟槽5的内壁上形成热氧化层2。进一步地，在隔离层4形 成之前，在热氧化层2上形成衬垫氮化层(liner nitride layer)3。
图1示出了去除衬垫氮化层(pad nitride layer)和衬垫氧化层 之后的视图。通常利用湿蚀刻去除衬垫氧化层。
在蚀刻过程中，可能会出现暴露在沟槽5外部的热氧化层2可 能会与衬垫氧化层一起被蚀刻的问题。在这种情况下，通过去除热 氧化层2和/或隔离层4可能在热氧化层2的上部边缘和/或隔离层4 的最上部分中形成边沟(divot)(区域，热氧化层2和/或隔离层4 在该区域上所开的沟槽可能比半导体衬底1在半导体衬底1和隔离 层4接触处的顶部所开的沟槽更深)。因此，由衬垫氧化层蚀刻过 程引起的损伤可能会增加。
这样的边沟可能会在半导体器件的特性中引起缺陷。而且，当 在随后的金属化过程(metallization process)中产生未对准 (misalignment)时，可能会被直接蚀刻隔离层4，导致在半导体衬 底1和器件的源和/或漏电极之间形成可能的接触，因此，在器件中 引起了缺陷。
发明内容
本发明的目的在于提供一种具有能够保护热氧化层的隔离件 (spacer)的半导体器件以及制造该器件方法。
本发明的其他优点、目的和特征一部分将在下文中部分阐述， 一部分对于本领域的普通技术人员而言通过下文的实验将变得显 而易见或者可以从本发明的实践中获得。通过所写的说明书及其权 利要求以及附图中特别指出的结构和/或方法，可以了解和获知本发 明的这些目的和其他优点。
为了实现这些目的和其他的优点以及根据本发明的目的，如在 本文中所体现和广泛地描述的，半导体器件可包括：在半导体衬底 的场区(field region)中具有预定深度的沟槽；沟槽外部的半导体 衬底表面上的衬垫氧化层；沟槽内侧壁上的热氧化层；沟槽内覆盖 热氧化层的氮化层；填充沟槽的绝缘层(insulating layer)；以及覆 盖热氧化层最上表面的隔离件。在一些实施例中，场区用于浅沟槽 隔离(STI)结构，该结构可包括：热氧化层、氮化层以及绝缘层。 并且，由隔离件覆盖的热氧化层(或者它的最上表面)可以在沟槽 的外面。
在本发明的另外一个方面中，制造半导体器件的方法可以包 括：在半导体衬底的整个表面上方形成衬垫氧化层；在半导体器件 的场区或隔离区中去除一部分衬垫氧化层和半导体衬底以形成具 有预定深度的沟槽；在沟槽的内侧壁上形成热氧化层；在沟槽内部 形成覆盖热氧化层的氮化层；用隔离层填充沟槽；通过化学机械抛 光去除沟槽外部的隔离层以暴露氮化层；去除衬垫氧化层上方的氮 化层；在衬底的整个表面上方形成钝化层(passivation layer)；以及 蚀刻该钝化层以形成覆盖热氧化层最上表面的隔离件。在一些实施 例中，氮化层最初覆盖了半导体衬底的整个表面，包括衬垫氧化层。
可以理解的是，本发明的上述总体描述和以下的具体描述都是 示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解 释。
制造根据本发明的半导体器件的方法具有以下效果。第一，隔 离件可以保护和/或防止对形成于半导体衬底上的热氧化层的损害。 第二，在图样化衬垫氧化层之后，可以直接形成沟槽，而不需利用 衬垫氮化层，因此，增加了用于形成沟槽的光刻和蚀刻工艺的工艺 余量(process margins)。
附图说明
图1是示出了形成有浅沟槽隔离层的传统半导体器件的视图； 以及
图2A到图2H是示出了在根据本发明第一个实施例用于制造 半导体器件的方法中形成的结构的截面图。
图3A到图3C是示出了在根据本发明第二个实施例用于制造 半导体器件的方法中形成的结构的截面图。
具体实施方式
图2A到图2H是示出了在根据本发明实施例用于制造半导体 器件的方法中形成的结构的截面图。
首先，如图2A中所示，在半导体衬底100的整个表面上方形 成衬垫氧化层200。半导体衬底100可包括硅(例如，单晶硅)，而 衬垫氧化层200可通过热氧化(例如，通过湿热氧化或干热氧化) 硅衬底形成。可选地，可通过沉积二氧化硅基(silicon dioxide-based) 材料(例如，通过从硅源(silicon source)诸如正硅酸乙酯[TEOS] 或硅烷(silane)以及氧源(oxygen source)如分子氧(dioxygen) 和/或臭氧(ozone)中化学气相沉积二氧化硅)形成衬垫氧化层200。 衬垫氧化层200可以具有100埃到200埃的厚度。
其次，如图2B所示，在衬垫氧化层200的上方涂覆光刻胶。 然后，使用曝光掩膜来实施曝光(exposure)和显影(development) 工艺，这个过程限定了用于形成沟槽300的区域。沟槽将会成为隔 离区。结果，形成了用于暴露隔离区上的衬垫氧化层的光刻胶图样 (未示出)。
衬垫氧化层200未被保护的部分受到各向异性蚀刻，诸如利用 光刻胶图样作为掩膜的干蚀刻，以去除衬垫氧化层200并暴露半导 体衬底100。这将会限定或确定隔离区和有源区。
其后，未受光刻胶图样或衬垫氧化层200保护的隔离区(也就 是暴露的半导体衬底100)被蚀刻到预定的深度以形成沟槽300。 此时，可通过各向异性蚀刻诸如反应性离子蚀刻(reactive ion etching)(RIE)或等离子蚀刻(plasma etching)来形成沟槽300。 在相应于沟槽300顶部拐角的隔离区上的衬底部分具有非常陡的倾 斜。
其后，通过氧气灰化(O2灰化)或类似的工艺去除光刻胶图样。 然后，半导体衬底100遭受清洗工艺以去除杂质。
如图2C所示，实施牺牲氧化工艺(sacrificial oxidation process) 来处理由蚀刻造成的在沟槽300表面中的受损部分。在牺牲氧化工 艺中，热氧化层400在沟槽300的内壁上生长成150埃到200埃的 厚度，然后，通过湿蚀刻去除该氧化层。牺牲氧化过程还可以在沟 槽300的最上拐角处提供期望的磨圆(rounding)。随后，再次实施 氧化工艺以在沟槽300的内壁上生长厚度为大约150埃到200埃的 热氧化层400。
如图2D所示，在包括热氧化层400的衬底100的整个表面上 方形成氮化层600。此时，可以在沟槽300内部的热氧化层400的 表面和衬垫氧化层200的整个表面上方形成该氮化层600。可以从 硅源诸如硅烷(SiH4)或四(二甲氨基)硅烷 (tetrakis(dimethylamino)silane)以及氮源(nitrogen source)诸如分 子氮(dinitrogen)和/或氨(ammonia)中通过化学气相沉积形成该 氮化层600。氮化层600可以具有，例如，100埃到1500埃(或者 是其中的任一范围值，诸如500埃到1000埃)的厚度。
其后，在衬垫氮化层600上以及在沟槽300内涂覆或者均厚沉 积绝缘层以充分填充沟槽，从而形成了隔离层500。此时，可通过 氧化硅(例如，SiO2)的高密度等离子化学气相沉积(HDP-CVD) 形成绝缘层。由于沉积特性，在沟槽300的顶部拐角区域沉积的 HDP氧化物的密度低于其他区域。为了增加隔离层500的密度，可 对半导体衬底100实施退火(annealing)(例如，在足以使所沉积的 氧化硅密实的温度下，如在600℃到1000℃的温度下进行加热)。
如图2E所示，对隔离层500进行平坦化(planarization)，以便 隔离层500只残留在沟槽300的内部，并同时暴露衬垫氮化层600 的表面。此时，可通过化学机械抛光(CMP)来实施平坦化。
如图2F所示，例如，通过光刻法和蚀刻(例如，氮化硅优先 于二氧化硅被去除的选择性蚀刻工艺)来去除在隔离区外部的氮化 层600。此时，可通过湿蚀刻(例如，使用磷酸水溶液(aqueous phosphoric acid)，该磷酸水溶液在使用之前可以被加热到大约90℃ 的温度)实施蚀刻工艺。可选地，如图3A所示，可通过隔离区的 光刻掩蔽(photolithographic masking)(未示出)和干蚀刻(例如， 等离子蚀刻或反应性离子蚀刻，其去除氮化硅优先于二氧化硅)去 除隔离区外部的氮化层600。优选地，少量的被蚀刻的氮化层601 保留在衬垫氧化层200的上方。
如图2G所示，在半导体衬底100的整个表面上方形成钝化层 (passivation layer)700。钝化层700可以包含氮化硅(SiNx)或另 外的物质，这种物质对在用于湿或干蚀刻二氧化硅的一组或多组常 规系列条件下的蚀刻具有选择性地抵抗。用于沉积与钝化层700基 本一致的钝化层702的相似工艺在图3B中示出。可通过本文中描 述的任一共形沉积(conformal)和/或毯式沉积(blanket deposition) 技术(例如，化学气相沉积)来沉积钝化层700、702。
如图2H所示，通过蚀刻工艺来图样化钝化层700和氮化层600 以在暴露于沟槽300外部的热氧化层400的上方形成隔离件701。 在一个实施例中，隔离件701可以通过各向异性蚀刻形成。当这种 技术被应用于图3B的氮化层702时，就形成了如图3C所示的隔离 件703。在另外一个实施例中，通过光刻掩蔽和干蚀刻可以形成图 2H中的隔离件701。
在隔离件701/703形成之后，可蚀刻衬垫氧化层200的暴露部 分以在隔离件701/703下面留下一部分衬垫氧化层201(图2H)或 202(图3C)。因此，热氧化保护隔离件800可包括在半导体衬底 100上方并与热氧化层400接触(例如，它的一个或多个侧表面) 的衬垫氧化层部分201/202，以及形成在衬垫氧化层部分201/202 上或上方(例如，与衬垫氧化层部分201/202的顶部或最上表面相 接触)的钝化层701/703。
可以通过光刻掩蔽(用来保护隔离层500)和干蚀刻工艺来蚀 刻衬垫氧化层200，干蚀刻工艺有选择性地去除钝化层700/702的 材料上方的二氧化硅。当隔离层500被薄的钝化层部分覆盖(未示 出)时，该薄的钝化层部分可起到掩膜的作用以在蚀刻衬垫氧化层 200的时候，保护隔离层500免于受损。可选地，隔离层500可包 含掺杂的氧化物(例如，掺杂有硼和/或磷、氟等的二氧化硅)，并 且完全填充氮化层600中的间隙(见图2E)，在此情况下，相对于 去除隔离层500来说，蚀刻剂对去除衬垫氧化层200具有至少轻微 的选择性，该蚀刻剂可能会去除相对微量的隔离层500。
层201/202可包含衬垫氧化层200的一部分。同时，钝化层 701/703可包含氮化硅。
在不脱离本发明的精神和范围内可以对本发明作各种修改及 变形，这对于本领域的技术人员是显而易见的。因此，本发明旨在 涵盖在所附权利要求及其等同替换的范围内的本发明的修改和变 形。
本申请要求于2007年12月24日递交的第10-2007-0136562号 韩国专利申请的优先权，其全部内容结合于此作为参考。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 三维存储器件及其形成方法 | 2022-05-15 | 3 |
| 传感器基板、其制造方法和具有传感器基板的显示装置 | 2021-07-24 | 3 |
| 制造电润湿显示装置的方法 | 2022-01-18 | 0 |
| 反应器表面的选择性蚀刻 | 2020-10-02 | 0 |
| 一种通过传感器电路对生产线环境进行检测的智能组件 | 2022-05-25 | 4 |
| 改进的纳米压印方法 | 2022-06-05 | 4 |
| 多色调光掩模及其制造方法、以及图案转印方法 | 2020-08-25 | 2 |
| 用于硅表面的纹理化的方法和装置 | 2020-10-08 | 3 |
| 显示装置用Cu合金膜和显示装置 | 2021-04-11 | 4 |
| 发光二极管及其制造方法 | 2020-08-22 | 4 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
