技术领域
[0001] 本
发明涉及一种
薄膜晶体管
液晶显示器结构及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
[0002] 在平板显示技术中，由于
薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，简称TFT-LCD)具有功耗低、制造成本相对较低和无
辐射等特点，因此TFT-LCD在平板显示器市场中占据了主导地位。通常，TFT-LCD由阵列基板和彩膜基板对盒而形成。
[0003] 目前，
现有技术TFT-LCD阵列基板通常采用背
沟道腐蚀的底栅结构，主体结构包括一组
栅线和一组与栅线垂直的数据线，相邻的栅线和数据线定义了
像素区域，每个像素区域内形成有薄膜晶体管、像素
电极、公共电极线和挡光条。薄膜晶体管形成在栅线和数据线的交叉处，包括栅电极、栅绝缘层、有源层(
半导体层和掺杂半导体层)、源电极、漏电极、TFT沟道区域和
钝化层，其中
钝化层覆盖在上述各部分上，并在漏电极
位置开设钝化层过孔，像素电极通过钝化层过孔与漏电极连接，栅电极与栅线连接，源电极与数据线连接。与数据线平行的挡光条也位于像素区域内，并设置在数据线的两侧，用于降低对盒后像素区域的漏光，通常公共电极线的材料与栅线的材料相同，并在同一构图工艺中完成，公共电极线与像素电极一起形成存储电容。五次构图工艺是制作上述TFT-LCD阵列基板的典型工艺技术，五次构图工艺具体包括：形成栅线、栅电极和公共电极线图形；形成栅绝缘层以及有源层(半导体层和掺杂半导体层)图形；形成数据线、源电极、漏电极和TFT沟道图形；形成钝化层，并在漏电极位置形成钝化层过孔图形；形成像素电极，像 素电极通过钝化层过孔与漏电极连接。每一构图工艺都包括薄膜沉积、曝光和图案形成、
刻蚀等三个主要工艺。 [0004] 存储电容是TFT-LCD阵列基板非常重要的一个参数，其作用主要是使像素电极充电后保持
电压到下一次更新画面，因此存储电容的大小不仅影响像素的正常工作，而且对TFT-LCD的整个显示品质有重要的影响。实际使用表明，由于公共电极线横向形成在像素区域的中部，在一定程度上使TFT-LCD的
开口率较低，同时由于像素电极与公共电极线之间存在栅绝缘层和钝化层，因此像素电极与公共电极线间的垂直距离较大，存储电容较小。 发明内容
[0005] 本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效解决现有TFT-LCD阵列基板存在开口率低和存储电容小等技术
缺陷。
[0006] 为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括形成在基板上的栅线、数据线和公共电极线，所述栅线和数据线限定的像素区域内形成像素电极，并在交叉处形成薄膜晶体管，所述公共电极线与数据线平行，且位于所述数据线之下，所述公共电极线形成在基板上，公共电极线上形成有第一钝化层，所述第一钝化层上还形成有像素电极、薄膜晶体管的栅电极和连接栅线的连接电极，所述栅电极和连接电极为相互连接的一体结构，像素电极与公共电极线之间的距离为第一钝化层的厚度。
[0007] 所述公共电极线的一侧还形成有起遮光作用的凸出部，所述栅电极设置在所述凸出部的上方。
[0008] 形成在第一钝化层上的像素电极覆盖所述公共电极线，使所述像素电极与公共电极线的重叠区域构成存储电容。
[0009] 同层的栅电极、连接电极和像素电极上形成有覆盖整个基板的栅绝缘层，所述栅绝缘层上开设有用于使薄膜晶体管的漏电极与像素电极连接的第一
接触过孔和用于使栅线与连接电极连接的第二接触过孔。
[0010] 所述栅线与数据线同层，且间断地位于数据线的二侧，每侧的栅线通过第二接触过孔与连接电极连接。
[0011] 所述栅绝缘层上形成有构成有源层图形的半导体层和掺杂半导体层，所 述有源层图形位于所述栅电极的上方，薄膜晶体管的源电极的一端位于有源层上，另一端与数据线连接，薄膜晶体管的漏电极的一端位于有源层上，另一端通过第一接触过孔与像素电极连接，源电极和漏电极之间形成TFT沟道区域图形。
[0012] 所述有源层、源电极和漏电极在同一次构图工艺中完成，或所述有源层、源电极和漏电极在二次构图工艺中完成。
[0013] 所述公共电极线的宽度大于所述数据线的宽度，使所述公共电极线同时作为挡光条。进一步地，所述像素区域内还设置有至少一条挡光条，所述至少一条挡光条与公共电极线同层，并设置在公共电极线的一侧或二侧。
[0014] 为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括： [0015] 步骤1、在基板上沉积第一金属薄膜，通过构图工艺形成包括公共电极线的图形； [0016] 步骤2、在完成步骤1的基板上依次沉积第一钝化层和透明导电薄膜，通过构图工艺形成包括像素电极、栅电极和连接电极的图形，所述像素
电极形成在像素区域，所述栅电极和连接电极为相互连接的一体结构；
[0017] 步骤3、在完成步骤2的基板上依次沉积栅绝缘层、半导体层和掺杂半导体层，通过构图工艺形成包括有源层、第一接触过孔和第二接触过孔的图形，所述有源层形成在栅电极上方，所述第一接触过孔位于所述像素电极的边缘，所述第二接触过孔分别位于所述连接电极的边缘；
[0018] 步骤4、在完成步骤3的基板上沉积第二金属薄膜，通过构图工艺形成包括栅线、数据线、源电极和漏电极的图形，其中所述数据线与公共电极线平行且位于公共电极线之上，所述栅线间断地位于数据线的二侧，每侧的栅线通过第二接触过孔与连接电极连接，所述源电极的一端位于有源层上，另一端与数据线连接，所述漏电极的一端位于有源层上，另一端通过第一接触过孔与像素电极连接；
[0019] 步骤5、在完成步骤4的基板上沉积第二钝化层，通过构图工艺形成包括栅线
接口区域和数据线接口区域的图形；
[0020] 所述步骤2具体包括：
[0021] 步骤21、在完成步骤1的基板上采用
等离子体增强
化学气相沉积方法沉 积第一钝化层；
[0022] 步骤22、在完成步骤21的基板上采用溅射或热
蒸发的方法沉积透明导电薄膜； [0023] 步骤23、采用单
色调掩模板通过构图工艺对透明导电薄膜进行构图，在基板上形成包括像素电极、栅电极和连接电极的图形，所述像素电极形成在像素区域，所述栅电极和连接电极形成在公共电极线之上，且为相互连接的一体结构；像素电极与公共电极线之间的距离为第一钝化层的厚度。
[0024] 本发明提供了一种TFT-LCD阵列基板及其制造方法，通过将公共电极线置于数据线之下，一方面最大限度地减小了公共电极线占据像素区域的面积，增大了像素开口率，另一方面还可以起到遮光作用，即公共电极线既用于加载公共电压
信号，又充当挡光条。同时，当公共电极线与像素电极共同构成存储电容时，由于公共电极线与像素电极之间只存在一层第一钝化层，存储电容两极之间的距离大大缩小，增大了存储电容。此外，本发明栅线和数据线在同一次构图工艺中完成制作，栅线通过连接电极相连，连接电极与栅电极为一体结构，公共电极线的一侧还形成有凸出部，起遮光作用的凸出部位于栅电极的下方。 [0025]
附图说明
[0026] 图1为本发明TFT-LCD阵列基板的平面图；
[0027] 图2为图1中A-A向剖面图；
[0028] 图3为图1中B-B向剖面图；
[0029] 图4为图1中C-C向剖面图；
[0030] 图5为本发明TFT-LCD阵列基板第一次构图工艺后的平面图；
[0031] 图6为图5中D-D向剖面图；
[0032] 图7为本发明TFT-LCD阵列基板第二次构图工艺后的平面图；
[0033] 图8为图7中E-E向剖面图；
[0034] 图9为本发明TFT-LCD阵列基板第三次构图工艺后的平面图；
[0035] 图10为图9中F-F向剖面图；
[0036] 图11为本发明TFT-LCD阵列基板第四次构图工艺后的平面图；
[0037] 图12为图11中G-G向剖面图；
[0038] 图13～图17为本发明TFT-LCD阵列基板一种第三次构图工艺的示意图； [0039] 图18～图24为本发明TFT-LCD阵列基板另一种第三次构图工艺的示意图； [0040] 图25为本发明TFT-LCD阵列基板制造方法的
流程图；
[0041] 图26为本发明TFT-LCD阵列基板制造方法中形成有源层、第一接触过孔和第二接触过孔图形一种方法的流程图；
[0042] 图27为本发明TFT-LCD阵列基板制造方法中形成有源层、第一接触过孔和第二接触过孔图形另一种方法的流程图。
[0043] 附图标记说明：
[0044] 1—基板； 2—公共电极线； 3—挡光条；
[0045] 4—第一钝化层； 5—像素电极； 6—栅电极；
[0046] 7—连接电极； 8—栅绝缘层； 9—半导体层； [0047] 10—掺杂半导体层； 11—第一接触过孔； 12—第二接触过孔； [0048] 13—数据线； 14—栅线； 15—源电极；
[0049] 16—漏电极； 17—第二钝化层； 18—
光刻胶。
具体实施方式
[0050] 下面通过附图和
实施例，对本发明的技术方案做进一步的详细描述。 [0051] 图1为本发明TFT-LCD阵列基板的平面图，图2为图1中A-A向剖面图，图3为图1中B-B向剖面图，图4为图1中C-C向剖面图。如图1、图2、图3和图4所示，本发明TFT-LCD阵列基板的主体结构包括数据线13、栅线14、公共电极线2、像素电极5和薄膜晶体管，相互垂直的数据线13和栅线14定义了像素区域，薄膜晶体管和像素电极5形成在像素区域内，数据线13用于向像素电极5提供数据信号，栅线14用于向薄膜晶体管提供开启信号，公 共电极线2与像素电极5一起形成存储电容。具体地，数据线13与公共电极线2平行，且数据线13位于公共电极线2之上，栅线14与数据线13同层，且间断地位于数据线13的二侧，数据线13二侧的栅线14通过与像素电极5同层的连接电极7相互连接。进一步地，薄膜晶体管形成在数据线13和栅线14的交叉处，包括栅电极6、栅绝缘层8、半导体层9、掺杂半导体层10、源电极15、漏电极16和TFT沟道区域，其中栅电极6形成在公共电极线2上，与连接电极7为一体结构，栅电极6和连接电极7为透明导电薄膜材料且与像素电极5同层，栅电极6通过连接电极7与栅线14连接；栅绝缘层8形成在栅电极6和连接电极7上并覆盖整个基板1，栅绝缘层8上还开设有第一接触过孔11和第二接触过孔12，一个第一接触过孔11开设在像素电极5的边缘(靠近栅电极6一侧)，二个第二接触过孔
12分别开设在连接电极7二端边缘位置；有源层(半导体层9和掺杂半导体层10)形成在栅绝缘层8上并位于栅电极6的上方；源电极15的一端形成在有源层上，另一端与数据线
13连接，漏电极16的一端形成在有源层上，另一端通过第一接触过孔11与像素电极5连接，源电极15和漏电极16之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层(
欧姆接触层)10被完全刻蚀掉。在本发明上述技术方案中，公共电极线2的宽度大于数据线13的宽度，使公共电极线2既用于加载公共电压信号，又同时作为挡光条。公共电极线2的一侧还形成有凸出部，使栅电极6形成在公共电极线2的凸出部的上方，凸出部可以起到遮光作用，保证薄膜晶体管特性不受影响并正常工作。公共电极线2上形成有覆盖整个基板1的第一钝化层4，像素电极5形成在第一钝化层4上且覆盖部分公共电极线2，使像素电极5与公共电极线2的重叠区域构成存储电容，由于公共电极线2与像素电极5之间只存在一层第一钝化层4，因此像素电极5与公共电极线2之间的距离为第一钝化层4的厚度。此外，本发明技术方案可以包括挡光条3，挡光条3与公共电极线2同层设置，且与公共电极线2平行，用于进一步降低对盒后像素区域的漏光。实际应用中，每个像素 区域内挡光条的数量可以是一条或多条，可设置在公共电极线的一侧或二侧。
[0052] 图5～图12为本发明TFT-LCD阵列基板的制造示意图，下面以五次构图工艺为例，通过TFT-LCD阵列基板的制造工艺过程进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺。
[0053] 图5为本发明TFT-LCD阵列基板第一次构图工艺后的平面图，图6为图5中D-D向剖面图。采用
磁控溅射或热蒸发的方法，在基板1(如玻璃基板或
石英基板)上沉积一层厚度为1000 ～7000 的第一金属薄膜。第一金属薄膜可以使用钼、
铝、铬、钨、钽、
钛、
铜、铝镍
合金或钼钨合金等金属，也可以使用上述几种材料组成的多层金属薄膜结构。采用单色调掩模板(也称普通掩模板)通过第一次构图工艺对第一金属薄膜进行构图，在基板1的一定区域上形成公共电极线2，公共电极线2的一侧还形成有起遮光作用的凸出部，如图5和图6所示。在实际使用中，还可以同时形成用于遮挡漏光的挡光条3图形，挡光条3与公共电极线2平行，每个像素区域内挡光条的数量可以是一条或多条，可以设置在公共电极线的一侧或二侧。
[0054] 图7为本发明TFT-LCD阵列基板第二次构图工艺后的平面图，图8为图7中E-E向剖面图。在完成上述结构图形的基板上，首先采用
等离子体增强化学气相沉积(简称PECVD)方法沉积厚度为1000 ～6000 的第一钝化层4，然后采用溅射或热蒸发的方法沉积一层厚度为100 ～1000 的透明导电薄膜。第一钝化层4可以采用氮化
硅、
氧化硅或氮氧化硅等材料，透明导电薄膜可以采用氧化铟
锡、氧化铟锌或氧化铝锌等材料。采用单色调掩模板通过第二次构图工艺对透明导电薄膜进行构图，在像素区域形成像素电极5图形，同时形成栅电极6和连接电极7图形，栅电极6和连接电极7为相互连接的一体结构，且栅电极6位于公共电极线2的凸出部的上方，起遮光作用的凸出部可以避免
背光源的光透过透明的栅电极6照射到半导体区域，保证薄膜晶体管特性不受影响并正常工作，如图7和图8所示。
[0055] 图9为本发明TFT-LCD阵列基板第三次构图工艺后的平面图，图10为图9中F-F向剖面图。在完成上述结构图形的基板上，采用PECVD方法依次沉积栅绝缘层8、半导体层9和掺杂半导体层(欧姆接触层)10，其中栅绝缘层8的厚度为1000 ～8000 ，可以为氮化硅、
二氧化硅或氧化铝等材料。采用双色调掩模板(也称半色调或灰色调掩模板)通过第三次构图工艺对半导体层9和掺杂半导体层10进行构图，在栅电极6上方形成有源层图形，同时对栅绝缘层8进行构图，在像素电极5边缘位置(靠近栅电极6一侧)的栅绝缘层8上形成第一接触过孔11图形，使第一接触过孔11中暴露出像素电极5，在连接电极7二端边缘位置的栅绝缘层8上形成第二接触过孔12图形，使第二接触过孔12中暴露出连接电极7，如图9和图10所示。
[0056] 图11为本发明TFT-LCD阵列基板第四次构图工艺后的平面图，图12为图11中G-G向剖面图。在完成上述结构图形的基板上，采用磁控溅射或热蒸发的方法，沉积一层厚度为1000 ～7000 的第二金属薄膜。第二金属薄膜可以使用钼、铝、铬、钨、钽、钛、铜、铝镍合金或钼钨合金等金属，也可以使用上述几种材料组成的多层金属薄膜结构。采用单色调掩模板通过第四次构图工艺对第二金属薄膜进行构图，形成数据线13、栅线14、源电极15、漏电极16和TFT沟道区域图形，其中数据线13与公共电极线2平行且位于公共电极线2之上，栅线14与数据线13垂直且间断地位于数据线13的二侧，每侧的栅线14通过第二接触过孔12与连接电极7连接，使数据线13二侧的栅线14通过连接电极7相互连接，源电极
15的一端位于有源层上，另一端与数据线13直接连接，漏电极16的一端位于有源层上，另一端通过第一接触过孔11与像素电极5连接，源电极15和漏电极16之间的掺杂半导体层(欧姆接触层)10被完全刻蚀掉，暴露出半导体层9，形成TFT沟道区域图形，如图11和图
12所示。
[0057] 最后，采用PECVD方法沉积厚度为1000 ～6000 的第二钝化层，第二钝化层17可以采用氮化硅、氧化硅或氮氧化硅等材料。采用单色调掩模板通 过第五次构图工艺对第二钝化层进行构图，形成覆盖TFT沟道区域的钝化层图形、栅线接口区域(栅线PAD)图形和数据线接口区域(数据线PAD)图形，如图1、图2、图3和图4所示(栅线接口区域和数据线接口区域未示意出)。上述采用单色调掩模板通过构图工艺形成栅线接口区域和数据线接口区域图形的工艺已广泛应用于目前的构图工艺中，这里不再赘述。 [0058] 以上所说明的五次构图工艺仅仅是制备本发明TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现本发明。
[0059] 本发明TFT-LCD阵列基板第三次构图工艺是一种通用的多步刻蚀工艺，以实现有源层、第一接触过孔和第二接触过孔图形的形成。图13～图17为本发明TFT-LCD阵列基板一种第三次构图工艺的示意图，均为图9中F-F向剖面图。下面予以简单说明，光刻胶以正性光刻胶为例。在完成栅绝缘层8、半导体层9和掺杂半导体层10的沉积后，首先涂覆一层光刻胶18，如图13所示。采用双色调掩模板(也称半色调或灰色调掩模板)对光刻胶进行曝光，使光刻胶形成完全曝光区域A(光刻胶完全去除区域)、未曝光区域B(光刻胶完全保留区域)和半曝光区域C(光刻胶半保留区域)，其中完全曝光区域A对应于第一接触过孔和第二接触过孔图形所在区域，未曝光区域B对应于有源层图形所在区域，半曝光区域C对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶没有厚度变化，完全曝光区域A的光刻胶被完全去除，半曝光区域C的光刻胶厚度变薄，如图14所示。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的掺杂半导体层10、半导体层9和栅绝缘层8，暴露出像素电极5的上表面，形成第一接触过孔11图形，同时还形成有第二接触过孔图形(第二接触过孔未示出)，如图15所示。通过灰化工艺，去除半曝光区域C的光刻胶，暴露出该区域的掺杂半导体层10，如图16所示。通过第二次刻蚀工艺完全刻蚀掉半曝光区域C的半导体层9和掺杂半导体层10，在栅电极6上方形成有源层图形，如图17所示。最后剥离剩余的光刻胶， 完成本发明TFT-LCD阵列基板第三次构图工艺，如图10所示。 [0060] 在实际使用中，本发明TFT-LCD阵列基板第三次构图工艺还可以采用其它多步刻蚀工艺实现。图18～图24为本发明TFT-LCD阵列基板另一种第三次构图工艺的示意图。在完成栅绝缘层8、半导体层9和掺杂半导体层10的沉积后，首先涂覆一层光刻胶18，如图
18所示。采用三色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域A(光刻胶完全去除区域)、未曝光区域B(光刻胶完全保留区域)、半曝光区域C(光刻胶半保留区域)和部分曝光区域D(光刻胶部分保留区域)，其中完全曝光区域A对应于第一接触过孔和第二接触过孔图形所在区域，未曝光区域B对应于有源层图形所在区域，部分曝光区域D对应于源电极和漏电极之间的TFT沟道图形所在区域，半曝光区域C对应于上述图形以外的区域。采用三色调掩模板曝光形成上述四个曝光区域后，通过显影处理，未曝光区域B的光刻胶厚度没有变化，光刻胶厚度最厚，为光刻胶完全保留区域，部分曝光区域D的光刻胶厚度少量减小，为光刻胶部分保留区域，半曝光区域C的光刻胶厚度减少一半左右，为光刻胶半保留区域，即光刻胶部分保留区域的光刻胶厚度大于光刻胶半保留区域的光刻胶厚度，完全曝光区域A的光刻胶被完全去除，为光刻胶完全去除区域，如图19所示。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的掺杂半导体层10、半导体层9和栅绝缘层8，暴露出像素电极5的上表面，形成第一接触过孔11图形，同时还形成有第二接触过孔图形(第二接触过孔未示出)，如图20所示。通过第一次灰化工艺，去除半曝光区域C的光刻胶，暴露出该区域的掺杂半导体层10，如图21所示。通过第二次刻蚀工艺完全刻蚀掉半曝光区域C的掺杂半导体层10和半导体层9，形成有源层图形，如图22所示。通过第二次灰化工艺，去除部分曝光区域D的光刻胶，暴露出该区域的掺杂半导体层10，如图23所示。通过第三次刻蚀工艺完全刻蚀掉部分曝光区域D的掺杂半导体层10，并刻蚀掉少量半导体层9，最后剥离剩余的光刻胶，如图24所示。与图13～图17所示技术方案不同的是，图18～图 24所示技术方案同时完成了沟道区域图形的形成。在该第三次构图工艺中，三色调掩模板是一种具有三种透射率的掩模板，加上不透光区域，因此可以形成四个曝光区域。实际应用中，可以采用多种结构形式的三色调掩模板实现本发明第三次构图工艺，例如可以采用带有狭缝的半色调掩模板。
[0061] 本发明提供了一种TFT-LCD阵列基板，将公共电极线置于数据线之下，与现有技术TFT-LCD阵列基板的结构相比，本发明TFT-LCD阵列基板一方面最大限度地减小了公共电极线占据像素区域的面积，增大了像素开口率，另一方面还可以起到遮光作用，即公共电极线既用于加载公共电压信号，又充当挡光条。当本发明进一步增加挡光条结构时，可以最大限度地减小漏光现象，有利于TFT-LCD
对比度的提高。同时，当公共电极线与像素电极共同构成存储电容时，由于公共电极线与像素电极之间只存在一层第一钝化层，存储电容两极之间的距离大大缩小，增大了存储电容。此外，本发明栅线和数据线在同一次构图工艺中完成制作，栅线通过连接电极相连，连接电极与栅电极为一体结构，栅电极下方同样设置有起到遮光作用的公共电极线。上述实施例结构仅是本发明的一种典型结构，在公共电极线置于数据线之下的原则下，实际应用中还可以进行各种形式的
变形以构成其它形状和图案的像素结构，显然这些结构变形均属于本发明的技术方案。
[0062] 图25为本发明TFT-LCD阵列基板制造方法的流程图，具体包括： [0063] 步骤1、在基板上沉积第一金属薄膜，通过构图工艺形成包括公共电极线的图形； [0064] 步骤2、在完成步骤1的基板上依次沉积第一钝化层和透明导电薄膜，通过构图工艺形成包括像素电极、栅电极和连接电极的图形，所述像素电极形成在像素区域，所述栅电极和连接电极为相互连接的一体结构；
[0065] 步骤3、在完成步骤2的基板上依次沉积栅绝缘层、半导体层和掺杂半导体层，通过构图工艺形成包括有源层、第一接触过孔和第二接触过孔的图形，所述有源层形成在栅电极上方，所述第一接触过孔位于所述像素电极的 边缘，所述第二接触过孔分别位于所述连接电极的边缘；
[0066] 步骤4、在完成步骤3的基板上沉积第二金属薄膜，通过构图工艺形成包括栅线、数据线、源电极和漏电极的图形，其中所述数据线与公共电极线平行且位于公共电极线之上，所述栅线间断地位于数据线的二侧，每侧的栅线通过第二接触过孔与连接电极连接，所述源电极的一端位于有源层上，另一端与数据线连接，所述漏电极的一端位于有源层上，另一端通过第一接触过孔与像素电极连接；
[0067] 步骤5、在完成步骤4的基板上沉积第二钝化层，通过构图工艺形成包括栅线接口区域和数据线接口区域的图形。
[0068] 步骤1中，采用磁控溅射或热蒸发的方法，在基板(如玻璃或石英基板)上沉积一层厚度为1000 ～7000 的第一金属薄膜。第一金属薄膜可以使用钼、铝、铬、钨、钽、钛、铜、铝镍合金或钼钨合金等金属，也可以使用上述几种材料组成的多层金属薄膜结构。采用单色调掩模板通过构图工艺对第一金属薄膜进行构图，在基板的一定区域上形成公共电极线，公共电极线的一侧还形成有起遮光作用的凸出部。在实际使用中，还可同时形成用于遮挡漏光的挡光条图形，挡光条与公共电极线平行。
[0069] 步骤2中，在完成公共电极线图形的基板上，首先采用PECVD方法沉积厚度为1000 ～6000 的第一钝化层，然后采用溅射或热蒸发的方法沉积一层厚度为100 ～
1000 的透明导电薄膜。第一钝化层可以采用氮化硅、氧化硅或氮氧化硅等材料，透明导电薄膜可以采用氧化铟锡、氧化铟锌或氧化铝锌等材料。采用单色调掩模板通过构图工艺对透明导电薄膜进行构图，在像素区域形成像素电极、栅电极和连接电极图形，栅电极和连接电极为相互连接的一体结构，且栅电极位于公共电极线的凸出部的上方。 [0070] 步骤3中，在完成像素电极、栅电极和连接电极图形的基板上，采用PECVD方法依次沉积栅绝缘层、半导体层和掺杂半导体层，其中栅绝缘层的厚度为1000 ～8000 ，可以为氮化硅、二氧化硅或氧化铝等材料。采用双色调掩模 板通过构图工艺对半导体层和掺杂半导体层进行构图，在栅电极上方形成有源层图形，同时对栅绝缘层进行构图，在像素电极边缘位置(靠近栅电极一侧)的栅绝缘层上形成第一接触过孔图形，使第一接触过孔中暴露出像素电极，在连接电极二端边缘位置的栅绝缘层上形成第二接触过孔图形，使第二接触过孔中暴露出连接电极。
[0071] 步骤4中，在完成有源层和接触过孔图形的基板上，采用磁控溅射或热蒸发的方法，沉积一层厚度为1000 ～7000 的第二金属薄膜。第二金属薄膜可以使用钼、铝、铬、钨、钽、钛、铜、铝镍合金或钼钨合金等金属，也可以使用上述几种材料组成的多层金属薄膜结构。采用单色调掩模板通过构图工艺对第二金属薄膜进行构图，形成数据线、栅线、源电极、漏电极和TFT沟道区域图形，其中数据线与公共电极线平行且位于公共电极线之上，栅线与数据线垂直且间断地位于数据线的二侧，每侧的栅线通过第二接触过孔与连接电极连接，使数据线二侧的栅线通过连接电极相互连接，源电极的一端位于有源层上，另一端与数据线直接连接，漏电极的一端位于有源层上，另一端通过第一接触过孔与像素电极连接，源电极和漏电极之间的掺杂半导体层(欧姆接触层)被完全刻蚀掉，暴露出半导体层，形成TFT沟道区域图形。
[0072] 步骤5中，采用PECVD方法沉积厚度为1000 ～6000 的第二钝化层，第二钝化层可以采用氮化硅、氧化硅或氮氧化硅等材料。采用单色调掩模板通过构图工艺对第二钝化层进行构图，形成覆盖TFT沟道区域的钝化层图形、栅线接口区域(栅线PAD)图形和数据线接口区域(数据线PAD)图形。
[0073] 以上所说明的五次构图工艺仅仅是本发明TFT-LCD阵列基板制造方法的一种实施方法，在将公共电极线置于数据线下方的指导思想下，实际使用中还可以通过增加或减少构图工艺次数或采用其它工艺过程形成阵列基板。
[0074] 图26为本发明TFT-LCD阵列基板制造方法中形成有源层、第一接触过孔和第二接触过孔图形一种方法的流程图。在图25所示技术方案中，步骤3具体包括：
[0075] 步骤311、在完成步骤2的基板上依次沉积栅绝缘层、半导体层和掺杂半导体层； [0076] 步骤312、涂覆一层光刻胶；
[0077] 步骤313、采用双色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶半保留区域，其中光刻胶完全去除区域对应于第一接触过孔和第二接触过孔图形所在区域，光刻胶完全保留区域对应于有源层图形所在区域，光刻胶半保留区域对应于上述图形以外的区域；
[0078] 步骤314、进行显影，使光刻胶半保留区域的光刻胶厚度变薄，使光刻胶完全去除区域的光刻胶被完全去除；
[0079] 步骤315、进行第一次刻蚀，完全刻蚀掉光刻胶完全去除区域的掺杂半导体层、半导体层和栅绝缘层，形成用于使薄膜晶体管的漏电极与像素电极连接的第一接触过孔图形和用于使栅线与连接电极连接的第二接触过孔图形，所述第一接触过孔位于所述像素电极的边缘且暴露出像素电极，所述第二接触过孔分别位于所述连接电极的边缘且暴露出连接电极；
[0080] 步骤316、进行灰化，去除光刻胶半保留区域的光刻胶，暴露出该区域的掺杂半导体层；
[0081] 步骤317、进行第二次刻蚀工艺，完全刻蚀掉光刻胶半保留区域的半导体层和掺杂半导体层，剥离剩余的光刻胶，在栅电极上方形成有源层图形。
[0082] 首先采用PECVD方法依次沉积栅绝缘层、半导体层和掺杂半导体层，其中栅绝缘层的厚度为1000 ～8000 。然后涂覆一层光刻胶。采用双色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域(光刻胶完全去除区域)、未曝光区域(光刻胶完全保留区域)和半曝光区域(光刻胶半保留区域)，其中完全曝光区域对应于第一接触过孔和第二接触过孔图形所在区域，未曝光区域对应于有源层图形所在区域，半曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶没有厚度变化，完全曝光区域的光刻胶被 完全去除，半曝光区域的光刻胶厚度变薄。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的掺杂半导体层、半导体层和栅绝缘层，形成第一接触过孔和第二接触过孔图形，第一接触过孔用于使薄膜晶体管的漏电极与像素电极连接，第二接触过孔用于使栅线与连接电极连接，第一接触过孔位于像素电极的边缘且暴露出像素电极，第二接触过孔分别位于连接电极的边缘且暴露出连接电极。通过灰化工艺，去除半曝光区域的光刻胶，暴露出该区域的掺杂半导体层。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的半导体层和掺杂半导体层，最后剥离剩余的光刻胶，在栅电极上方形成有源层图形。
[0083] 图27为本发明TFT-LCD阵列基板制造方法中形成有源层、第一接触过孔和第二接触过孔图形另一种方法的流程图。在图25所示技术方案中，步骤3具体包括： [0084] 步骤321、在完成步骤2的基板上依次沉积栅绝缘层、半导体层和掺杂半导体层； [0085] 步骤322、涂覆一层光刻胶；
[0086] 步骤323、采用三色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域、光刻胶半保留区域和光刻胶部分保留区域，其中光刻胶完全去除区域对应于第一接触过孔和第二接触过孔图形所在区域，光刻胶完全保留区域对应于有源层图形所在区域，光刻胶部分保留区域对应于源电极和漏电极之间的TFT沟道图形所在区域，光刻胶半保留区域对应于上述图形以外的区域；
[0087] 步骤324、进行显影，使光刻胶完全去除区域的光刻胶被完全去除，使光刻胶半保留区域和光刻胶部分保留区域的光刻胶厚度变薄，但光刻胶部分保留区域的光刻胶厚度大于光刻胶半保留区域的光刻胶厚度；
[0088] 步骤325、进行第一次刻蚀，完全刻蚀掉光刻胶完全去除区域的掺杂半导体层、半导体层和栅绝缘层，形成用于使薄膜晶体管的漏电极与像素电极连接的第一接触过孔图形和用于使栅线与连接电极连接的第二接触过孔图 形，所述第一接触过孔位于所述像素电极的边缘且暴露出像素电极，所述第二接触过孔分别位于所述连接电极的边缘且暴露出连接电极；
[0089] 步骤326、进行第一次灰化，去除光刻胶半保留区域的光刻胶，暴露出该区域的掺杂半导体层；
[0090] 步骤327、进行第二次刻蚀工艺，完全刻蚀掉光刻胶半保留区域的半导体层和掺杂半导体层，在栅电极上方形成有源层图形；
[0091] 步骤328、进行第二次灰化，去除光刻胶部分保留区域的光刻胶，暴露出该区域的掺杂半导体层；
[0092] 步骤329、进行第三次刻蚀工艺，完全刻蚀掉光刻胶部分保留区域的掺杂半导体层，剥离剩余的光刻胶。
[0093] 首先采用PECVD方法依次沉积栅绝缘层、半导体层和掺杂半导体层(欧姆接触层)，其中栅绝缘层的厚度为1000 ～8000 。然后涂覆一层光刻胶。采用三色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域(光刻胶完全去除区域)、未曝光区域(光刻胶完全保留区域)、半曝光区域(光刻胶半保留区域)和部分曝光区域(光刻胶部分保留区域)，其中完全曝光区域对应于第一接触过孔和第二接触过孔图形所在区域，未曝光区域对应于有源层图形所在区域，部分曝光区域对应于源电极和漏电极之间的TFT沟道图形所在区域，半曝光区域对应于上述图形以外的区域。采用三色调掩模板曝光形成上述四个曝光区域后，通过显影处理，未曝光区域的光刻胶厚度没有变化，光刻胶厚度最厚，为光刻胶完全保留区域，部分曝光区域的光刻胶厚度少量减小，为光刻胶部分保留区域，半曝光区域的光刻胶厚度减少一半左右，为光刻胶半保留区域，即光刻胶部分保留区域的光刻胶厚度大于光刻胶半保留区域的光刻胶厚度，完全曝光区域的光刻胶被完全去除，为光刻胶完全去除区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的掺杂半导体层、半导体层和栅绝缘层，形成第一接触过孔和第二接触过孔图形，第一接触过孔用于使薄膜晶体管的漏电极与像素电极连接，第二接触过孔用于使栅线与 连接电极连接，第一接触过孔位于像素电极的边缘且暴露出像素电极，第二接触过孔分别位于连接电极的边缘且暴露出连接电极。通过第一次灰化工艺，去除半曝光区域的光刻胶，暴露出该区域的掺杂半导体层。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的掺杂半导体层和半导体层，形成有源层图形。通过第二次灰化工艺，去除部分曝光区域的光刻胶，暴露出该区域的掺杂半导体层。通过第三次刻蚀工艺完全刻蚀掉部分曝光区域的掺杂半导体层，并刻蚀掉少量半导体层，最后剥离剩余的光刻胶。
[0094] 本发明提供了一种TFT-LCD阵列基板制造方法，将公共电极线置于数据线之下，因此本发明一方面最大限度地减小了公共电极线占据像素区域的面积，增大了像素开口率，另一方面还可以起到遮光作用，即公共电极线既用于加载公共电压信号，又充当挡光条。同时，当公共电极线与像素电极共同构成存储电容时，由于公共电极线与像素电极之间只存在一层第一钝化层，存储电容两极之间的距离大大缩小，增大了存储电容。此外，本发明栅线和数据线在同一次构图工艺中完成制作，栅线通过连接电极相连，连接电极与栅电极为一体结构，栅电极下方同样设置有起到遮光作用的公共电极线凸出部。 [0095] 最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行
修改或者等同替换，而不脱离本发明技术方案的精神和范围。
