与如白炽照明或荧光照明等其它形式的照明相比，如发光 二极管(LED)和固体激光器等固态光源能够提供显著的优势。 例如，当将LED或固体激光器布置成红色、绿色和蓝色元件的 阵列时，它们可以用作白光光源或用作多色显示。在这样的配 置中，固态光源通常比传统的白炽光或荧光更高效，并且产生 更少的热量。尽管固态照明提供了一定优势，但是用于固态照 明的传统半导体结构和器件相对昂贵。与传统固态发光器件有 关的成本之一涉及传统固态发光器件相对低的制造吞吐量。
参照图1，传统的LED结构100包括衬底105，例如，该衬底 105可以由蓝宝石、碳化硅或尖晶石形成。在衬底105上形成缓 冲层(过渡层)110。缓冲层110主要用作浸润层，从而促进蓝宝 石衬底的平滑、均匀的覆盖。缓冲层110一般由GaN、InGaN、 AlN或AlGaN形成，并且厚度约为100到500(埃)。通常使用金 属有机化学气相沉积(MOCVD)，来将缓冲层110沉积为薄的非 晶层。
在缓冲层110上形成p型掺杂的III-V族化合物层120。p型掺 杂的III-V族化合物层120一般由GaN制成。在p型掺杂的III-V族 化合物层120上形成InGaN量子阱层130。然后，在InGaN量子阱 层130上形成有源III-V族化合物层140。在层140上形成n型掺杂 的III-V族化合物层150。p型掺杂的III-V族化合物层120可以是n 型掺杂的。在n型掺杂的III-V族化合物层150上形成p型电极 160。在第一III-V族化合物层120上形成n型电极170。
传统LED结构100的一个缺点是与小的衬底尺寸相关的低 的制造吞吐量。例如，提供的蓝宝石或碳化硅衬底的直径一般 为2到4英寸。传统LED结构100的另一个缺点是其层状结构经常 发生断裂。一般难以获得单晶形态的如蓝宝石或碳化硅等合适 的衬底。即使存在缓冲层110，p型掺杂的III-V族化合物层120 也可能由于p型掺杂的III-V族化合物层和衬底之间的不同的热 膨胀和晶格失配而发生断裂或分层。不同的热膨胀和晶格失配 还可能引起LED结构中的弯曲变形(即，卷曲)。结果，可能损 害了LED结构100的发光性能。
因此，需要一种能够克服传统发光系统中的一些或全部缺 点的发光器件。
发明内容
在一方面，本发明涉及一种发光器件，包括：衬底，其具 有第一表面和第二表面；以及布置在所述第二表面上的、用以 发光的发光层，所述发光层具有不平行于所述第一表面的发光 表面。
在另一方面，本发明涉及一种发光器件，包括：衬底；以 及布置在所述衬底上的、用以发光的发光层，所述发光层具有 封装区域并且具有大于所述封装区域的发光表面区域。
在另一方面，本发明涉及一种发光器件，包括：衬底，其 具有第一表面；布置在所述衬底的至少一部分上的发光层，所 述发光层具有不平行于所述第一表面的发光表面；以及布置在 所述发光层的至少一部分下的反射缓冲层，用于反射从所述发 光层发射的光，其中所述反射缓冲层在由所述发光层发射的光 的光谱范围内具有高于30％的反射系数。
在另一方面，本发明涉及一种发光器件，包括：衬底，其 具有第一表面和在所述第一表面中形成的沟槽；以及布置在所 述沟槽内的、用以发光的发光层，所述发光层具有不平行于所 述第一表面的发光表面，其中所述沟槽外部的所述第一表面包 括至少一个窄于1000微米的宽度尺寸。
在另一方面，本发明涉及一种发光器件，包括：衬底，其 具有第一表面和在所述第一表面上形成的突起；以及布置在所 述突起上的、用以发光的发光层，所述发光层具有不平行于所 述第一表面的发光表面。
在另一方面，本发明涉及一种发光器件，包括：衬底，其 具有第一表面；在所述衬底中形成的沟槽，其中所述沟槽一部 分由不平行于所述第一表面的多个第一沟槽表面限定；所述第 一表面的至少一部分和所述多个第一沟槽表面上的反射缓冲 层；以及所述反射缓冲层上的发光层，其中所述发光层被配置 为以使光离开所述反射缓冲层的方式发射光，其中所发射的光 被限制在小于180度的立体角内。
在另一方面，本发明涉及一种用于制造发光器件的方法， 包括：在具有第一表面和不平行于所述第一表面的第二表面的 衬底上形成发光层，其中所述发光层具有不平行于所述第一表 面的发光表面，其中所述发光层被配置为发光。
系统的实现可以包括如下中的一个或多个。所述发光层包 括量子阱层，所述量子阱层能够在所述量子阱层中通过电流时 发光。所述量子阱层包括由从由InN、InGaN、GaN、InAlN、 AlInGaN、AlGaN和InGaAlP构成的组中选择的材料形成的层。 所述发光器件还可以包括所述衬底和所述发光层之间的缓冲 层。所述缓冲层在由所述发光层发射的光的光谱范围内具有高 于30％的反射系数。所述缓冲层在由所述发光层发射的光的光 谱范围内具有高于50％的反射系数。所述缓冲层的厚度为200 到200,000埃。所述缓冲层可以包括铝、氮化铝、铝合金或银及 其合金作为反射缓冲层。所述缓冲层包括从由GaN、ZnO、AlN、 HfN、AlAs、SiCN、TaN和SiC构成的组中选择的材料。所述发 光器件还可以包括所述衬底和所述发光层之间的下III-V族化 合物层和所述发光层上的上III-V族化合物层。所述衬底可以具 有在所述第一表面中形成的沟槽，并且其中所述发光层布置在 所述沟槽内。所述沟槽外部的所述第一表面可以包括至少一个 窄于1000微米的宽度尺寸。所述衬底可以具有在所述第一表面 上形成的突起，并且其中所述发光层布置在所述突起上。所述 突起外部的所述第一表面可以包括至少一个窄于1000微米的宽 度尺寸。所述衬底可以包括硅、氮化镓、碳化硅、氧化硅、蓝 宝石、砷化镓、氮化硅或氧化锌。所述衬底可以包括绝缘体上 硅(SOI)结构，或简单地在玻璃上接合硅来形成阻止层以互连电 极。
与所公开的发光器件相关的优点是与传统LED发光器件相 比，所公开的发光器件显著增加了发光强度。与具有相同衬底 占地面积(foot print)的传统LED发光器件相比，所公开的发光器 件和方法提供更大的发光表面。所公开的发光器件的反射层能 够降低与吸收相关的光损耗并进一步增加发光效率。在所公开 的发光器件的上III-V族化合物层上形成的透明导电层可以增 加上电极和上III-V族化合物层之间的电接触，并且同时，最大 化来自所公开的发光器件的发光强度。
与所公开的发光器件相关的另一个优点是与传统LED发光 器件相比，所公开的发光器件的发光集中在更窄的角度范围内。 所公开的发光器件中的角度更加集中的发光可以降低朝向不期 望的方向的光损耗，并从而能够增加期望照明方向上的亮度并 减少能量消耗。
与所公开的发光器件相关的又一个优点是与一些传统发光 系统相比，所公开的发光器件对于制造更加实用、更加耐用并 且可靠。所公开的发光器件和制造工艺能够克服下III-V族化合 物层和衬底之间的不同的热膨胀和晶格失配，并防止相关的层 断裂和分层，这些问题是在传统LED发光系统中已知的。
所公开的发光器件和制造工艺允许发光器件的高的吞吐量 和大量制造。可以在硅晶片或玻璃衬底等大的衬底上制造大量 固态LED。由于与在传统发光器件中使用的小衬底相比，可以 提供尺寸大得多的硅晶片(例如，6到12英寸硅晶片)，因此能够 大幅提高制造吞吐量。无需使用专用制造设备，可以使用如ALD 和MOCVD系统等商用半导体处理设备来制造所公开的发光器 件，这使得所公开的制造工艺容易实现。因此，与一些传统发 光器件所需要的成本和时间相比，可以在时间和成本方面更为 高效地制造所公开的发光器件。
另外，与一些传统LED器件相比，可以使所公开的发光器 件更加集成化、小型化和划算。可以在允许在衬底中集成电控 制电路的硅基衬底上制造所公开的发光器件。
附图说明
包括在说明书中并构成说明书的一部分的附图示出本发明 的实施例，并且和说明书一起用来解释本发明的原理。
图1是传统LED结构的横截面图。
图2A是根据本申请的一个实施例的发光器件的立体图。
图2B是图2A中的发光器件的前角部分的详细立体图。
图3A是沿图2A中的线A-A的发光器件的横截面图。
图3B是图3A中的发光器件的侧部的详细横截面图。
图3C是图3A中的发光器件的底部的详细横截面图。
图3D是沿图2A中的线A-A的发光结构的横截面图。
图3E和3F示出发光结构的层结构和材料组分(material composition)的例子。
图4A是根据本申请的在衬底上制造的2×2阵列的发光结构 的立体图。
图4B是沿图4A中的线B-B的发光结构的部分横截面图。
图4C是根据本申请的在衬底上制造的4×4阵列的发光结构 的立体图。
图5A是准备用于形成图4B的发光器件的、掩模已图形化的 衬底的横截面图。
图5B1是通过图5A中示出的掩模进行蚀刻之后的图5A中 的发光器件的立体图。
图5B2和5C至5I是在形成图4B的发光器件的不同步骤时的 横截面图。
图6A是示出传统LED发光器件的发射角度分布的例子的 示意图。
图6B是示出来自图2A所示的发光器件的发光的角度分布 的示意图。
图7是根据本申请的另一个发光器件的立体图。
图8是用于图2至图7的硅基发光器件的制造工艺的流程图。
图9A是根据本申请的另一实施例的发光器件的立体图。
图9B是图9A中的发光器件的前角部分的详细立体图。
图10A是沿图9A中的线A-A的发光器件的横截面图。
图10B是图10A中的发光器件的侧部的详细横截面图。
图10C是图10A中的发光器件的顶部的详细横截面图。
图11A是根据本申请的在衬底上制造的2×2阵列的发光结 构的立体图。
图11B是沿图11A中的线B-B的发光结构的部分横截面图。
图11C是根据本申请的在衬底上制造的4×4阵列的发光结 构的立体图。
图12是示出来自图9A所示的发光器件的发光的角度分布 的示意图。

参照图2A到图3C，在具有上表面207(图3B)的衬底205上形 成发光器件200。发光器件200包括上表面207之下的衬底205中 的沟槽210。沟槽210具有相对于上表面207倾斜的一个或多个沟 槽表面213(图3B)。沟槽210还可以具有平行于上表面207的底表 面219。可以保持底表面219的面积小于沟槽表面213之一的 20％。衬底205可以是硅基的：上表面207可以平行于(100)晶面。 沟槽表面213可以平行于(111)晶面。(可选地，上表面207可以平 行于(111)晶面。沟槽表面213可以平行于(100)晶面。)沟槽210 因此可以在衬底205中具有倒金字塔或截顶倒金字塔的形状，从 而在上表面207中形成正方形开口。在两个相邻的沟槽表面213 的相交处形成内边缘217。衬底205可以为具有外边缘208的矩形 或正方形形状。可以将发光器件200与一组其它发光器件一起制 作在半导体晶片上，并且对其进行切块以形成独立的管芯(die)。 发光器件200可以具有由平行于上表面207的面中的平面区域限 定的矩形或正方形的管芯形状。
发光器件200包括：位于上表面207和沟槽表面213上的反射 缓冲层215、位于反射缓冲层215上的下III-V族化合物层220、 位于下III-V族化合物层220上的一个或多个量子阱层(量子激发 层)230以及上III-V族化合物层240。下III-V族化合物层220和上 III-V族化合物层240中的每个均包括III族元素和V族元素。III 族元素一般为镓。V族元素一般为氮。适合于下III-V族化合物 层220和上III-V族化合物层240的III-V族化合物可以包括GaN 或InGaAlN。下III-V族化合物层220和上III-V族化合物层240可 以分别是n型掺杂和p型掺杂。将上III-V族化合物层240在沟槽 表面213上面的部分称为倾斜上III-V族化合物层240A，并且该 部分被定位为相对于衬底205的上表面207成某一角度。发光器 件200还包括位于下III-V族化合物层220上的下电极270和位于 上III-V族化合物层240上的上电极260。
在一些实施例中，如图4A所示，半导体晶片400包括形成 在衬底405上的2×2阵列的发光结构400A至400D。发光结构 400A至400D中的每个均可以具有与上述的发光器件200的结构 类似的结构。可以在半导体晶片上以2×2矩阵来形成发光结构 400A至400D。发光结构400A到400D可以用作为单个发光器件， 或者可以通过分割和切块来分离发光结构400A到400D以形成 类似于发光器件200的单独的发光器件。在其它例子中，图4C 示出包括4×4阵列的发光结构510的半导体晶片500。
参照图3D和4B，可以在衬底405中的沟槽410上形成发光结 构400A、400B。衬底205可以由硅、氧化硅、氮化镓、碳化硅、 蓝宝石、玻璃、砷化镓、氮化硅或氧化锌形成。衬底205还可以 由如玻璃上加硅层等双层结构形成，或者简单地由绝缘体上硅 (silicon-on-insulator)(SOI)晶片形成。硅层可以具有(100)上表 面。硅层的厚度可以用于限定沟槽的深度。对于硅基衬底，衬 底405可以具有沿(100)晶面方向的上表面405A。沟槽410的表面 410A、410B可以沿(111)晶面方向。衬底405还可以包括互补金 属氧化物半导体(CMOS)材料和用于驱动并控制发光器件400的 CMOS电路。
在衬底405的表面405A和沟槽410中的倾斜表面410A、 410B上形成反射缓冲层415。反射缓冲层415的功能是用于反射 由发光器件400发射的光使其离开衬底405以防止所发射的光被 衬底405吸收。例如，衬底405可以是吸收可见光范围内的光的 硅基。在来自发光器件400的发射光的光谱范围内，反射缓冲层 415可以具有高于30％、50％或70％的反射系数。
可以在温度维持在550℃到850℃，如维持在约700℃等的 真空室中，使用原子层沉积(ALD)来在衬底405上沉积反射缓冲 层415。反射缓冲层415可以具有约200到200,000的厚度，如 1000到10,000等。反射缓冲层415可以浸润并且在衬底405上形 成均匀层。反射缓冲层415还可以具有晶格与衬底405和下III-V 族化合物层420(下面将描述)外延匹配的晶体结构。
反射缓冲层415的ALD形成可以包括使用TaN或TiN和10到 100的层厚度。原子层沉积(ALD)是一种“纳米”技术，允许以 精确控制的方式来沉积几纳米的超薄膜。ALD具有自限制原子 逐层生长的有益特性并且与衬底高度共形。对于发光器件中的 缓冲层的形成，ALD可以使用两种或更多种前驱体，如液态卤 化物或气态有机金属。ALD可以包括加热以将前驱体离解成反 应物。前驱体之一还可以是等离子气体。由于循环次数决定原 子层数并且因此决定沉积膜的精确厚度，所以通过每次循环沉 积一层，ALD在超薄膜生长中提供极高的精确度。因为ALD工 艺在每次循环中精确地沉积一个原子层，所以在纳米尺度获得 对沉积工艺的完全控制。此外，ALD具有能够进行基本上各向 同性沉积的优点。因此，ALD有益于在V型沟槽中的倾斜表面 410A和410B以及U型沟槽中的垂直表面上沉积缓冲层。
在反射缓冲层415上形成下III-V族化合物层420。下III-V族 化合物层420可以由掺杂硅的n型GaN形成。下III-V族化合物层 420可以具有1到50微米的厚度，如10微米等。
选择反射缓冲层415的材料以满足高反射率和与衬底405和 下III-V族化合物层420晶格匹配的要求。例如，反射缓冲层415 可以由铝、氮化铝、氧化铝、银、氧化银、金、氧化金以及铝、 金和银的合金形成。反射缓冲层415还可以由如TaN、TiN、GaN、 ZnO、AlN、HfN、AlAs或SiC等一种或多种材料形成。反射缓 冲层可以具有200到200,000的厚度，如1,000到10,000等。
在下III-V族化合物层420上形成量子阱层430。量子阱层 430可以由厚度为5到200如50等的InN或InGaN制成。在量 子阱层430上形成上III-V族化合物层440。上III-V族化合物层 440可以由如Al0.1Ga0.9N等p型掺杂GaN形成。上III-V族化合物 层可以是厚度为0.1到10微米，如1微米等的掺杂铝的p型GaN层 440。量子阱层430在下III-V族化合物层420和上III-V族化合物 层440之间形成量子阱。在上III-V族化合物层440上可选地形成 导电层450。导电层450至少部分透明。适合于导电层450的材料 可以包括ITO或者如Ni/Au等薄层p型欧姆金属(ohmic metal)。可 以在导电层450上(或者在不存在导电层450的情况下在上III-V 族化合物层440上)形成上电极460。是否包括导电层450可以基 于是否将衬底405减薄以允许更多的发射光从LED结构400射 出。如果衬底405没有减薄以使更多的光可以从LED结构400射 出，则优选包括导电层450。然后，可以在下III-V族化合物层 420上形成下电极470。上电极460和下电极470可以分别称为p 电极和n电极。在导电层450中使用透明ITO材料可以在将从量 子阱层230发射的、来自导电层450的上表面的透射光最大化的 同时，显著地增大电极460和上III-V族化合物层440之间的电导 率。
量子阱层430可以在下III-V族化合物层420和上III-V族化 合物层440之间形成用于电荷载流子进入的量子阱。可以在下电 极470和上电极460之间施加电压，来在量子阱层430中产生电 场，以激发由量子阱层430形成的量子阱中的载流子，从而在下 III-V族化合物层420和上III-V族化合物层440之间形成用于电 荷载流子进入的量子阱。激发的载流子的复合可以产生发光。 发射波长主要取决于量子阱层430中的材料的带隙。
在本说明书中，术语“量子阱”是指将如电子和空穴等电荷 载流子或带电粒子限制在大致二维平面区域内的势阱。在半导 体发光器件中，量子阱可以俘获激发的电子和空穴，并限定当 电子和空穴在量子阱中复合并产生光子时的发光波长。
在本说明书中，量子阱层可以包括均匀层或多个量子阱。 例如，量子阱层(例如，图5E到图5I中的430)可以包括由InN、 GaN、InGaN、AlGaN、InAlN、AlInGaN或InGaAlP制成的基本 均匀层。量子阱层还可以包括限定一个或多个量子阱的多层结 构。例如，量子阱可以通过InGaN、AlGaN、InAlN或InGaAlN 层夹在两个GaN层之间形成。量子阱还可以通过InGaN层夹在 GaN或AlGaN层之间形成。量子阱层可以包括一个或一堆这样 的层状结构，每个层状结构均限定了如上所述的量子阱。
InN的带隙约为1.9eV，这低于GaN的约为3.4eV的带隙。InN 或InGaN层的较低带隙可以限定用于俘获如电子和空穴等电荷 载流子的势阱。所俘获的电子和空穴可以复合以产生光子(发 光)。因此，InN或InGaN层的带隙可以确定发光颜色。换而言 之，通过调整InGaN中In和Ga的组分，可以调节发光颜色。例 如，量子阱可以从量子阱中的InN层中产生红色发光，从 In(0.5)Ga(0.5)N层中产生绿色发光，并且从In(0.3)Ga(0.7)N层中 产生蓝色发光。
一方面，所公开的发光器件可以包括：衬底，其具有第一 表面和不平行于第一表面的第二表面；以及布置在第二表面上 的、用以发光的发光层，该发光层具有不平行于第一表面的发 光表面。陈述一层布置在另一层的“上方”或“上面”并不必然地 意味着两个层必须彼此直接接触；实际上，如根据本说明书的 其它部分将更加明显，两个层之间可能有一个或多个的额外层。 另一方面，所公开的发光器件可以包括：衬底；以及布置在该 衬底上的、用以发光的发光层，该发光层具有封装区域和大于 该封装区域的发光表面区域。又一方面，所公开的发光器件可 以包括：衬底，该衬底具有第一表面和在该第一表面上形成的 突起；以及布置在突起上的、用以发光的发光层，该发光层具 有不平行于第一表面的发光表面。
图3E和图3F分别示出用于发光结构的层结构和材料组分 的其它例子，该发光结构可以包括沟槽、如金字塔体等突起和 包括不平行于衬底的上表面的倾斜表面的其它结构。为了说明， 仅沿水平方向示出这些层。顺序、厚度和组分说明沟槽中的倾 斜表面上或衬底的突起和上表面上的各层。缓冲层下面的Al2O3 层可以提供反射发光以使其离开衬底所需要的反射率。量子阱 层可以由二到十个周期的GaN:Mg和InxGa1-xN层形成。GaN:Mg 层可以是例如约5nm厚。InxGa1-xN层可以是例如约2nm厚。下 III-V族化合物层可以由掺杂Mg或Si的GaN制成，并且厚度约为 2μm。上III-V族化合物层可以由掺杂Mg或Si的GaN、掺杂Mg 或Si的AlGaN制成，并且厚度可以是约100nm。上电极可以由厚 度约为200nm的ITO层或分别由Ni和Au制成的双层形成。
在一些实施例中，可以在衬底405上形成多于一个的反射缓 冲层。在衬底405上顺次形成第一缓冲层和第二缓冲层。至少第 二缓冲层是能够反射的。在来自发光器件的发射光的光谱范围 内，第一缓冲层和第二缓冲层的组合反射系数高于30％、50％ 或70％。然后，在第二反射缓冲层上形成下III-V族化合物层。 然后可以相继形成量子阱层、上III-V族化合物层、导电层、上 电极和下电极，以形成发光器件。
应当注意，可以通过切块或分割来分离晶片400、500中的 发光结构以形成单独的发光器件，在不同的应用中，可以对这 些发光器件中的每个进行通电以发光。晶片400、500中的发光 结构还均可以用作为集成发光器件。可以电连接晶片400或500 中的发光结构的下电极以允许它们连接到共用外部电极。晶片 400或500中的发光结构的上电极可以连接到不同的外部电极， 这允许晶片400或500中的发光结构单独地进行接通和断开。晶 片400或500中的发光结构的上电极还可以连接到共用外部电 极，以允许将晶片400或500中的发光结构作为组来进行接通或 断开，从而提供大面积发光器件。
所述发光器件的另一个优点是所公开的发光器件和制造工 艺可以克服下III-V族化合物层和衬底之间的不同的热膨胀和 晶格失配，并防止相关的层断裂和分层。众所周知，晶格失配 和不同的热膨胀的严重性作为下III-V族化合物层和衬底(或缓 冲层)之间的横向接触尺寸的函数而增加。传统的LED照明器件 通常在2英寸和4英寸衬底上制造，并可能因此在下III-V族化合 物层和衬底(或缓冲层)之间的接触区域处承受大的损害。对硅 基衬底来说，(100)表面的晶格失配和不同的热膨胀远大于(111) 表面。
所公开的发光器件通过分段的(111)沟槽表面和沟槽之间 的(100)上表面来分解大的(100)表面区域。沟槽的开口(图3A至 3C中的210)可以是100微米到100毫米，如1到20mm等。可以将 (100)上表面207的宽度“D”(图4B)保持为窄，例如小于1000微 米，该宽度比用于制造传统LED发光器件的晶片衬底的宽度短 得多。类似地，可以将底表面215的宽度“W”(图3C)保持为窄， 例如小于200微米。因此，通过将这些尺寸保持为小，可以极大 地减少与不同的热膨胀和晶格失配相关的应力。
所述发光器件可以产生比传统LED器件高得多的发光强 度。参照图6A和6B，传统LED发光器件600包括在衬底605上的 平坦发射表面610。根据本申请的发光器件650包括具有上表面 660的衬底655和具有倾斜发射表面670的沟槽。对于硅基衬底， 上表面可以沿(100)晶面，并且倾斜发射表面670A、670B平行 于(111)晶面。倾斜发射表面670A、670B相对于上表面660成 54.7°角。对于上表面660上的相同占地面积，沿发射表面670A、 670B的每个测量的发射表面670A、670B的面积的和是传统LED 器件600中平坦发射表面610的面积的1/(cos(54.7°))(即，约1.73 倍)。所公开的发光器件与其它衬底材料和倾斜沟槽表面的相对 取向相适应。应当理解，所公开的发光器件与其它衬底材料和 倾斜沟槽表面的相对取向相适应。倾斜沟槽表面可以相对于衬 底的上表面成20度到80度的角，或者作为更具体的例子，成50 度到60度的角。
所公开的发光器件中的沟槽中的发射表面可以大于沟槽开 口的面积的1倍、或1.2倍、或1.4倍或1.6倍。因此，所述发光器 件中大的发射表面面积允许所公开的发光器件可以生成比传统 LED器件高得多的发光强度。对于在单个管芯上形成的发光器 件(例如，图2A中的200)，由倾斜沟槽表面提供的发射表面总计 可以具有比发光器件的平坦区域(例如，图2A中的发光器件200 的封装区域)大的面积。
所述发光器件的另一优点是与传统LED器件相比，该发光 器件能够在更集中的角度范围内发光。再次参照图6A和6B，平 坦发射表面610在180度角度范围内发光。角度发射分布620具有 相对于衬底法线方向的360度旋转对称。发光器件650包括分别 根据角度分布680A和680B发光的倾斜发射表面670A和670B， 其中角度分布680A和680B结合以得到发射角度分布680。发射 角度分布680具有相对于衬底法线方向的90度旋转对称并且具 有70.6°的角宽度，该角宽度小于传统LED发光器件600中的角 度发射分布620中角度范围的一半。因此与传统LED发光器件相 比，发光器件650的发射更加集中并且更加高效。所公开的发光 器件与其它衬底材料和倾斜沟槽表面的相对取向相适应。可以 将从倾斜沟槽表面发射的光限制在窄于150度、120度、100度或 80度的角度范围内，以提供不同角度的集中发光。
参照图5A至5I和图8，发光器件400(200、300或600)的制造 工艺可以包括如下步骤。应该注意，使用沟槽作为发光结构的 例子来对工艺进行描述。该工艺可应用于如突起(例如金字塔体) 等其它发光结构以及包括与其衬底的各上表面不平行的倾斜表 面的其它不同结构。在衬底405上形成掩模层401(图5A)。衬底 405具有上表面405A。掩模层401中的开口402意图限定要形成 的沟槽的位置和开口。在衬底405中形成一个或多个沟槽410(步 骤810，图5B1和图5B2)。可以通过对衬底405进行化学蚀刻来 形成沟槽410。湿法蚀刻沿所有方向各向同性。例如，与沿其它 晶面方向相比，蚀刻剂可以对(111)硅晶面具有较低的蚀刻速 率。因此蚀刻剂(例如，KOH)可以在衬底405中形成沟槽410， 其中沟槽表面410A、410B是沿(111)硅晶面的。蚀刻能够底切硬 掩模层401下面的硅，从而在硅(100)晶片的顶部上形成(硬)掩模 层401的残存物(图5B1)。随后去除硬掩模层401(如图5B2所示)。
接着，可以使用原子层沉积(ALD)或MOCVD在衬底405上 形成一个或多个缓冲层(步骤820)。例如，接着，使用原子层沉 积(ALD)在衬底205上形成第一缓冲层213(或210)(步骤820)。衬 底205可以具有沿(100)晶面取向的上表面。具体地，对于蓝色、 绿色和白色LED，衬底205可以包括硅、氧化硅、氮化硅、碳化 硅和氧化锌。缓冲层213或210可以由GaN、ZnO、AlN、HfN、 AlAs或SiC形成。可以使用如可从Applied Material，Inc.获得的 IPRINTTM等商用设备，来实现缓冲材料的原子层沉 积。原子层沉积可以包括真空室除气、前驱体材料的应用和逐 层沉积缓冲材料的步骤。衬底(或腔室)温度可以控制在大致 600℃。在ALD工艺中形成晶核的层厚度可以薄至12这与一 些传统LED结构(例如图1中描绘的LED结构100)中使用 MOCVD进行缓冲层形成所需的大致300的厚度相比，要薄得 多。步骤820还可称为低温缓冲层的ALD。
在维持在相对较低的温度的真空室中使用原子层沉积 (ALD)来在衬底205上沉积反射缓冲层，其中该相对较低的温度 为550℃到850℃，如670℃等。在维持在相对较高的温度的真 空室中使用原子层沉积(ALD)来在第一缓冲层上沉积第二缓冲 层，其中该相对较高的温度为850℃到1,250℃，如1,000℃等。 反射缓冲层可以由铝、氧化铝、银、氧化银、金、氧化金和包 括铝、银或金的合金形成。反射缓冲层还可以包括GaN、ZnO、 AlN、HfN、AlAs或SiC。反射缓冲层可以具有约20-300的厚 度。反射缓冲层的晶体结构可以具有与衬底和下III-V族化合物 层外延匹配的晶格，以减少从衬底到下III-V族化合物层的晶格 结构过渡中的应力，这可以减少多层结构中断裂和分层的可能 性。
对于发光器件400，可以在衬底405的表面405A和沟槽410 中的倾斜表面410A、410B上通过MOCVD、PVD(物理气相沉 积)、ALD或分子束外延(MBE)形成反射缓冲层415。反射缓冲 层415可以通过TaN或TiN材料的ALD形成。在其它例子中，反 射缓冲层415的形成可以包括下列过程之一：使用MOCVD在 1000℃时沉积AlN并且在1000℃时沉积GaN；使用MOCVD在 700℃沉积GaN，接着使用MOCVD在1000℃时沉积GaN；使用 PVD在500℃时沉积HfN，接着使用MBE在700℃时沉积GaN； 以及使用MOCVD在1000℃时沉积SiCN，接着使用MOCVD在 1000℃沉积GaN。还可以使用等离子增强化学气相沉积(PECVD) 或化学气相沉积(CVD)来沉积缓冲层。
在V型沟槽410中的表面410A和410B上形成反射缓冲层 415的优点是表面410A和410B的(111)晶体方向可以允许在硅衬 底、反射缓冲层415和下III-V族化合物420之间进行较好的晶格 匹配。较好的晶格匹配可以显著地减少在一些传统发光器件中 由晶格失配引起的断裂问题。
接着，在反射缓冲层415上形成下III-V族化合物层420(步骤 830，图5D)。下III-V族化合物层420可以由n型掺杂的GaN材料 形成。可以在掺杂硅的同时使用MOCVD在反射缓冲层415上生 长GaN。掺杂硅可以增强张应力从而使压缩和抗张强度更加平 衡。结果，在形成下III-V族化合物层420时基本上可以防止断 裂。
接着在下III-V族化合物层420上形成量子阱层430(步骤 840，图5E)。量子阱层430可以包括由InN、GaN、InGaN、AlGaN、 InAlN、AlInGaN或InGaAlP制成的基本均匀层。具体地，对于 红色和黄色(550-650nm)LED，衬底405可以包括GaAs，并且量 子阱层430可以包括InGaAlP。量子阱层430还可以包括限定一 个或多个量子阱的多层结构。例如，量子阱可以通过InGaN、 AlGaN、InAlN或InGaAlN层夹在两个GaN层或AlGaN层之间形 成。量子阱层430可以包括一个或一堆这样的层状结构，每个层 状结构均限定量子阱。
在量子阱层430上形成上III-V族化合物层440(步骤850，图 5F)。代替下III-V族化合物层420n型掺杂并且上III-V族化合物 层440p型掺杂，下III-V族化合物层420可以p型掺杂并且上III-V 族化合物层440可以n型掺杂(如在图8的流程图中所示)。
接着，可以可选地在上III-V族化合物层440上形成透明导 电层450(步骤860，图5G)。量子阱层的形成可以包括多个 MOCVD步骤。例如，该多个步骤中的每个步骤可以包括厚度 为50的层的沉积。
还可以通过MOCVD形成量子阱层430、上III-V族化合物层 440和导电层450。下III-V族化合物层420、量子阱层430、上III-V 族化合物层440和导电层450的MOCVD形成以及缓冲层415的 ALD形成可以在同一ALD/CVD腔室系统中进行，从而最小化衬 底移入移出真空室的次数。工艺吞吐量可以进一步提高。还可 以减少处理过程中的杂质。
接着，可以利用光致抗蚀剂涂敷量子阱层430、上III-V族 化合物层440和导电层450，并通过光刻法对它们进行图形化。 然后，可以通过湿法蚀刻去除量子阱层430、上III-V族化合物 层440和导电层450的一部分，从而暴露下III-V族化合物层420 的上表面的一部分(步骤870，图5H)。
接着，在导电层450上形成上电极460(步骤880，图5H)。上 电极460可以包括厚度分别为12nm和100nm的Ni/Au双层。上电 极460的制造可以包括在导电层450和下III-V族化合物层420的 暴露上表面上涂敷光致抗蚀剂层。然后，使用光刻法来图形化 该光致抗蚀剂层，并选择性地去除以形成掩模。接着，在掩模 的开口中相继沉积电极材料。随后去除不需要的电极材料和光 致抗蚀剂层。
接着，在下III-V族化合物层420上形成下电极470(图5H)。 下电极470可以包括AuSb/Au双层。AuSb层的厚度为18nm而Au 层的厚度为100nm。也可以通过在下III-V族化合物层420上形成 具有开口的光致抗蚀剂掩模、沉积电极材料并且随后去除不需 要的电极材料和光致抗蚀剂层，来实现下电极470的形成。最后 形成发光器件400。
可选地，参照图5I，可以在发光器件400上引入保护层480， 以保护发光器件不受到环境中的潮湿、氧气和其他有害物质的 损害。保护层480可以由如氧化硅、氮化硅或环氧树脂等的电介 质材料形成。可以将保护层图形化以暴露上电极460和下电极 470，从而允许它们接收外部电压。在一些实施例中，保护层还 可以包括如Al和Cu等导热材料，以为发光器件400提供适当的 冷却。
应当注意，只要下III-V族化合物层和上III-V族化合物层的 掺杂内容彼此相对，它们可以具有不同的掺杂配置。下III-V族 化合物层可以是p型掺杂的并且上III-V族化合物层可以是n型 掺杂的。可选地，下III-V族化合物层可以是n型掺杂的并且上 III-V族化合物层可以是p型掺杂的。
图7是根据本申请的另一发光器件700的立体图。代替掩模 层中的正方形开口(图5A和下面的步骤810)，在掩模层410中形 成矩形开口以在蚀刻后产生细长的沟槽。对于沟槽开口的长宽 比有时优选矩形开口。例如，一些照明器件需要细长的发光表 面。对于硅基衬底，上表面可以平行于(100)晶面。与前面的说 明类似，倾斜沟槽表面平行于(111)晶面。长的倾斜沟槽表面可 以在面积上比在细长的沟槽末端的倾斜第一沟槽表面至少大 50％。
所公开的发光器件和制造工艺可以包括如下优点中的一个 或多个优点。所公开的发光器件和制造工艺可以克服下III-V族 化合物层和衬底之间的晶格失配，并防止传统发光器件中相关 的层断裂。所公开的发光器件和制造工艺还可以防止由于p型掺 杂的III-V族化合物层和衬底之间不同的热膨胀导致的p型掺杂 或n型掺杂的III-V族化合物层中的断裂或分层。与所公开的发 光器件相关的优点是通过增加发光器件的密度以及通过来自沟 槽中的倾斜或垂直表面的额外发光，发光器件可以显著提高发 光效率。
可以在上述沟槽以外的类型的结构上形成所公开的发光器 件中的发光层。参照图9A到图10C，例如，在具有上表面907 的衬底905上形成发光器件900。发光器件900包括上表面907上 的突起910。突起910具有相对于上表面907倾斜的一个或多个突 起表面913(图10A到10C)。突起910还可以具有大致平行于上表 面907的顶表面919。可以将顶表面919的面积保持为小于突起表 面913之一的20％。突起910可以具有上表面907上的金字塔或者 截顶金字塔的形状。
衬底905可以是硅基的：上表面907可以是平行于(100)晶 面。突起表面913可以平行于(111)晶面。(可选地，上表面907 可以平行于(111)晶面。突起表面913可以平行于(100)晶面。) 衬底905还可以包括多层绝缘体上硅(SOI)结构。
在两个相邻突起表面913的相交处形成边缘917。衬底905 可以为具有外部边缘908的矩形或正方形形状。可以将发光器件 900与一组其它发光器件一起制作在半导体晶片上，并且将其切 块以形成单独的管芯。发光器件900可以具有由平行于上表面 907的面中的平坦区域限定的矩形或正方形的管芯形状。
发光器件900包括位于上表面907和突起表面913上的反射 缓冲层915、位于反射缓冲层915上的下III-V族化合物层920、 位于下III-V族化合物层920上的一个或多个量子阱层930、以及 上III-V族化合物层940。上III-V族化合物层940在突起表面913 上的部分被定位为相对于衬底905的上表面907成某一角度。发 光器件900还包括下III-V族化合物层920上的下电极970和上 III-V族化合物层940上的上电极960。
在一些实施例中，如在图11A、11B中所示，半导体晶片1000 包括在衬底905上形成的2×2阵列的发光结构1000A到1000D。发 光结构1000A到1000D中的每个均可以具有与如上所述的发光 器件900的结构类似的结构。可以在半导体晶片上以2×2矩阵形 成发光结构1000A到1000D。发光结构1000A到1000D可用作为 单个照明器件，或者可以通过分割或切块来分离该发光结构以 形成与发光器件200类似的单独的发光器件。在另一实施例中， 如图11C所示，半导体晶片1100可以包括4×4阵列的发光结构 1110。
如上所述，衬底905可以是硅基的。上表面907可以平行于 (100)晶面。突起表面913可以平行于(111)晶面。可以将(100)上 表面207的宽度“D1”(图11B)保持为窄，例如小于1000微米，该 宽度比制造传统LED发光器件的晶片衬底的宽度短得多。因此， 通过将这些尺寸保持为小，可以显著减小与不同的热膨胀和晶 格失配相关的应力。
在图9A到图11C中示出的发光器件可以产生与传统LED器 件不同的角度分布。参照图12，发光器件900包括在衬底905上 形成的突起910。在突起910的倾斜表面上形成具有发光表面 1270A和1270B的发光层。对于硅基衬底，上表面907可以沿(100) 晶面并且倾斜发光表面1270A、1270B平行于(111)晶面。发光表 面1270A、1270B相对于上表面907成54.7°角。对于上表面上的 相同占地面积，发光表面1270A、1270B上的发射表面的面积的 和是传统LED器件600中的平坦发射表面610(图6A)的面积的大 致1.73倍。所公开的发光器件与其它衬底材料和倾斜突起表面 的相对取向相适应。倾斜突起表面可以相对于衬底的上表面成 20度到80度的角，或者作为更具体的例子，成50度到60度的角。
所公开的发光器件中的突起上的发射表面可以大于突起的 底面积的1倍、或1.2倍、或1.4倍、或1.6倍。因此，所述发光器 件中的大的发射表面面积允许所公开的发光器件生成比传统 LED器件高得多的发光强度。来自发光表面1270A、1270B的发 光可以采用如在图12中示出的宽的分布1280。
实施例可以包括如下优点中的一个或多个优点。与传统发 光器件相比，所公开的发光器件和相关制造工艺可以以更高的 制造吞吐量并由此以更低的制造成本来提供发光器件。所公开 的发光器件和相关制造工艺还可以提供能够包括集成在单个半 导体衬底上的发光元件、驱动器、电源和光调制单元的更加集 成化的发光器件。
应当认为前述说明和附图仅是对本发明原理的示例性说 明。可以以多种形状和大小来配置本发明，并且本发明不受优 选实施例的尺寸的限制。本领域技术人员容易想到本发明的多 种应用。因此，不期望将本发明限制于所公开的具体例子或所 示出并说明的确切结构和操作。相反，在本发明的范围内，可 以采用所有适当的修改和等同物。例如，n型掺杂和p型掺杂的 III-V族化合物层可以转换位置，也就是说，p型掺杂的III-V族 化合物层可以位于量子阱层下，并且n型掺杂的III-V族化合物 层可以位于量子阱层上。所公开的发光器件可以适合于发出绿 光、蓝光以及发出其它有色光。
应当注意，所公开的系统和方法适应于广泛的应用，如固 体激光器、蓝色/UV LED、霍尔效应传感器、开关、UV检测器、 微电子机械系统(MEMS)和射频功率晶体管等。所公开的器件 可以包括用于各种应用的附加组件。例如，基于所公开的器件 的固体激光器可以包括用于产生激光的反射面或镜面。对于照 明应用，所公开的系统可以包括附加的反射器和散射器。
应当理解，当前公开的发光器件不限于上述沟槽和突起。 衬底可以包括具有第一取向(orientation)的第一表面和具有第 二取向的第二表面。第一和第二表面可以或可以不形成沟槽或 突起。在衬底上可以形成多个III-V族化合物层。当在III-V族化 合物层中通过电流时，III-V族化合物层发光。