半导体晶片测试系统专利检索-半导体晶片电子零件及设备专利检索查询-专利查询网

半导体晶片测试系统

阅读：182发布：2020-05-12

专利汇可以提供半导体晶片测试系统专利检索，专利查询，专利分析的服务。并且在一些实施例中，提供一种半导体晶片测试系统。半导体晶片测试系统包含具有一个或多个导电探针的半导体晶片探测器，其中半导体晶片探测器被配置成将一个或多个导电探针定位在安置于半导体晶片上的集成芯片上。半导体晶片测试系统还包含铁磁性晶片卡盘，其中铁磁性晶片卡盘被配置成在晶片探测器将一或多个导电探针定位在集成芯片上时固持半导体晶片。上部磁铁安置在铁磁性晶片卡盘上方，其中上部磁铁被配置成在上部磁铁与铁磁性晶片卡盘之间产生外部磁场，且其中铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度穿过集成芯片。，下面是半导体晶片测试系统专利的具体信息内容。

权利要求

1.一种半导体晶片测试系统，包括：
半导体晶片探测器，包括一个或多个导电探针，其中所述半导体晶片探测器被配置成将所述一个或多个导电探针定位在集成芯片上，所述集成芯片安置在半导体晶片上；以及铁磁性晶片卡盘，其中所述铁磁性晶片卡盘被配置成在所述晶片探测器将所述一个或多个导电探针定位在所述集成芯片上时固持所述半导体晶片；以及
上部磁铁，安置在所述铁磁性晶片卡盘上方，其中所述上部磁铁被配置成在所述上部磁铁与所述铁磁性晶片卡盘之间产生外部磁场，且其中所述铁磁性晶片卡盘放大所述外部磁场，以使得所述外部磁场以放大的磁场强度穿过所述集成芯片。

说明书全文

半导体晶片测试系统

技术领域

[0001] 本发明实施例涉及一种半导体晶片测试系统。

背景技术

[0002] 现代集成芯片包括在半导体衬底(例如，硅衬底)上形成的数百万或数十亿半导体器件。在封装半导体衬底之前，对衬底上的半导体器件的功能缺陷和/或性能特性进行测试。举例来说，晶片允收测试(wafer acceptance test；WAT)是晶片探测器将电测试信号发送到半导体器件的电测试。电测试信号检查半导体器件的功能性且识别未能符合设计规范的器件。

发明内容

[0003] 本发明实施例提供一种半导体晶片测试系统，其包括半导体晶片探测器、铁磁性晶片卡盘以及上部磁铁。半导体晶片探测器包括一个或多个导电探针。半导体晶片探测器被配置成将一个或多个导电探针定位在集成芯片上，集成芯片安置在半导体晶片上。铁磁性晶片卡盘被配置成在晶片探测器将一个或多个导电探针定位在集成芯片上时固持半导体晶片。上部磁铁安置在铁磁性晶片卡盘上方。上部磁铁被配置成在上部磁铁与铁磁性晶片卡盘之间产生外部磁场，且其中铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度穿过集成芯片。

[0004] 本发明实施例提供一种用于测试安置在半导体晶片上的集成芯片的方法，其包括：将包括集成芯片的半导体晶片提供到半导体晶片测试系统，其中半导体晶片测试系统包括安置在铁磁性晶片卡盘上方的上部磁铁，且其中半导体晶片测试系统包括半导体晶片探测器，半导体晶片探测器包括一个或多个导电探针；将半导体晶片定位在铁磁性晶片卡盘上；将一个或多个导电探针定位在集成芯片上；在上部磁铁与铁磁性晶片卡盘之间产生外部磁场，其中铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度穿过集成芯片；经由一个或多个导电探针将集成芯片测试信号提供到集成芯片；以及经由一个或多个导电探针接收基于集成芯片测试信号的集成芯片输出信号，以确定集成芯片的性能特性。

[0005] 本发明实施例提供一种用于测试安置在半导体晶片上的集成芯片的方法，其包括：将包括集成芯片的半导体晶片定位在铁磁性晶片卡盘上，其中集成芯片包括磁性隧道结，且其中磁性隧道结被配置成在第一电阻状态与第二电阻状态之间切换；将探测器定位电信号提供到晶片探测器控制器，其中晶片探测器控制器基于探测器定位电信号将一个或多个导电探针定位在集成芯片上；经由一个或多个导电探针将写入电流提供到集成芯片，以将磁性隧道结的电阻状态设定成第一电阻状态；在将一个或多个导电探针定位在集成芯片上时，将第一磁场测试信号提供到安置在铁磁性晶片卡盘正上方的上部磁铁，以在上部磁铁与铁磁性晶片卡盘之间产生第一外部磁场，其中第一外部磁场在第一方向上穿过集成芯片；在产生第一外部磁场之后：经由一个或多个导电探针将第一测试输入电信号提供到集成芯片，以探测磁性隧道结的电阻状态；接收基于第一测试输入电信号和磁性隧道结的电阻状态的第一测试输出电信号，其中测试器电路接收第一测试输出电信号；以及将第一测试输出电信号与阈值信号进行比较，以确定磁性隧道结的电阻状态是第一电阻状态还是第二电阻状态，其中测试器电路对第一测试输出电信号与阈值信号进行比较。附图说明

[0006] 结合附图阅读以下具体实施方式会最好地理解本公开的各方面。注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。

[0007] 图1示出包括安置在铁磁性晶片卡盘上方的上部磁铁的半导体晶片测试系统的一些实施例的横截面视图。

[0008] 图2示出图1的半导体晶片测试系统的一些更详细实施例。

[0009] 图3示出包括图2的半导体晶片测试系统的一些实施例的自动半导体晶片测试单元的一些实施例的透视图。

[0010] 图4示出使用图2的半导体晶片测试系统来测试安置在半导体晶片上的集成芯片的方法的一些实施例的流程图。

具体实施方式

[0011] 现将参考附图描述本公开，其中使用相同的附图标号指代相同的元件，且其中所示出结构不一定按比例绘制。应了解，此具体实施方式和对应附图不以任何方式限制本公开的范围，且具体实施方式和附图只提供几个实例以示出本发明概念可体现自身的一些方式。

[0012] 本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来简化本公开。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，将第一特征形成在第二特征上方或在第二特征上可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

[0013] 另外，为易于描述，可在本文中使用例如“在…下方(beneath)”、“在…之下(below)”、“下部(lower)”、“在…之上(above)”、“上部(upper)”以及类似术语的空间相对术语以描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。

[0014] 一些集成芯片(integrated chips；ICs)安置在半导体晶片上且包括磁阻式随机存取存储器(magnetoresistive random-access memory；MRAM)器件。MRAM器件包括磁性隧道结(magnetic tunnel junction；MTJ)，所述磁性隧道结被配置成基于MTJ的磁定向来存储数据。举例来说，MTJ可具有与第一数据状态(例如，二进制“0”)相关联的低电阻状态(例如，在钉扎层(pinned layer)与自由层(free layer)之间的平行定向)或与第二数据状态(例如，二进制“1”)相关联的高电阻状态(例如，在钉扎层与自由层之间的反平行定向)。由于MTJ基于MTJ的磁定向来存储数据，所以当在存在外部磁场(例如，在MRAM器件外部)的情况下操作时，MTJ易受无意的数据状态切换(例如，从第一数据状态切换到第二数据状态，或反之亦然)的影响。

[0015] 通常对上述IC执行半导体晶片测试，以在存在外部磁场的情况下检测功能缺陷和/或在存在外部磁场的情况下定义MTJ的性能特性(例如，读取/写入功能性、磁抗扰性(magnetic immunity)等)。为了在存在外部磁场的情况下测试IC，一些半导体晶片测试系统利用安置在非铁磁性晶片卡盘(例如，铝)上方的单个磁铁。非铁磁性晶片卡盘将半导体晶片固持在适当位置，同时晶片探测器将一个或多个导电探针放置在IC上，以使得晶片探测器可将电测试信号发送到IC以检测功能缺陷和/或定义MTJ的性能特性。单个磁铁配置可产生以第一最大磁场强度(例如，小于约0.01特斯拉)穿过IC的第一磁场。

[0016] 上述半导体晶片测试系统的一个挑战是第一最大磁场强度对模拟一些现实世界应用来说不够强。举例来说，随着MRAM器件的使用在半导体行业中变得更加盛行，MRAM器件正被利用在高磁场应用(例如，汽车应用、生物医学成像应用等)中。这些高磁场应用可使MRAM器件暴露于具有大于第一磁场强度的磁场强度的外部磁场。因此，由于半导体晶片测试系统可能不产生具有对模拟一些现实世界应用来说足够强的磁场强度的外部磁场，所以半导体晶片测试系统可能不检测在第一最大磁场强度以上时存在的一些功能缺陷和/或可能不定义在第一最大磁场强度以上时的一些性能特性。因此，由于半导体晶片测试系统不定义在第一最大磁场强度以上时MTJ的一些性能特性或不检测在第一最大磁场强度以上时存在于IC中的一些功能缺陷，上述IC在高磁场应用中的采用可能受阻。

[0017] 在各种实施例中，本申请涉及一种具有安置在铁磁性晶片卡盘上方的上部磁铁的半导体晶片测试系统。半导体晶片测试系统在上部磁铁与铁磁性晶片卡盘之间产生外部磁场。铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度(例如，大于约0.01特斯拉)穿过IC。由于铁磁性晶片卡盘放大磁场强度，所以本申请的半导体晶片测试系统可检测在第一最大磁场强度以上时存在于IC中的一些功能缺陷和/或可定义安置在IC上的MRAM器件在第一最大磁场强度以上时的一些性能特性。因此，由于本申请的半导体晶片测试系统可定义在第一最大磁场强度以上时MRAM器件的一些性能特性和/或检测在第一最大磁场强度以上时存在于IC中的一些功能缺陷，从而可增加包括MRAM器件的IC在高磁场应用中的采用。

[0018] 图1示出包括安置在铁磁性晶片卡盘上方的上部磁铁的半导体晶片测试系统100的一些实施例的横截面视图。

[0019] 如图1所示，半导体晶片测试系统100包括上部磁铁102。上部磁铁102被配置成产生穿过安置在半导体晶片108上的集成芯片(IC)106的外部磁场104。半导体晶片108可包括任何类型的半导体主体(例如，单晶硅/CMOS块体、硅锗(SiGe)、绝缘体上硅(silicon on insulator；SOI)等)。在一些实施例中，上部磁铁102是电磁铁。在这类实施例中，上部磁铁102可包括卷绕成线圈的导电线。在另外的实施例中，导电线的线圈可缠绕在包括铁磁性材料(例如，铁、镍、钴等)的芯周围。在又一另外的实施例中，上部磁铁102包括第一磁极(例如，北(N)磁极)和第二磁极(例如，南(S)磁极)，第一磁极安置于靠近上部磁铁102的第一端，第二磁极安置于靠近上部磁铁102的与第一端相对的第二端。在另外的实施例中，IC
106包括磁阻式随机存取存储器(MRAM)器件107。MRAM器件107包括被配置成基于MTJ的磁定向(例如，平行或反平行)来存储数据的磁性隧道结(MTJ)。

[0020] 铁磁性晶片卡盘110安置在上部磁铁102正下方。在一些实施例中，铁磁性晶片卡盘110是临时磁铁(例如，当安置在外部磁场中时被磁化，但一旦从外部磁场中移出就失去磁性)。铁磁性晶片卡盘110被配置成放大外部磁场104，以使得外部磁场104以放大的磁场强度(例如，约0.01特斯拉至约1特斯拉)穿过IC 106。在一些实施例中，放大的磁场强度大于上部磁铁102可依靠自身所产生的最大磁场强度，上部磁铁102可依靠自身所产生的最大磁场强度可被称为上部磁铁102最大磁场强度。

[0021] 在一些实施例中，铁磁性晶片卡盘110包括第一磁极(例如，北(N)磁极)和第二磁极(例如，南(S)磁极)，第一磁极安置于靠近铁磁性晶片卡盘110的第一端，第二磁极安置于靠近铁磁性晶片卡盘110的与第一端相对的第二端。在这类实施例中，铁磁性晶片卡盘110的第二磁极可面对上部磁铁102的第一磁极。在另外的实施例中，铁磁性晶片卡盘110包括一种或多种铁磁性材料(例如，铁、镍、钴等)。在另外的实施例中，铁磁性晶片卡盘110的组合物包括约99.9％的一种或多种铁磁性材料。在又一另外的实施例中，铁磁性晶片卡盘110安置在为铁磁性晶片卡盘110提供结构支撑的晶片卡盘底座112上。

[0022] 另外，铁磁性晶片卡盘110被配置成在对IC 106执行电测试时将半导体晶片108(例如，经由真空、静电力等)固持在适当位置。在一些实施例中，对IC 106执行的电测试可例如在存在外部磁场104的情况下测试MRAM器件107的读取功能性、在存在外部磁场104的情况下测试MRAM器件107的写入功能性(例如，平行于反平行写入(parallel to anti-parallel write)，且反之亦然)、测试MRAM器件107的磁抗扰性、定义IC 106的性能特性(例如，安全外部磁场操作条件、温度相关安全磁场强度操作条件等)或类似物。

[0023] 由于铁磁性晶片卡盘110将外部磁场104放大为具有放大的磁场强度，所以半导体晶片测试系统100可利用放大的磁场强度对IC 106执行电测试。因此，对IC 106执行的电测试可检测在上部磁铁102最大磁场强度以上时存在于IC 106中的功能缺陷和/或定义在上部磁铁102最大磁场强度以上IC 106的性能特性。更具体地说，对IC 106执行的电测试可检测在上部磁铁102最大磁场强度以上时存在于MRAM器件107(和/或MTJ)中的功能缺陷和/或定义在上部磁铁102最大磁场强度以上时MRAM器件107(和/或MTJ)的性能特性。因此，由于半导体晶片测试系统100可定义在上部磁铁102最大磁场强度以上MRAM器件107(和/或MTJ)的一些性能特性和/或检测在第一最大磁场强度以上存在于IC 106中的一些功能缺陷，从而可增加IC 106在高磁场应用中的采用。

[0024] 图2示出图1的半导体晶片测试系统100的一些更详细实施例。

[0025] 如图2所示，晶片卡盘底座112和铁磁性晶片卡盘110安置在晶片探测壳体114中。铁磁性晶片卡盘110被配置成在晶片探测壳体114中固持半导体晶片108，所述半导体晶片
108可包括各自具有MRAM器件107的多个IC 106。另外，上部磁铁102安置在晶片探测壳体
114外部且在铁磁性晶片卡盘110正上方。在一些实施例中，上部磁铁102可与铁磁性晶片卡盘110间隔开小于约1厘米。

[0026] 晶片加热元件116安置在晶片探测壳体114中。在一些实施例中，晶片加热元件116耦合到温度管理控制器118。温度管理控制器118被配置成将温度控制电信号提供到晶片加热元件116，以使得晶片加热元件116可加热半导体晶片108。在一些实施例中，晶片加热元件116可将半导体晶片108加热到约150℃。在另外的实施例中，晶片冷却元件(未绘示)可耦合到温度管理控制器118且可将半导体晶片冷却到约0℃。在又一另外的实施例中，铁磁性晶片卡盘110可包括晶片加热元件116和/或晶片冷却元件(未绘示)。

[0027] 在一些实施例中，晶片卡盘定位控制器120耦合到晶片卡盘底座112。晶片卡盘定位控制器120被配置成将晶片定位电信号提供到晶片卡盘底座112，以使得晶片卡盘底座112可将铁磁性晶片卡盘110定位在整个晶片探测壳体114中的各种晶片位置处。在一些实施例中，机器人晶片卡盘定位系统(未绘示)可耦合到晶片卡盘底座112且被配置成将铁磁性晶片卡盘110(或晶片卡盘底座112)物理地移动到整个晶片探测壳体114中的各种晶片位置。在另外的实施例中，所述各种晶片位置可设置在(例如，具有x轴坐标和y轴坐标的)2D平面中。在又一另外的实施例中，所述各种晶片位置可设置在(例如，具有x轴坐标、y轴坐标以及z轴坐标的)3D平面中。

[0028] 在一些实施例中，上部磁铁102耦合到上部磁铁支撑结构122。上部磁铁支撑结构122提供结构支撑，以将上部磁铁102安装在铁磁性晶片卡盘110上方。在一些实施例中，上部磁铁支撑结构122可包括例如金属(例如，钢)、聚合物(例如，塑料)或类似物。在另外的实施例中，上部磁铁支撑结构122可耦合到上部磁铁定位控制器124，所述上部磁铁定位控制器124被配置成将上部磁铁定位电信号提供到上部磁铁支撑结构122。在一些实施例中，机器人上部磁铁定位系统(未绘示)可耦合到上部磁铁定位控制器124且被配置成将上部磁铁
102(或上部磁铁支撑结构122)物理地移动到铁磁性晶片卡盘110上方的各种上部磁铁位置。在另外的实施例中，各种上部磁铁位置可设置在(例如，具有z轴坐标的)1D平面中。在另外的实施例中，各种上部磁铁位置可设置在(例如，具有x轴坐标、y轴坐标以及z轴坐标的)
3D平面中。在又一另外的实施例中，各种上部磁铁位置可对应于安置在半导体晶片108上的IC 106正上方的位置。

[0029] 上部磁铁电源126耦合到上部磁铁102和电源控制器128。在一些实施例中，电源控制器128被配置成将多个外部磁场强度信号提供到上部磁铁电源126。在一些实施例中，上部磁铁电源126被配置成基于多个外部磁场强度信号来向上部磁铁102提供多个外部磁场电流。每一外部磁场电流具有对应于单独外部磁场信号的量级(magnitude)。另外，每一外部磁场电流具有极性，所述极性对应于外部磁场电流穿过上部磁铁102的方向。上部磁铁102被配置成接收外部磁场电流且产生多个外部磁场104，所述外部磁场104各自具有对应于外部磁场电流的量级的初始磁场强度和对应于外部磁场电流的极性的磁场方向。铁磁性晶片卡盘110放大外部磁场104，以使得外部磁场104各自以大于其相应初始磁场强度的放大的磁场强度在其相应磁场方向上穿过IC 106。

[0030] 另外，半导体晶片测试系统100包括半导体晶片探测器130。在一些实施例中，半导体晶片探测器130包括耦合到探测结构134(例如，探针卡)的晶片探测器控制器132。探测结构134包括被配置成(例如，经由接触垫)与IC 106进行电连接的多个导电探针136。在一些实施例中，晶片探测器控制器132被配置成将探测器定位电信号提供到探测结构134，以使得可将导电探针136选择性地定位在IC 106上。在另外的实施例中，铁磁性晶片卡盘110在导电探针136被定位在IC 106上时将半导体晶片108固持在适当位置。在又一另外的实施例中，机器人探测结构定位系统(未绘示)可耦合到晶片探测器控制器132且被配置成将探测结构134物理地定位在IC 106上。

[0031] 此外，半导体晶片测试系统100包括测试器系统138。在一些实施例中，测试器系统138包括测试器电路140，所述测试器电路140被配置成提供和接收到达上部磁铁定位控制器124、上部磁铁支撑结构122、上部磁铁102、上部磁铁电源126、电源控制器128、半导体晶片探测器130、晶片卡盘定位控制器120、晶片卡盘底座112、温度管理控制器118、晶片加热元件116或前述的任何组合的电信号。在另外的实施例中，测试器电路140可包括偏置电路
142、测量电路144、分析电路146或前述的任何组合。在又一另外的实施例中，偏置电路142、测量电路144以及分析电路146可电耦合在一起。

[0032] 在一些实施例中，偏置电路142被配置成将电信号提供到上部磁铁定位控制器124、上部磁铁支撑结构122、上部磁铁102、上部磁铁电源126、电源控制器128、半导体晶片探测器130、晶片卡盘定位控制器120、晶片卡盘底座112、温度管理控制器118、晶片加热元件116或前述的任何组合。在另外的实施例中，偏置电路142被配置成经由晶片探测器控制器132和探测结构134将IC测试信号提供到IC 106，以探测IC 106的电性质(例如，MTJ的电阻状态)。在另外的实施例中，偏置电路142被配置成经由晶片探测器控制器132和探测结构
134将写入电流提供到IC 106，以设定MTJ的电阻状态(例如，低电阻状态或高电阻状态)。在另外的实施例中，偏置电路142被配置成经由晶片卡盘定位控制器120将晶片定位电信号提供到晶片卡盘底座112。在另外的实施例中，偏置电路142被配置成经由温度管理控制器118将温度控制电信号提供到晶片加热元件116。在又一另外的实施例中，偏置电路142被配置成经由上部磁铁支撑结构122将上部磁铁定位电信号提供到上部磁铁支撑结构122。

[0033] 在一些实施例中，偏置电路142被配置成经由电源控制器128和上部磁铁电源126将电信号提供到上部磁铁102，以使得上部磁铁102产生外部磁场104。举例来说，偏置电路142可将外部磁场测试信号提供到电源控制器128。基于外部磁场测试信号，电源控制器128可将对应的外部磁场强度信号提供到上部磁铁电源126。基于外部磁场强度信号(例如，量级、极性等)，上部磁铁电源126可将对应的外部磁场电流提供到上部磁铁102，以使得上部磁铁102基于外部磁场电流产生外部磁场104。

[0034] 在一些实施例中，测量电路144被配置成从上部磁铁定位控制器124、上部磁铁支撑结构122、上部磁铁102、上部磁铁电源126、电源控制器128、半导体晶片探测器130、晶片探测器控制器132、晶片卡盘定位控制器120、晶片卡盘底座112、温度管理控制器118、晶片加热元件116或前述的任何组合接收电信号。在另外的实施例中，测量电路144被配置成经由晶片探测器控制器132和探测结构134接收对应于IC 106的电性质(例如，MTJ的电阻状态)的IC输出信号。在另外的实施例中，测量电路144被配置成将IC输出信号提供到分析电路146。在又一另外的实施例中，分析电路146被配置成对每一个IC输出信号与IC输出阈值信号进行比较，以确定IC 106的电性质(例如，MTJ的电阻状态)。

[0035] 在一些实施例中，半导体晶片测试系统100的控制器(例如，上部磁铁定位控制器124、电源控制器128、晶片卡盘定位控制器120、温度管理控制器118和/或晶片探测器控制器132)和/或电路(例如，测试器电路140、偏置电路142、测量电路144和/或分析电路146)可体现为应用专用集成电路(application specific integrated circuit；ASIC)，其中晶体管、半导体存储器和/或其它半导体器件安置在半导体衬底上且彼此电耦合以实现其所需功能。在其它实施例中，半导体晶片测试系统100的控制器和/或电路可体现为现场可编程门阵列(field programmable gate array；FPGA)，所述FPGA已被编程以实现其所需功能。
在再一其它的实施例中，半导体晶片测试系统100的控制器和/或电路可体现为耦合到半导体存储器的微处理器，其中在微处理器上执行软件模块以执行其所需功能。因此，半导体晶片测试系统100的控制器和/或电路在一些实施方案中可由专用硬件组成，且在其它实施方案中可对应于硬件与软件的组合以实现其所需功能。

[0036] 图3示出包括图2的半导体晶片测试系统的一些实施例的自动半导体晶片测试单元300的一些实施例的透视图。

[0037] 如图3所示，自动半导体晶片测试单元300包括自动晶片探测单元302。在一些实施例中，自动晶片探测单元302包括由金属(例如，钢、铝等)制成的壳体。在另外的实施例中，自动晶片探测单元302包括晶片探测壳体114、铁磁性晶片卡盘110、晶片卡盘底座112(见例如图2)、半导体晶片探测器130(见例如图2)、晶片加热元件116(见例如图2)、温度管理控制器118(见例如图2)、晶片卡盘定位控制器120(见例如图2)或前述的任何组合。在另外的实施例中，自动晶片探测单元302被配置成接收晶片载体304(例如，晶片盒式载体(wafer cassette carrier))且自动地将半导体晶片108从晶片载体304移出并将半导体晶片108(见例如图2)放置在铁磁性晶片卡盘110上。在另外的实施例中，晶片探测壳体114是鼓形且延伸到自动晶片探测单元302的壳体中。在又一另外的实施例中，上部晶片探测壳体(未绘示)可安置在晶片探测壳体114的顶部上方。

[0038] 在一些实施例中，自动晶片探测单元302包括安置在晶片探测壳体114周围的安装环306。安装环306被配置成为各种半导体测试工具(例如，探测固持器)提供安装点。在另外的实施例中，上部磁铁支撑结构122可被安装到安装环306。在又一另外的实施例中，自动晶片探测单元302包括自动晶片探测界面308，其允许用户运行对自动晶片探测单元302的诊断、改变自动晶片探测单元302的操作例程和/或监视由自动晶片探测单元302执行的先前操作、当前操作或未来操作的结果。在这类实施例中，自动晶片探测界面308可包括第一数据用户输入元件310a(例如键盘、鼠标、触摸屏)和第一数据用户显示元件312a(例如监视器或一些其它视觉和/或音频输出器件)。

[0039] 在一些实施例中，自动半导体晶片测试单元300包括上部磁铁电源壳体单元314。在一些实施例中，上部磁铁电源壳体单元314包括由金属(例如，钢、铝等)制成的壳体。在另外的实施例中，上部磁铁电源壳体单元314包括上部磁铁电源126(见例如图2)和电源控制器128(见例如图2)。在另外的实施例中，上部磁铁电源壳体单元314电耦合到上部磁铁102。
在又一另外的实施例中，上部磁铁电源壳体单元314经由各种数据电缆/连接件电耦合到自动晶片探测单元302，以使得自动晶片探测单元302和上部磁铁电源壳体单元314可向彼此提供电信号。

[0040] 在一些实施例中，自动半导体晶片测试单元300包括半导体测试器单元316。在一些实施例中，半导体测试器单元316包括由金属(例如，钢、铝等)制成的壳体。在另外的实施例中，半导体测试器单元316包括测试器系统138(见例如图2)。在另外的实施例中，半导体测试器单元316经由各种数据电缆/连接件电耦合到自动晶片探测单元302和上部磁铁电源壳体单元314，以使得半导体测试器单元316、自动晶片探测单元302以及上部磁铁电源壳体单元314可向彼此提供电信号。在又一另外的实施例中，半导体测试器单元316包括半导体测试器单元界面318，其允许用户运行对半导体测试器单元316的诊断、改变半导体测试器单元316的操作例程和/或监视由半导体测试器单元316执行的先前操作、当前操作或未来操作的结果。在这类实施例中，半导体测试器单元界面318可包括第二数据用户输入元件310b(例如键盘、鼠标、触摸屏)和第二数据用户显示元件312b(例如监视器或一些其它视觉和/或音频输出器件)。

[0041] 如图4中所示出，提供使用图2的半导体晶片测试系统来测试安置在半导体晶片上的集成芯片的方法的一些实施例的流程图400。虽然图4的流程图400在本文中经示出且描述为一系列动作或事件，但应了解，这类动作或事件的所示出排序不是限制性的。举例来说，除本文中所示出和/或所描述的动作或事件之外，一些动作可与其它动作或事件以不同次序发生和/或同时发生。另外，并非需要所有所示出的动作来实施本文中所描述的一个或多个方面或实施例，且可在一个或多个单独动作及/或阶段中执行本文中所描绘的动作中的一个或多个。

[0042] 在动作402处，将包括集成芯片(IC)的半导体晶片提供到半导体晶片测试系统。举例来说，参考图2，将包括IC 106的半导体晶片108提供到半导体晶片测试系统100。在一些实施例中，可经由自动晶片操控系统将半导体晶片108提供到半导体晶片测试系统100，或用户可手动地将半导体晶片108提供到半导体晶片测试系统100。

[0043] 在动作404处，将半导体晶片定位在铁磁性晶片卡盘上，其中铁磁性晶片卡盘安置在上部磁铁下方。举例来说，参考图2，将半导体晶片108定位在铁磁性晶片卡盘110上，其中上部磁铁102安置在铁磁性晶片卡盘110上方。在一些实施例中，可通过机器人半导体晶片定位系统将半导体晶片108定位在铁磁性晶片卡盘110上，所述机器人半导体晶片定位系统将半导体晶片108从晶片载体移出且将半导体晶片108定位在铁磁性晶片卡盘110上。

[0044] 在动作406处，将一个或多个导电探针定位在IC上。举例来说，参考图2，可将多个导电探针136选择性地定位在IC 106上。在一些实施例中，将一个或多个导电探针定位在IC 106上的工艺包括经由测试器电路140(例如，经由偏置电路142)将探测器定位电信号提供到晶片探测器控制器132。晶片探测器控制器132被配置成接收探测器定位电信号且将包括导电探针136的探测结构134选择性地定位到IC 106上。在一些实施例中，机器人探测结构定位系统可耦合到晶片探测器控制器132且被配置成将探测结构134物理地定位在IC 106上。

[0045] 在一些实施例中，半导体晶片108可包括多个IC 106。在这类实施例中，可将探测结构134先后定位在多个IC 106中的每一个上，以使得可对多个IC 106中的每一个执行电测试。在另外的实施例中，机器人探测结构定位系统可在多个IC 106中的各个IC 106之间物理地移动探测结构134，以将探测结构134先后定位在多个IC 106上。在又一另外的实施例中，探测结构134可处于半导体晶片108之上的固定位置，且机器人半导体晶片定位系统可物理地移动铁磁性晶片卡盘110(或晶片卡盘底座112)以将探测结构134先后定位在多个IC 106上。

[0046] 在动作408处，对IC执行电测试，其中电测试包括在上部磁铁与铁磁性晶片卡盘之间产生外部磁场，且其中铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度穿过IC。在一些实施例中，可对IC执行多个电测试。

[0047] 举例来说，参考图2，可对IC 106执行第一电测试。在一些实施例中，第一电测试被配置成测试安置在IC 106上的具有MTJ的MRAM器件107，以确定IC 106的性能特性，例如安全外部磁场操作条件、温度相关安全磁场强度操作条件或类似性能特性。在另外的实施例中，安全外部磁场操作条件可建立可穿过IC 106的外部磁场强度的范围(例如，在最大外部磁场强度与最小磁场强度之间)，其中在所述范围中MTJ将保持设定电阻状态(例如，低电阻状态或高电阻状态)。在又一另外的实施例中，温度相关安全磁场强度操作条件可建立可在多个预定温度(例如，在约0℃与约150℃之间)下穿过IC 106的温度相关外部磁场强度的范围(例如，在温度相关最大外部磁场强度与最小温度相关磁场强度之间)，其中MTJ将在温度相关外部磁场强度的所述范围内保持设定电阻状态。

[0048] 在一些实施例中，执行第一电测试的工艺包括经由半导体晶片探测器130和测试器电路140将写入电流提供到IC 106，以设定MTJ的设定电阻状态(例如，高电阻状态)。在设定MTJ的电阻状态之后，在上部磁铁102与铁磁性晶片卡盘110之间产生外部磁场104，其中铁磁性晶片卡盘110放大外部磁场104以使得外部磁场104以放大的磁场强度穿过IC 106。在另外的实施例中，外部磁场104可在导电探针136定位在IC 106上的情况下穿过IC 106。
在另外的实施例中，放大的磁场强度大于0.1特斯拉。在又一另外的实施例中，可在整个电测试中的各个阶段处经由晶片加热元件116将IC 106加热(或经由晶片冷却元件将IC 106冷却)到预定义测试温度(例如，在约0℃与约150℃之间)。

[0049] 在一些实施例中，产生外部磁场104的工艺包括将外部磁场测试信号提供到电源控制器128。基于外部磁场测试信号，电源控制器128将对应的外部磁场强度信号提供到上部磁铁电源126。基于外部磁场强度信号(例如，量级、极性等)，上部磁铁电源126可将对应的外部磁场电流提供到上部磁铁102，以使得上部磁铁102产生外部磁场104。一旦产生外部磁场104，外部磁场就被铁磁性晶片卡盘110放大，以使得外部磁场104以放大的磁场强度穿过IC 106。在一些实施例中，放大的磁场强度大于上部磁铁102可依靠自身而产生的最大磁场强度，上部磁铁102可依靠自身而产生的最大磁场强度可被称为上部磁铁102最大磁场强度)。在另外的实施例中，可将具有不同量级的对应的外部磁场电流先后提供到上部磁铁102，以改变外部磁场104的磁场强度，和/或可将具有不同极性的对应的外部磁场电流先后提供到上部磁铁102，以使外部磁场104在第一方向或与第一方向相反的第二方向上穿过IC。在又一另外的实施例中，产生外部磁场104的工艺可包括磁场强度扫掠(sweep)，所述磁场强度扫掠包括以预定义间隔将外部磁场104的外部磁场强度从较低磁场强度(例如，约
0.01特斯拉)增大到较高磁场强度(例如，约1特斯拉)。

[0050] 在产生外部磁场104之后，测试器电路140(例如，偏置电路142)经由晶片探测器控制器132和探测结构134将IC测试信号提供到IC 106以探测MTJ的电阻状态。在一些实施例中，以预定义间隔将IC测试信号提供到IC 106。基于IC测试信号和MTJ的电阻状态，测试器电路140(例如，测量电路144)经由晶片探测器控制器132和探测结构134从IC 106接收IC输出信号。在一些实施例中，测试器电路140在预定义间隔中的每一个处接收单独IC输出信号。在测试器电路140接收IC输出信号之后，测量电路144将IC输出信号提供到分析电路146。分析电路146将IC输出信号中的每一个与阈值IC输出信号进行比较，以确定MTJ的电阻状态。在一些实施例中，在外部磁场104正穿过IC 106时和/或在磁场已穿过IC 106之后，测试器电路140可将IC测试信号提供到IC 106、接收IC输出信号和/或对IC输出信号与阈值IC输出信号进行比较。

[0051] 在一些实施例中，分析电路146对IC输出信号进行比较以确定在MTJ的设定电阻状态未从第一电阻状态(例如，低电阻状态)切换到第二电阻状态(例如，高电阻状态)(或反之亦然)的情况下可穿过IC的最大磁场强度。在另外的实施例中，分析电路146对IC输出信号进行比较以确定在MTJ的设定电阻状态未从第一电阻状态切换到第二电阻状态(或反之亦然)的情况下可穿过IC的对应于多个预定义温度下的最大磁场强度的多个温度相关最大外部磁场强度。在这类实施例中，随着预定义温度升高，对应的温度相关最大外部磁场强度可能减小。在又一另外的实施例中，分析电路146对IC输出信号进行比较以确定IC 106是否具有功能缺陷(例如，因非功能性(nonfunctional)的MRAM器件107而导致的器件性能降低)。在这类实施例中，IC 106可被分区(binned out)(例如，基于IC 106的性能特性来分类且放置到区间(bins)中)和/或IC 106可通过修复工艺(例如，烧断熔丝以对IC 106上的电路进行重路由)来修复功能缺陷。

[0052] 由于铁磁性晶片卡盘110将外部磁场104放大为具有放大的磁场强度，所以对IC 106执行的电测试可检测在上部磁铁102最大磁场强度以上存在于IC 106中的功能缺陷和/或定义在上部磁铁102最大磁场强度以上IC的性能特性。更具体地说，对IC 106执行的电测试可检测在上部磁铁102最大磁场强度以上时存在于MRAM器件107(和/或MTJ)中的功能缺陷和/或定义在上部磁铁102最大磁场强度以上MRAM器件107(和/或MTJ)的性能特性。因此，由于半导体晶片测试系统100可定义在上部磁铁102最大磁场强度以上时MRAM器件107(和/或MTJ)的一些性能特性和/或检测在第一最大磁场强度以上时存在于IC 106中的一些功能缺陷，因而增加IC 106在高磁场应用中的采用。

[0053] 在一些实施例中，可对IC 106执行第二电测试。在一些实施例中，第二电测试被配置成在存在外部磁场104的情况下测试IC 106(或MRAM器件107)的读取功能性。在这类实施例中，当外部磁场104穿过IC 106时，测试器电路140可将读取信号提供到MRAM器件107、从IC 106接收输出读取信号且将输出读取信号与阈值输出读取信号进行比较，以在存在外部磁场104的情况下确定MRAM器件107的读取功能性。在另外的实施例中，外部磁场104的磁强度可在第二电测试期间改变。

[0054] 在一些实施例中，可对IC 106执行第三电测试。在一些实施例中，第三电测试被配置成在存在外部磁场104的情况下测试IC 106(或MRAM器件107)的写入功能性(例如，平行于反平行写入(parallel to anti-parallel write)，且反之亦然)。在这类实施例中，当外部磁场104穿过IC 106时，测试器电路140可在各种磁场强度下将写入信号提供到MRAM器件107。随后，在将写入信号中的每一个提供到MRAM器件107之后，测试器电路可在存在外部磁场104的情况下接收读取信号且将读取信号与阈值读取信号进行比较以确定MRAM器件107的写入功能性。

[0055] 在一些实施例中，本申请提供一种半导体晶片测试系统。半导体晶片测试系统包含具有一个或多个导电探针的半导体晶片探测器，其中半导体晶片探测器被配置成将一个或多个导电探针定位在安置于半导体晶片上的集成芯片(IC)上。另外，半导体晶片测试系统包含铁磁性晶片卡盘，其中铁磁性晶片卡盘被配置成在晶片探测器将一个或多个导电探针定位在IC上时固持半导体晶片。上部磁铁安置在铁磁性晶片卡盘上方。上部磁铁被配置成在上部磁铁与铁磁性晶片卡盘之间产生外部磁场，且铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度穿过IC。

[0056] 在上述半导体晶片测试系统中，所述上部磁铁是电磁铁。

[0057] 在上述半导体晶片测试系统中，所述铁磁性晶片卡盘是临时磁铁。

[0058] 在上述半导体晶片测试系统中，所述外部磁场在所述一个或多个导电探针被定位在所述集成芯片上时穿过所述集成芯片，且其中所述放大的磁场强度在约0.01特斯拉与约1特斯拉之间。

[0059] 在上述半导体晶片测试系统中，进一步包括：晶片探测壳体，其中所述铁磁性晶片卡盘安置在所述晶片探测壳体中，且其中所述上部磁铁安置在所述晶片探测壳体上方。

[0060] 在上述半导体晶片测试系统中，所述铁磁性晶片卡盘的组合物包括约99.9％的铁磁性材料。

[0061] 在上述半导体晶片测试系统中，所述铁磁性材料是铁、钴或镍。

[0062] 在其它实施例中，本申请提供一种用于测试安置在半导体晶片上的集成芯片的方法。所述方法包含将包括集成芯片(IC)的半导体晶片提供到半导体晶片测试系统。半导体晶片测试系统包含安置在铁磁性晶片卡盘上方的上部磁铁，且半导体晶片测试系统包含具有一个或多个导电探针的半导体晶片探测器。将半导体晶片定位在铁磁性晶片卡盘上。将一个或多个导电探针定位在IC上。在上部磁铁与铁磁性晶片卡盘之间产生外部磁场，其中铁磁性晶片卡盘放大外部磁场，以使得外部磁场以放大的磁场强度穿过IC。经由一个或多个导电探针将IC测试信号提供到IC。经由一个或多个导电探针接收基于IC测试信号的IC输出信号，以确定IC的性能特性。

[0063] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，所述放大的磁场强度大于约0.01特斯拉。

[0064] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，进一步包括：在产生所述外部磁场之前，经由所述一个或多个导电探针将写入电流提供到所述集成芯片，以将磁性隧道结的电阻状态设定为第一电阻状态，其中所述磁性隧道结被配置成在所述第一电阻状态与不同于所述第一电阻状态的第二电阻状态之间切换；在产生所述外部磁场之后，将所述集成芯片测试信号提供到所述磁性隧道结，以探测所述磁性隧道结的所述电阻状态；以及将所述集成芯片输出信号与阈值输出信号进行比较，以确定所述外部磁场是否将所述磁性隧道结的所述电阻状态从所述第一电阻状态切换到所述第二电阻状态。

[0065] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，所述集成芯片的所述性能特性包括最大外部磁场强度，且其中所述磁性隧道结的所述电阻状态在所述最大外部磁场强度处或在所述最大外部磁场强度以上从所述第一电阻状态切换到所述第二电阻状态。

[0066] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，进一步包括：执行磁场强度扫掠的第一情形以确定所述最大外部磁场强度，其中所述磁场强度扫掠包括：以预定义间隔将所述外部磁场的所述磁场强度从较低磁场强度增大到较高磁场强度；将一系列集成芯片测试信号提供到所述磁性隧道结以探测所述间隔中的每一个处的所述磁性隧道结的所述电阻状态；接收对应于所述集成芯片测试信号的一系列集成芯片输出信号；以及将所述一系列集成芯片输出信号的所述集成芯片输出信号中的每一个与所述阈值输出信号进行比较，以确定所述间隔中的每一个处的所述磁性隧道结的所述电阻状态。

[0067] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，进一步包括：在正执行所述磁场强度扫掠的所述第一情形时，将所述集成芯片加热到第一预定义测试温度；执行所述磁场强度扫掠的第二情形；以及在正执行所述磁场强度扫掠的所述第二情形时，将所述集成芯片加热到不同于所述第一预定义测试温度的第二预定义测试温度。

[0068] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，所述集成芯片的所述性能特性包括：第一温度相关最大外部磁场强度，其中当所述集成芯片处于所述第一预定义测试温度时，所述磁性隧道结的所述电阻状态在所述第一温度相关最大外部磁场强度处或在所述第一温度相关最大外部磁场强度以上从所述第一电阻状态切换到所述第二电阻状态；以及第二温度相关最大外部磁场强度，其中当所述集成芯片处于所述第二预定义测试温度时，所述磁性隧道结的所述电阻状态在所述第二温度相关最大外部磁场强度处或在所述第二温度相关最大外部磁场强度以上从所述第一电阻状态切换到所述第二电阻状态。

[0069] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，所述较低磁场强度为约0.01特斯拉且所述较高磁场强度为约1特斯拉。

[0070] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，所述第一预定义测试温度和所述第二预定义测试温度在约0℃与约150℃之间。

[0071] 在另外其它实施例中，本申请提供一种用于测试安置在半导体晶片上的集成芯片的方法。所述方法包含将具有集成芯片(IC)的半导体晶片定位在铁磁性晶片卡盘上。IC包含磁性隧道结(MTJ)，且MTJ被配置成在第一电阻状态与第二电阻状态之间切换。将探测器定位电信号提供到晶片探测器控制器，其中晶片探测器控制器基于探测器定位电信号将一个或多个导电探针定位在IC上。经由一个或多个导电探针将写入电流提供到IC，以将MTJ的电阻状态设定成第一电阻状态。在将一个或多个导电探针定位在IC上时，将第一磁场测试信号提供到安置在铁磁性晶片卡盘正上方的上部磁铁，以在上部磁铁与铁磁性晶片卡盘之间产生第一外部磁场，其中第一外部磁场在第一方向上穿过IC。在产生第一外部磁场之后，经由一个或多个导电探针将第一测试输入电信号提供到IC以探测MTJ的电阻状态；通过测试器电路来接收基于第一测试输入电信号和MTJ的电阻状态的第一测试输出电信号；以及通过测试器电路来对第一测试输出电信号与阈值信号进行比较，以确定MTJ的电阻状态是第一电阻状态还是第二电阻状态。

[0072] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，产生所述第一外部磁场包括：将第一外部磁场测试信号提供到电源控制器；基于所述第一外部磁场测试信号，经由所述电源控制器将第一外部磁场强度信号提供到电源；以及基于所述第一外部磁场强度信号，将第一外部磁场强度电流提供到所述上部磁铁以产生所述第一外部磁场，其中所述铁磁性晶片卡盘放大所述第一外部磁场的第一磁场强度，以使得所述第一外部磁场以第一放大的磁场强度穿过所述集成芯片。

[0073] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，进一步包括：通过以下操作来产生第二外部磁场，所述第二外部磁场在与所述第一方向相反的第二方向上穿过所述集成芯片：将第二外部磁场测试信号提供到所述电源控制器；基于所述第二外部磁场测试信号，经由所述电源控制器将第二外部磁场强度信号提供到所述电源；以及基于所述第二外部磁场强度信号，将第二外部磁场强度电流提供到所述上部磁铁，以产生所述第二外部磁场，所述第二外部磁场强度电流具有与所述第一外部磁场强度电流相反的电极性，其中所述铁磁性晶片卡盘放大所述第二外部磁场的第二磁场强度，以使得所述第二外部磁场以第二放大的磁场强度穿过所述集成芯片；在产生所述第二外部磁场之后：经由所述一个或多个导电探针将第二测试输入电信号提供到所述集成芯片，以探测所述磁性隧道结的所述电阻状态；接收基于所述第二测试输入电信号和所述磁性隧道结的所述电阻状态的第二测试输出电信号，其中所述测试器电路接收所述第二测试输出电信号；以及对所述第二测试输出电信号与所述阈值信号进行比较，以确定所述磁性隧道结的所述电阻状态是所述第一电阻状态还是所述第二电阻状态，其中所述测试器电路对所述第二测试输出电信号与所述阈值信号进行比较。

[0074] 在上述用于测试安置在半导体晶片上的集成芯片的方法中，其中：在所述第一磁场正穿过所述集成芯片时，将所述第一测试输入电信号提供到所述集成芯片；在所述第一磁场正穿过所述集成芯片时，所述测试器电路接收所述第一测试输出电信号；在所述第二磁场正穿过所述集成芯片时，将所述第二测试输入电信号提供到所述集成芯片；以及在所述第二磁场正穿过所述集成芯片时，所述测试器电路接收所述第二测试输出电信号。

[0075] 以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

标题	发布/更新时间	阅读量
一种半导体晶片	2020-05-11	545
半导体晶片和半导体晶片检查方法	2020-05-12	1022
半导体外延晶片	2020-05-12	177
刻划半导体设备的晶片	2020-05-13	99
半导体晶片收纳容器	2020-05-13	781
半导体晶片	2020-05-11	855
具有晶片边缘确保结构的半导体晶片	2020-05-12	795
半导体晶片	2020-05-11	181
半导体晶片和制造方法	2020-05-13	944
半导体晶片的研磨方法及半导体晶片	2020-05-12	526

半导体晶片测试系统

半导体晶片测试系统

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：