[0002]本发明涉及三维集成电^各和用于制造三维集成电^各的装 置、方法和系统；更准确地i兌，本发明有关于用于三维集成电路的 互连金属化的装置、方法和系统。

[0003]三维集成电^各包括两个或多个具有集成电^^的半导体芯 片或包括两个或多个具有集成电路的半导体晶片。该半导体芯片或 半导体晶片是在三个维度上堆叠起来、粘合并电性互连，也就是说，在该半导体芯片或半导体晶片之内集成且在该半导体芯片或半导 体晶片之间集成。该芯片之间或该晶片之间的互连是通过从一个或 多个该芯片或一个或多个该半导体晶片的背面到前面的透孔 (through hole )实5见的。才奂句i舌i兌，芯片的堆4戋或晶片的堆对戈之间 的电性连接是通过透孔的方式实现的。三维集成电路具有大量的透 孔，以在该半导体芯片之间或该半导体晶片之间实现互连金属化。[0004]依照 一些设计，三维集成电路会使用具有小于1微米的直 径的透孔。 一些透孔的长度在几微米到2(M鼓米或更长的范围内。其 后果是，与制造二维集成电^各的标准:技术相比，处理该透孔的纟从一黄 比是极高的。制造二维集成电路的典型工艺不能轻易地处理制造三 维集成电路所需要的的极高的纵横比。而且，制造二维集成电路的 典型工艺是为处理盲孔而设计的。需要另外的工艺步骤来成功地形 成透孑L。

[0005]对于铜金属化的具体实施例，三维集成电路的要求可包 才舌在该透:?L的侧壁上沉积电介质层、在该电介质层上沉^积阻障层以 及足以使得在该堆栈中的不同的芯片或晶片上的电^各能够电性互 连的铜填充。这些与三维集成电路的极高纵横比相关的要求使得使 用标准的二维集成电^各处理纟支术成功制造三维集成电^^的前景相当泪少茫。

[0006]显然，使用标准的二维集成电路制造技术不能满足制造 三维集成电路的所有这些要求。三维集成电路的实际制造要求能够 满足三维集成电路金属化的要求的新的工艺、装置和系统。更准确 地说，有对于能够满足三维集成电路的超高纵横比要求，同时能够 提供质量达到高性能器件要求的绝缘体、阻障层和金属等材料的沉 积的新的工艺、装置和系统的需要。

[0007]本发明涉及用于制造三维集成电^各的方法、装置和系统。 本发明寻求克服制造三维集成电路（例如具有集成电路的半导体芯 片或半导体晶片的堆栈）的标准技术的一个或多个缺陷。

[0008]本发明的一个方面是提供一种用于处理制造三维集成电 路的晶片的方法。在一个实施方式中，该方法包含提供具有多个透孔的晶片。而且，该方法包括使用设置于工艺室内的晶片夹具支撑 该晶片。该方法进一步包括当该晶片^L支撑于该晶片夹具上时，在 该晶片的正面和该晶片的背面之间产生压力差，以便该压力差使得 流体通过该透孔流动。而且，该方法包括在该工艺室中为制造集成 电路的至少一个工艺创建工艺条件。[0009]本发明的另 一 个方面是纟是供一种于被配置为处理制造三 维集成电路的晶片的系统。依照一个实施方式，该系统包含被配置 为在亚大气压下处理该晶片的工艺室。该系统还包括设置于该工艺 室内的晶片夹具，该晶片夹具包含大体上刚性的本体，该本体被配 置，以4是供实在的平面，以与该半导体晶片的背面接触。该晶片夹 具具有与该平面流体连通的流体流动沟道。该系统进一步包纟舌与该 流体流动沟道连接的真空泵，纟皮配置为在该半导体晶片的正面和背 面之间产生压力差。[0010]应当理解，本发明不限于在下述具体实施方式和附图中 所呈现的结构的细节和元件的设置的应用。本发明具有其它实施方 式，而且可以通过多种方式来实施或l丸行。而且，应当理解，此处 所用的语句和术语是为了描述的目的，不应当净皮理解为限制性的。[OOll]如此，本领域的技术人员应当理解，本揭示所依据的构 想可以4艮容易的作为其它结构、方法和系统的设计基础，以实现本 发明的各个方面。因此，重要的是，权利要求应当被认为是包含这 些等同结构，只要其不悖离本发明的精神和范围。附图说明图l是本发明的一个实施方式的图示。 图1A是本发明的一个实施方式的图示。图2是本发明的一个实施方式的图示。图2A是本发明的一个实施方式的图示。图2B是本发明的一个实施方式的图示。图2C是本发明的一个实施方式的图示。图2D是本发明的一个实施方式的图示。图3是本发明的一个实施方式的图示。图4是本发明的一个实施方式的图示。图4A是本发明的一个实施方式的图示。图5是本发明的一个实施方式的图示。图5A是本发明的一个实施方式的图示。图5B是本发明的一个实施方式的图示。图6是本发明的一个实施方式的图示。[0012]本领域的技术人员可以理解，图中的元件是简单而清楚 的表示的，不一定是按照比例描绘的。例如，图中一些元件的尺寸 可能相对于其它的元件是夸大的，以^更于4足进对本发明的实施方式的理解。具体实施方式[0013]本发明涉及三维集成电路的互连金属化。更准确地说， 本发明涉及形成该金属化以对从半导体晶片的前面到背面穿过该 半导体晶片的金属化连线。该金属化用于在三维集成电路中使用的 上级半导体晶片。[0014]下面，本发明的实施方式的操作主要是以对在堆栈晶片 三维集成电路中使用的半导体晶片的处理为背景讨论的。更准确地 说，本发明的实施方式的操作是以对三维硅集成电路的硅晶片的处 理为背景讨论的。然而，应当理解，本发明的实施方式可以被用于 其它的半导体器件及其它半导体晶片。[0015]在下面对附图的描述中，使用同样的参考标号代表所有 附图共有的大体上相同的元件或步骤。[0016]现在参考图1、图1A和图1B,其中显示了^^皮配置为处理 晶片24以用于三维集成电路制造的系统20的横截面侧视图。系统20 包4舌工艺室30、晶片夹具35和真空泵40。[0017]工艺室30大体上可以是通常用于处理半导体晶片以进行 集成电路金属化的任何类型的工艺室。工艺室30的合适的类型的工 艺室的实施例是化学气相沉积室、低k化学气相沉积室、大气压化 学气相沉积室、原子层沉积室、等离子体增强化学气相沉积室、无 电-沉积室和电学沉4只室。[0018]换句话i兌，工艺室3(H皮配置为完成用于三维集成电^各的 晶片的金属化所必须的工艺。 一些可以使用工艺室30完成的工艺的 实施例是电介质材料，比如二氧化硅、氮化硅、碳化硅和低k电介 质的沉积；金属阻障层，比如钽、氮化钽和氮化钨的沉积；金属比 如铜的沉积；表面处理比如表面清洁和4吏表面金属富集。[0019]晶片24被配置为用于三维集成电路。典型的三维集成电 路包括两个或多个具有集成电路的半导体芯片或两个或多个具有 集成电路的半导体晶片堆叠在一起而且在三维上电性互连，也就是 说，在该半导体芯片或半导体晶片之内集成且在该半导体芯片或半 导体晶片之间集成。该芯片之间或该晶片之间的互连是通过从一个 或多个该芯片或一个或多个该半导体晶片的背面到前面的透孔实 现的。晶片24具有至少一个透孔27，以进4于金属化互连。；陂用来进 行集成电路的实际处理的晶片可能有大量透孔。然而，为了描绘的 更加清楚，在图l、图1A和图1B中只显示了一个透孔。[0020]作为本发明的 一 些实施方式的 一 个选项，晶片24包含半 导体晶片，比如硅晶片。作为替代，本发明的其它实施方式被安排 为处理除了标准半导体晶片以外的晶片。本发明的实施方式的晶片 或其它基板的实施例包括但不限于，普通晶片、加薄的晶片、部分 晶片、加薄的部分晶片、玻璃基板、氧化铝基板、在绝缘体基板上造集成电路的基板。[0021 ]晶片夹具35被配置为在工艺室30中在晶片24处理过程中 固定晶片24。晶片夹具35包含埃大体上刚性的本体，其被配置以提 供实在的平面36，以接触半导体晶片24的背面。晶片夹具35具有流 体流动沟道38,其与平面36流体连接。晶片夹具35与真空泵40连接， 以在平面36上产生减小的压力；该减小的压力是由真空泵40通过流 体流动沟道38产生的。施加在平面36的减小的压力在半导体晶片24 的正面和背面产生压力差。该压力差使得在工艺室30中提供的工艺 液体的至少 一部分通过透孔27乂人晶片24的正面吸收到背面，然后通 过流体流动沟道38流到真空泵40上。图l所示的晶片夹具35具有不 止一种可能的设计；晶片夹具35的其它的结构也是可能的，该结构 可以4吏得流体从表面36流向真空泵40更加容易。[0022]晶片夹具35包含与集成电路制造工艺兼容的材料。优选 地，晶片夹具35是由在工艺室中使用的其它类型的半导体晶片夹具 的材料制成的。用于制造晶片夹具35的合适材料的实施例是铝、阳 才及4匕铝、不4秀钢、塑碎+和陶瓷比如石凡土和氮〗匕铝。而且晶片夹具35 可包含比如聚酰胺及与工艺室30中进行的半导体工艺兼容的其它 聚合物等材料。[0023]真空泵40被配置为相对于工艺室30中的工艺压力较小的 压力。可以用作真空泵40的真空泵类型的实施例是机械泵、扩散泵、 增压涡轮-分子泵、低温泵及能够产生压力差的其它类型的泵。优选 地，真空泵40是选定的以使其与工艺室30中发生的工艺相兼容。可 选地，真空泵40可包含用于为该工艺室制造减小的压力条件的真空 系统。由真空泵40产生的减小的压力必须纟皮控制，以4吏其相对于工 艺室内的压力足够4氐，以增强流体通过透孔27从该晶片的正面到背 面的流动。[0024]流体通过透孔27乂人该晶片的正面到背面的增强的流动<吏 得透孔27的侧壁能够:帔更有效地处理。尤其是，通过连4妾在一起的 晶片夹具35和真空泵40产生的压力差，工艺流体进出透孔27的流动 可以一皮增强。通过使更多的工艺气体暴露于透孔27的壁，增强的流 体流动改善了在透孔27中4丸行的工艺的效果。相比于通常在同样尺 寸的盲孔中执行的类似工艺所可能达到的，甚至是在没有提供该透 孔的增强的真实流动的晶片夹具上的透孔中#1行的类似工艺所可 能达到的，发生在透孔27中的通过透孔的流体的流动可以实现更好[0025]如上所示，用于工艺室30的工艺流体可包含一种或多种 活性气体或气体混合物，比如用于沉积电介质的活性气体、用于沉 积导电的阻障层的活性气体、用于沉积金属的活性气体、用于表面 清洁的活性气体和用于表面处理的活性气体。对本发明的一些实施方式，该工艺流体包^"维持在亚大气压下的气体，以处理晶片24。作为一个选项，在工艺室30中使用的工艺流体可包括气体，该气体 维持在一定压力下，以在小于1托的压力下真空处理半导体晶片24。 或者，该工艺气体可以,皮维持在大气压下或高于大气压的压力下， 以处理晶片24。在工艺室3(H吏用的工艺流体可包含一种或多种液体 或液体混合物，比如那些用于通过无电沉积或电化学镀沉积金属的 液体或液体混合物。作为一个选项，该工艺流体可包含一种或多种 用于清洁半导体晶片24的液体。[0026]本发明的那些包括^皮配置为 <吏用 一种或多种活性气体的 工艺室30的实施方式，可进一步包含电4及42,其余晶片夹具35并在 一起，如图1A所示。包括电才及42,以^f更施加于电才及42的静电电荷产 生静电力，该静电力足以将晶片24静电夹持在晶片夹具35上适当的 位置。在半导体晶片处理中，经常对晶片使用静电夹持。图1A所示 的电极42的结构具有不止一个实施例。还可以使用其它在晶片夹具 35的详细i殳计中可能更适用的结构。[0027]作为本发明的实施方式的另一个选项，晶片夹具35可进 一步包含机械夹具44，如图1B所示。机械夹具44被配置为将晶片24 物理夹持在晶片夹具35的恰当位置。在半导体晶片处理中经常对晶 片^吏用才几械夹持。图1B中所示的夹具44的结构具有不止一个实施 例；还可以-使用其它在晶片夹具35的详细i殳计中更加适用的结构。[0028]现在参考图2,其中显示了依照本发明的一个实施方式的 系统20的横截面的侧视图，其被配置为对用来制造三维集成电路的 半导体晶片25进行处理。系统20包括工艺室30、晶片夹具35和真空 泵40。[0029]工艺室30大体上可以是通常用于处理半导体晶片以进行 集成电路金属化的任何类型的工艺室。工艺室30的合适的类型的工艺室的实施例是化学气相沉积室、低k化学气相沉积室、大气压化 学气相沉积室、原子层沉积室、等离子体增强化学气相沉积室、无 电沉积室和电化学沉积室。[0030]4灸句话4兌，工艺室3(H皮配置为完成用于三维集成电^各的 晶片的金属化所必须的工艺。 一些可以-使用工艺室30完成的工艺的 实施例是电介质材料，比如二氧化硅,氮化硅、碳化硅和低k电介 质的沉积；金属阻障层，比如钽、氮化钽和氮化钨的沉积；金属比 如铜的沉积；表面处理比如表面清洁和使表面金属富集。[0031]晶片25被配置为用于三维集成电路。该三维集成电路包 括堆叠并粘合在一起的两个或多个具有集成电路的半导体芯片或 两个或多个具有集成电路半导体晶片。该集成电路在三维上电性互 连。芯片之间或晶片之间的互连是通过从 一 个或多个芯片或 一 个或 多个半导体晶片的背面到正面的透孔完成的。晶片25具有用于金属 4匕互连的至少一个i里头透孑L ( counterbore through hole ) 28。 i里头透 孑L28是木亍准的i里头^L，其中该3L的一端具有一直径，而该^L的另一 端具有一较大直径。晶片25被配置，以使其具有埋头孔28,其在晶 片的正面（也就是集成电路形成的那一面）具有小直径，而在晶片 的背面具有埋头孔28的大直径端。[0032]所示的晶片25的埋头孔的结构可以进一 步增强埋头孔28 的小直径部分的流体流动。可以实现增强的流体流动，同时保持透 孔金属化互连所需的纵横比。更准确地说，对于本发明的一些实施 方式，埋头孔28可以对埋头孔28的小直径部分4是供改进的处理条 件。埋头孔28的大直径端位于晶片的背面；背面的较大的孔在晶片 的背面提供了更好的流体流动。通过在晶片的背面设置大直径孔， 该專交大直径的孔还可以容易地4皮去除，乂人而不会存在于最终的三维 集成电路中。当该晶片被部分去除以加薄该晶片时，该较大直径的 孔被去除。该加薄的晶片被用于三维集成电路中。[0033]图2A进一步描绘了晶片25,其中显示了依照本发明的一 个优选实施方式的晶片25的正面的俯视图。图2A显示了晶片25,其 具有多个埋头孔28。更准确地i兌，晶片25具有多个小直径孔28A， 该多个小直径孔28A与多个较大直径孔28B线性连接以形成多个埋 头孔28。图2A用虚线显示了大直径孔28B;大直径孔28B在晶片的 背面，在俯视图中被隐藏。依照晶片25的一些结构，小直径孔28A 可具有亚孩i米直径。优选地，大直径的孔28B的直径足够大，以4是 供通过小直径孔28A的增强的流体流动。[0034]作为本发明的一些实施方式的一个选项，该晶片的透孔 可以具有超过两个直径，以形成具有超过一个肩部的埋头孔。任对 本发明的一些实施方式，可以使用任何实际数量的孔的直径。图2B 显示了具有修改版埋头透孔29B的晶片25B的横截面侧视图。修改版 埋头透孔29B沿着孔的长度在不同的区域具有三个直径，这样-修改 版埋头孔就具有两个肩部，该两个肩部是由于孔的直径的阶梯变化 而形成的，而不是^f象标准i里头孔那才羊具有一个肩部。作为本发明的 实施方式的另一个选项，透孔也可以具有锥形侧壁，从而对于该孔 的长度的至少一部分形成圓锥形，其较大开口在该晶片或其它基板 的背面。更准确地-说，本发明的实施方式具有穿透该晶片或其它基 板的反向下沉孑L ( countersink hole )。图2C显示了具有反向下沉透孔 29C的晶片25C的横截面侧视图。在本发明的其它实施方式中，透 孔具有其它的可用的形状，例如弯曲的侧壁。作为一个选项，半王求状埋头透孔具有与圆柱孔部分连接的半球孔部分，从而组合成所用 的通孔。图2D显示了晶片25D的横截面侧视图，其具有适用于本发 明的 一些实施方式的半J求状埋头透孑L29D。[0035]如图2所示，晶片夹具35被配置为在工艺室30中对晶片25 进行处理的过程中固定晶片25。晶片夹具35包含大体上刚性的本 体，其包才舌实在的多孔材泮+45。多孑L材料45一皮配置，以允许流体流过。晶片夹具35被配置，以便多孔材料45提供大体的平面36,以解 除半导体晶片25的背面。晶片夹具35具有流体流动沟道38,其与多 孔材料45流体连通，从而与平面36流体连通。晶片夹具35与真空泵 40连接，在平面36上产生减小的压力。该减小的压力是由真空泵40 通过流体流动沟道38产生的。应用到平面36上的减小的压力在半导 体晶片25的正面和背面产生压力差。压力差导致工艺室30中提供的 工艺流体的至少 一部分通过埋头孔28^皮从晶片25的正面吸收到晶 片25的背面，然后通过多3L才才泮牛45禾口;;克体流动沟道38;危到真空泵40 上。图2所示的晶片夹具具有不止一个可能的设计；晶片夹具35的 其它能够提供替代的流体流动特性的结构也是可能的。[0036]晶片夹具35包含与集成电路制造工艺兼容的材料。优选 地，晶片夹具35是由在工艺室中使用的其它类型的半导体晶片夹具 的材料制成的。用于制造晶片夹具35的合适材料的实施例是铝、阳 才及^匕铝、不《秀钢和陶资比如石凡土和氮4匕铝。而且晶片夹具35可包含 比如聚酰胺及与工艺室30中进行的半导体工艺兼容的其它聚合物 等材料。[0037]真空泵40被配置为相对于工艺室30中的工艺压力较小的 压力。可以用作真空泵40的真空泵类型的实施例是机械泵、扩散泵、 增压涡轮-分子泵、低温泵及能够产生压力差的其它类型的泵。优选 地，真空泵40是选定的以使其与工艺室30中发生的工艺相兼容。可 选地，真空泵40可包含用于为该工艺室制造减小的压力条件的真空 系统。由真空泵40产生的减小的压力必须^皮4空制，以-使其相乂于于工 艺室内的压力足够4氐，以增强流体通过透孔28乂人该晶片的正面到背 面的流动。[0038]现在参考图3，其中显示了依照本发明的一个实施方式的 系统20的4黄截面的侧—见图，其一皮配置为^j"用来制造三维集成电^各的半导体晶片25进行处理。系统20包括工艺室30、晶片夹具35和真空 泵40。[0039]工艺室30大体上可以是通常用于处理半导体晶片以进4亍 集成电路金属化的任何类型的工艺室。工艺室30的合适的类型的工 艺室的实施例是化学气相沉积室、低k化学气相沉积室、大气压化 学气相沉积室、原子层沉积室、等离子体增强化学气相沉积室、无 电沉积室和电^fb学沉积室。[0040]换句话说，工艺室30被配置为完成用于三维集成电路的 晶片的金属化所必须的工艺。 一 些可以4吏用工艺室3 0完成的工艺的 实施例是电介质材料，比如二氧化硅、氮化硅、碳化硅和低k电介 质的沉积；金属阻障层，比如钽、氮化钽和氮化钨的沉积；金属比 如铜的沉积；表面处理比如表面清洁和使表面金属富集。[0041]晶片25,皮配置为用于三维集成电^各。该三维集成电^各包 括堆叠并粘合在一起，且在三维上电性互连的两个或多个具有集成 电路的半导体芯片或两个或多个具有集成电路半导体晶片。芯片之 间或晶片之间的互连是通过/人一个或多个芯片或一个或多个半导 体晶片的背面到正面的透孔来完成的。晶片25具有用于金属化互连 的至少一个埋头透孔28。埋头透孔28是标准的埋头孔，其中该孔的 一端具有一直径，而该孔的另一端具有一4交大直径。晶片25^皮配置， 以4吏其具有埋头透孔28，其在晶片的正面（也就是集成电路形成的 那一面）具有小直径，而在晶片的背面具有i里头透孔28的大直径端。[0042]图3中的晶片25的埋头孔结构可进一 步增强埋头透孔28的小直径部分的流体流动，同时保持透孔的金属化互连所需的纵横 比。更准确地r说，对于本发明的一些实施方式，埋头透孔28可以对 埋头透孔28的小直径部分提供改进的处理条件。该埋头透孔28的较 大直径部分被放置于晶片的背面；在背面具有较大直径部分的晶片提供了改进的流体流动。如上所述，通过将较大直径部分放置在晶 片的背面，该较大直径部分还可以被从最终的三维集成电路中容易 地去除。用来集成电^各实际处理的晶片可能有大量的透孔。然而， 为了描绘的更加清楚，图3中仅仅显示了一个透孔。[0043]作为本发明的一些实施方式的一个选项，该埋头孔结构没有纟皮完全去除。尤其是，埋头透孔28的较大直径部分的一部分^皮 用金属大体上填充，并合并为最终金属化的一部分。埋头透孔28的 较大直径部分，用金属填充后，为透孔金属化提供了制造电接触点 的较大的目标区域。该较大的区域使得与在三维集成电^各的堆栈中 的相邻晶片的电接触点可以具有较大的误差限度。为了提高三维集 成电路的器件产量并提高其可靠性，期望具有增大的误差限度。[0044]晶片夹具35一皮配置为在工艺室30中处理晶片25的过程中 固定晶片25。晶片夹具35包含大体上刚性的结构，以提供实在的平 面，以与半导体晶片25的背面"t妄触。晶片夹具35具有流体流动沟道 38,与平面36流体连通。晶片夹具35具有与平面36相邻的空腔46。 晶片夹具35包括至少一个设置于空腔46中的结构48。结构48从空腔 46的底部延伸以形成平面36。流体流动沟道38通过空腔46与平面36 流体连通。晶片夹具35还包括表面50,以与晶片25的背面的圆周接 触。表面50还限定了平面36。优选地，表面50被配置为大体上密封 晶片25的背面的圆周，以减少绕开透孔28流到真空泵40的流体的 量。[0045]晶片夹具35与真空泵40连接，以便在平面36上产生减小 的压力；该减小的压力是由真空泵通过流体流动沟道38产生的。应 用到平面36上的减小的压力在半导体晶片25的正面和背面产生压 力差。压力差导致工艺室30中提供的工艺流体的至少 一部分通过透 孔28被从晶片25的正面吸收到晶片25的背面，然后通过流体流动沟 道38流到真空泵40上。图3中所示的晶片夹具35具有不止一种可能的设计；晶片夹具35的其它能够使流体更容易地从平面36流动到真 空泵40的结构也是可能的。[0046]晶片夹具35包含与集成电路制造工艺兼容的材料。优选 地，晶片夹具35是由在工艺室中使用的其它类型的半导体晶片夹具 的材料制成的。用于制造晶片夹具35的合适材料的实施例是铝、阳 杉W匕铝、不《秀钢和陶梵比如石凡土和氮4匕铝。而且晶片夹具35可包含 比如聚酰胺及与工艺室30中进行的半导体工艺兼容的其它聚合物 等材料。[0047]真空泵40一皮配置为相对于工艺室30中的工艺压力4交小的 压力。可以用作真空泵40的真空泵类型的实施例是机械泵、扩散泵、 增压涡轮-分子泵、低温泵及能够产生压力差的其它类型的泵。优选 地，真空泵40是选定的以使其与工艺室30中发生的工艺相兼容。可 选地，真空泵40可包含用于为该工艺室制造减小的压力条件的真空 系统。由真空泵40产生的减小的压力必须,皮控制，以4吏其相对于工 艺室内的压力足够4氐，以增强流体通过透孔28乂人该晶片的正面到背 面的力乾动。[0048]如上所示，用于工艺室30的工艺流体可包含一种或多种 活性气体或气体混合物，比如用于沉积电介质的活性气体、用于沉 积导电的阻障层的活性气体、用于沉积金属的活性气体、用于表面 清洁的活性气体和用于表面处理的活性气体。对本发明的一些实施 方式，该工艺流体包括维持在亚大气压下的气体，以处理晶片25。 作为一个选项，在工艺室30中使用的工艺流体可包括气体，该气体 维持在一定压力下，以在小于1托的压力下真空处理半导体晶片25。 或者，该工艺气体可以被维持在大气压下或高于大气压的压力下， 以处理晶片25 。在工艺室30中使用的工艺流体可包含一种或多种液 体或液体混合物，比如那些用于通过无电沉积或电4匕学镀'沉积金属的液体或液体混合物。作为一个选项，该工艺流体可包含一种或多种用于清洁半导体晶片25的液体。[0049]现在参考图4，其中显示了大体上与图3中所示的实施方 式相同的系统20的横截面的侧视图，现在参考图4A，其中显示了与 图3所示的实施方式大体上相同的晶片夹具35的俯视图。图4和图4A 中显示的实施方式4吏用了刀《争（knife-edge)结构，来^^,图3中显 示的实施方式中的结构48。系统20的侧-见图和俯浮见图80显示了晶片 夹具35、流体流动管道38、空腔46、表面50和刀锋结构52。应当理 解，图4所示的刀考奪结构52的i殳置具有不止一种可能性；可以4吏用 刀锋结构52的其它设置。优选地，刀锋结构52的设置被设计为对晶 片提供支撑，同时使得对流体通过晶片中的孔的流动的阻塞最小。[0050]晶片处理的标准才支术可以^f吏用每个晶片制造多个集成电 路器件。晶片上包含集成电路器件的区域被分块并切割成芯片。依 照本发明的一个实施方式，设计了刀锋，以使得它仅仅接触该晶片 的背面，在晶片的背面没有孔。依照一种结构，这可以通过设置刀 锋以使其在用作芯片的区域之间的地方与晶片的背面接触。[0051]现在参考图5，其中显示了系统60的横截面侧视图，现在 参考图5A，其中显示了系统60中包括的晶片夹具62的俯视图。对于 图5和图5A中所示的实施方式，晶片夹具62包括抽水板（pumping plate) 64,以代^#图3所示的实施方式中的结构48来支撑基板。系 统60的侧视图和晶片夹具62的俯视图显示，晶片夹具62具有空腔46 和流体流动管道38 。图5还显示了要在系统60中处理的晶片66的横 截面侧视图。所示晶片66具有集成电路器件68和埋头透孔70的位 置。抽水板64也被配置为具有表面50，以接触并大体上密封晶片66 的背面的圆周，大体上像图3中所述的一样。[0052]抽水板64是大体上刚性的结构，例如这样一种板，其包含材料，例如但不限于铝、阳极化铝、不锈钢、陶瓷、氧化铝、氮
化铝、碳化硅和氮化硅。抽水板64在与晶片上集成电路器件的区域的位置相应的位置上具有一个或多个孔，这样抽水板64大体上不会妨碍气体透过晶片中的孔70的流动。作为一个选项，抽水板64可包含这样的结构，比如栅栏（grill )、格栅（grating)或框架，这些结构具有实心部分和设置的孔或开口部分，这样通过与实心部分的4妾触来为晶片66才是供支撑。该开口部分的位置一皮调整以大体上不会妨碍气体气流穿过晶片66。 一^殳来i兌，抽水一反64具有至少一个孔，该孔的位置被调整暴露晶片66的一个区域，以制造集成电路器件68。更优选地，抽水板64具有对于要从晶片66上制造的每一个个集成电路器件68 (芯片）都有一个孔。应当理解，抽水板64的设置具有不止一种可能性，还可以^吏用才由7jc才反64的其它i殳置。

[0053]作为一个选项，抽水板64可以是晶片夹具62的大体上固定的部分。或者，抽水板64可以是晶片夹具62的可拆卸部分，这样通过提供具有与晶片的孔的结构兼容的抽水板64,对于具有不同尺寸的芯片，在系统60中可互换地使用抽水板64的不同的结构。更准确地-说，对于一个优选实施方式，4由水板64可移除地耦合与晶片夹具62,以便于替换抽水板64。为了描绘使用可拆卸的抽水板64的结构，图5B显示了晶片66和晶片夹具60的分解的横截面的侧视图。

[0054]本发明另一个方面是大体上如上所述的晶片夹具。依照一个实施方式，该晶片夹具被配置为在工艺室中支撑半导体晶片，以进行三维集成电路的制造工艺。晶片具有多个从该的背面到该晶片的正面的埋头透孔。该晶片夹具包含大体上刚性的本体，其配置为提供与半导体晶片的背面接触的实在的平面。该晶片夹具具有与该平面流体连通的流体流动沟道。该晶片夹具^皮配置为与真空泵连接以对该流体流动沟道应用真空环境，从而在半导体晶片的正面和背面之间产生压力差。该晶片夹具^^皮配置为将该晶片静电夹持于该晶片夹具。该大体上刚性的本体具有空腔和在该空腔中的至少 一个结构。该至少一个结构乂人该空力空的底部延伸以形成该平面。该至少一个结构具有刀《奪，以4妻触该晶片的背面，从而使通过晶片的气体流动的阻力最小。该晶片夹具具有表面，以在该晶片的背面圆周形成密封。

[0055]本发明的另一个方面包含制造三维集成电^各的方法。更特别地，该方法有关于 一 个或多个芯片或 一 个或多个晶片的制造，该 一 个或多个芯片或 一 个或多个晶片堆叠起来以形成三维集成电^各。现在参考图6，描述该方法的一个实施方式，其中显示了依照本发明的一个实施方式的工艺流程IIO。工艺流程IIO包括步驶《120、步-骤130、步骤140和步骤150。

[0056]工艺流程110提供具有多个透孔的半导体晶片，步骤120。该透孔提供了将该芯片或晶片中的 一 个与下面的芯片或晶片相连的金属化连线的路径。制造改进的集成电路通常要求用来使芯片或晶片互连的透孔具有小直径。如上所述， 一些器件要求直径小于l微米的透孔。 一些透孔的长度在几微米到20或更多樣t米范围内。其后果是，相对于制造二维集成电路的标准技术，处理透孔的纵横比是极高的。 一些三维集成电路可能需要更高的纵横比，其需要使用工艺流程110的更加优选的实施方式进行处理。在该更加优选的实施方式中，晶片中的多个透孔包含埋头透孔。该晶片,皮配置，以<吏其具有埋头孔，其在晶片的正面（也就是集成电路形成的那一面）具有小直径，而在晶片的背面具有埋头孔的大直径端。

[0057]该晶片的埋头孔结构可进一步增强埋头透孔的小直径部分的流体流动。增强流体流动，同时保持透孔的金属化互连所需的纵横比。更准确地-说，该埋头孔可以为该埋头孔的小直径部分提供更好的处理条件。该埋头孔的大直径端^皮置于该晶片的背面；背面的寿交大的孔使得流体在该晶片的背面更好的流动。通过在晶片的背面i殳置大直径孔，该4交大直径的孔还可以容易:l也被乂人最终的三维集成电^各中去除。当该晶片一皮部分去除以加薄该晶片时，该4交大直径的孔^皮去除。该加薄的晶片#皮用于三维集成电^各中。

[0058]工艺流程110支使用设置在工艺室中的晶片夹具支撑该晶片，步骤130。当该晶片一皮支撑在该晶片夹具上时，工艺流程IIO
在该晶片的正面和该晶片的背面之间产生压力差，从而该压力差使
得流体通过该透孔流动，步骤140。 4吏用该晶片夹具，减小的压力
被应用于该晶片的背面。该减小的压力是由与该晶片夹具相连的真空泵产生的。优选地，应用于该晶片的背面的该减小的压力是大体上一致的，以1^更通过该透孔的流体的流动是大体上一致的。作为进一步改善应用于该晶片的背面的该减小的压力的 一 个选项，工艺流
程110可进一步包括在该晶片夹具和该晶片的背面圓周之间形成密
封。密封的形成可以减少气体通过晶片边缘泄漏的量，并增强气体

[0059]在该工艺室中为制造集成电^各的至少一个工艺创建工艺条件，步骤150。换句话i兌，在该工艺条件下，迫4吏工艺流体通过该透孔。流体通过该透3L的流动仅:得该透孔的侧壁^皮更加有效i也处理。换句话说，在创建的工艺条件下，相比与没有通过孔的流体流动，工艺流体通过该透孔的流动可以更有效;也处理该透孔的侧壁。盲孔或阻塞孔所具有的大量传送特性比在本发明的实施方式中所发生的要差。

[0060]如上所示，本发明的实施方式可悲用于半导体器件金属化的各种工艺。其后果是，工艺流程110可包括使用多种工艺条件以在该透孔中进行金属化。作为一个实施例，工艺流程110中使用的工艺条〈牛包4舌亚大气压（sub-atmospheric pressure )工艺条4牛，比如使用小于l托的压力的真空工艺条件。可选地，该工艺条件可以是沉积或刻蚀工艺条件。对于工艺流程IIO，该沉积工艺条件的一些实施例是化学气相沉积、低压化学气相沉积和原子层沉积。作为另 一个选项，本发明的 一些实施方式可以包括物理气相沉积的工艺条件。

[0061]工艺流程110可使用上述的干法化学工艺条件，或者，该工艺条件可以是湿法化学工艺所用的湿法化学工艺条件。可以用作工艺流#呈110的 一部分的湿法4t学工艺的 一些实施例是完成无电电镀的工艺条件以及完成电化学镀的工艺条件。[0062H吏用建立的工艺条件和工艺流程110沉积的材^H"的类型
一些具体的实施例是用于集成电路制造的电性绝缘的层，例如二氧
化硅、碳化硅、氮化硅和低k电介质。或者，工艺流程110中使用的该工艺条件可以是4兆选的，以沉积用于集成电路制造的导电材料，例如铜、钽、氮化钽或用于集成电路金属化的其它材料。

[0063]工艺流程110可进一步包括将该晶片固定在该晶片夹具的适当的位置的动作。作为本发明的一些实施方式的一个选项，工艺流程110使用静电力以将该晶片静电固定在该晶片夹具的适当的位置。该静电力是由该晶片夹具产生的。使用静电力将晶片固定在适当的位置是熟知的技术，其广泛应用于处理二维集成电路。本发明的实施方式的另 一个选项包招"使用枳4成夹具以爿寻该晶片物理固定于该晶片夹具。

[0064]在前述详细说明中，参考具体的实施方式对本发明进行了描述。然而，本领域的普通才支术人员可以理解，在不悖离片又利要求所述的本发明的范围的情况下，可以作出各种^f务改和改变。相应地，该详细"i兌明和附图意为i兌明性的而不是限制性的，而且所有的这些修改都被认为是包括在本发明的范围内。26[0065]上面参靠具体实施方式描述了利益、优点和问题的解决
方案。然而，该利益、优点、问题的解决方案，以及可能导致任何利益、优点或问题的解决方案的任何元件的出现或变成再次宣告都不被认为是任何或全部权利要求的关键的、要求的或必需的特征或元件。

[0066]此处所用的术语"包含"、"包括"、"具有"、"至少一个"或其任何其它的变形，都意在涵盖非排除性的内涵。例如，包含一系列元件的工艺、方法、产品或装置并不一定^f又仅限于那些元件，而是可以包括其它的没有明显列出或者隐含在这些工艺、方法、产品或装置中的元件。而且，除非明确表示相反意见，"或"指的是包含性的"或"而非4非除性的"或"。例如，条件A或B可通过下述任何一个满足：A为真（或存在）且B为假（或不存在），A为假（或不存在）且B为真（或存在）和A和B两者都为真（或存在）。

[0067]而且，除非明确表示相反意见，"至少一个"应当纟皮解读为"一个或多个"。如，包含一系列元件中的一个或多个的工艺、方法、产品、或装置，且如果该元件中的一个或多个包含一个子目录的子元4牛，那么该子元4牛也和该元件^皮i人为是同才羊的方式。例如，A和B的至少一个可以通过下述任何一个满足：A为真（或存在）且B为々支（或不存在），A为々1 (或不存在）且B为真（或存在）和A和B两者都为真（或存在）。