技术领域
[0001] 本
发明涉及
半导体制造领域，尤其涉及一种连接线的形成方法。
背景技术
[0002] 在形成闪存器件之后，需要形成连接线将闪存器件与后续形成的结构相连。现有工艺中，在形成连接线之前通常会在栅极上形成自对准区，接着在自对准区处形成连接线。一方面自对准区便于形成连接线，另一方面由于自对准区掺有镍等杂质能够很好的降低连接线与栅极之间的
接触电阻。
[0003] 请参考图1，现有工艺中连接线的形成方法包括步骤：提供半导体衬底10；在所述半导体衬底10上形成多个闪存器件，所述闪存器件
自下而上包括
浮栅21、闪存介质层30以及控制栅22，在两个所述闪存器件之间形成有侧墙40，所述侧墙40紧贴所述闪存器件的
侧壁，所述侧墙40之间暴露出部分半导体衬底10；在所述控制栅22的表面形成有自对准区50，所述自对准区50的材质为
硅化镍（NiSi），其厚度范围是500埃～900埃，其目的是降低控制栅22的电阻；在所述自对准区50、侧墙40以及半导体衬底10的表面形成有层间介质层60；接着，请参考图2，
刻蚀所述层间介质层60，暴露出部分自对准区50以及半导体衬底10，接着涂覆光阻61将暴露出的部分自对准区50遮挡住；接着，对N型器件进行As
离子注入处理，对P型器件进行BF2离子注入处理，离子注入至所述半导体衬底10内；接着，采用高温
退火工艺对所述半导体衬底10进行退火处理；接着在所述自对准区50以及半导体衬底10的表面形成连接线70。
[0004] 如上文所述，所述自对准区50形成在控制栅22表面，在形成所述连接线70时所述自对准区50能够帮助降低所述连接线70与所述控制栅22表面的接触电阻，一般控制在3欧姆以内。然而，所述半导体衬底10的表面并未形成自对准区50，当所述连接线70直接形成在所述半导体衬底10的表面时，接触电阻将会达到几十欧姆。因此，
现有技术中会对不同器件进行不同的离子注入，用于降低连接线70与半导体衬底10的接触电阻。当离子注入之后，需要采用高温退火工艺将离子进行激活才能起到预期的作用，高温退火工艺中的
温度高达950摄氏度～1200摄氏度。然而，如此高温会对所述自对准区50造成伤害，致使自对准区50电
阻变大。
[0005] 因此，如何同时降低半导体衬底-连接线和自对准区-连接线的接触电阻便成为本领域技术人员急需解决的技术问题。
发明内容
[0006] 本发明的目的在于提供一种连接线的形成方法，能够降低连接线与半导体衬底之间的接触电阻。
[0007] 为了实现上述目的，本发明提出一种连接线的形成方法，包括步骤：
[0008] 提供半导体衬底，所述半导体衬底上设有多个器件结构，所述器件结构之间暴露出部分半导体衬底，在所述器件结构、暴露出的半导体衬底表面形成有层间介质层；
[0009] 刻蚀所述层间介质层，暴露出所述器件结构的顶部和部分半导体衬底；
[0010] 在暴露的半导体衬底的表面形成接触层；
[0011] 采用退火工艺对所述接触层进行处理；
[0012] 在所述器件结构的顶部以及接触层的表面形成连接线。
[0013] 进一步的，所述器件结构为闪存结构，包括浮栅、闪存介质层以及控制栅。
[0014] 进一步的，所述控制栅表面形成有自对准区。
[0015] 进一步的，所述器件结构的侧壁形成有侧墙。
[0016] 进一步的，所述侧墙的材质为氮化硅或
氧化硅。
[0017] 进一步的，所述接触层自下而上依次包括第一接触层、第二接触层以及第三接触层。
[0018] 进一步的，所述第一接触层的材质为硅或锗硅。
[0019] 进一步的，所述第一接触层采用
外延方式形成。
[0020] 进一步的，所述第一接触层的厚度范围是10埃～30埃。
[0021] 进一步的，所述第二接触层的材质为铂。
[0022] 进一步的，所述第二接触层采用
原子沉积方式形成。
[0023] 进一步的，所述第二接触层的厚度范围是10埃～50埃。
[0024] 进一步的，所述第三接触层的材质为镍。
[0025] 进一步的，所述第三接触层采用原子沉积方式形成。
[0026] 进一步的，所述第三接触层的厚度范围是50埃～200埃。
[0027] 进一步的，所述退火工艺的温度范围是200摄氏度～300摄氏度。
[0028] 进一步的，所述退火工艺时间范围是0.2s～30s。
[0029] 进一步的，在采用退火工艺对所述第三接触层进行处理之后，形成连接线之前，对所述第三接触层进行清理处理。
[0030] 与现有技术相比，本发明的有益效果主要体现在：在刻蚀层间介质层暴露出半导体衬底之后，接着在暴露出的半导体衬底表面形成接触层，对所述接触层进行退火处理，使接触层能够扩散至半导体衬底内，从而降低后续形成连接线与所述半导体衬底之间的接触电阻。
附图说明
[0031] 图1至图3为现有技术中形成连接线过程中的结构剖面示意图；
[0032] 图4为本发明一
实施例中连接线的形成方法的
流程图；
[0033] 图5至图7本发明一实施例中形成连接线过程中的结构剖面示意图。
具体实施方式
[0034] 以下结合附图和具体实施例对本发明提出的连接线的形成方法作进一步详细说明。根据下面说明和
权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0035] 请参考图4，在本实施例中，提出一种连接线的形成方法，包括步骤：
[0036] S100：提供半导体衬底100，所述半导体衬底100上设有多个器件结构，所述器件结构之间暴露出部分半导体衬底100，在所述器件结构、暴露出的半导体衬底100表面形成有层间介质层600，如图5所示；
[0037] 其中，所述器件结构为闪存结构，所述闪存结构自下而上包括浮栅210、闪存介质层300以及控制栅220；在所述闪存结构的侧壁形成有侧墙400，所述侧墙400的材质为氮化硅或氧化硅，用于隔离所述闪存结构；在所述控制栅220的表面形成有自对准区500，所述自对准区500能够降低后续形成的连接线与其之间的接触电阻。
[0038] S200：刻蚀所述层间介质层600，暴露出所述器件结构的顶部和部分半导体衬底100，如图6所示；
[0039] 其中，刻蚀层间介质层600暴露出所述自对准区500以及半导体衬底100均是为了后续能够形成连接线。
[0040] S300：在暴露的半导体衬底100的表面形成接触层，如图6所示；
[0041] 在本实施例中，所述接触层自下而上依次包括第一接触层710、第二接触层720以及第三接触层730；所述第一接触层710的材质为硅或锗硅，采用外延方式形成，其厚度范围是10埃～30埃，例如是20埃，所述第一接触层710的能够与所述半导体衬底100接触良好；所述第二接触层720的材质为铂，采用原子沉积方式形成，其厚度范围是10埃～50埃，例如是30埃，所述第二接触层720能够使后续形成的第三接触层730与其有良好的接触；所述第三接触层730的材质为镍，同样采用原子沉积方式形成，其厚度范围是50埃～200埃，例如是
100埃。
[0042] S400：采用退火工艺对所述第一接触层710、第二接触层720和第三接触层730进行处理；
[0043] 进行退火处理的目的是为了让所述第一接触层710、第二接触层720和第三接触层730与所述半导体衬底100发生反应，形成低阻值的硅化镍（NiSi）740，从而能够起到降低接触电阻的目的；其中，所述退火工艺的温度范围是200摄氏度～300摄氏度，例如是250摄氏度；所述退火工艺时间范围是0.2s～30s，例如是10s；所述退火工艺可以在充满氮气的环境进行。
[0044] 在本实施例中，在采用退火工艺对所述第三接触层730进行处理之后，形成连接线之前，对所述第三接触层730进行清理处理，用于去除未参与反应的第三接触层730。
[0045] S500：在所述器件结构的顶部以及第三接触层730的表面形成连接线800，如图7所示；
[0046] 其中，所述连接线800形成于所述自对准区500和第三接触层730的表面，由于步骤S400中采用的退火工艺温度较低，不会对所述自对准区500早上损伤，也就不会使所述连接线800与所述自对准区500之间的接触电阻增加；同时，由于所述连接线800与所述半导体衬底100之间形成有第一接触层、第二接触层和第三接触层，能够很好的降低所述连接线800与所述半导体衬底100之间的接触电阻。
[0047] 综上，在本发明实施例提供的连接线的形成方法中，在刻蚀层间介质层暴露出半导体衬底之后，接着在暴露出的半导体衬底表面依次形成第一接触层、第二接触层和第三接触层，对所述第一接触层、第二接触层和第三接触层进行退火处理，使第三接触层能够扩散至第一接触层、第二接触层以及半导体衬底内，从而降低后续形成连接线与所述半导体衬底之间的接触电阻。
[0048] 上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或
修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
