一种基于非N型InP衬底的雪崩光电二极管及其制备方法
阅读：467发布：2023-01-13
专利汇可以提供一种基于非N型InP衬底的雪崩光电二极管及其制备方法专利检索，专利查询，专利分析的服务。并且本 发明 提供一种基于非N型InP衬底的 雪 崩光电 二极管 及其制备方法，该雪崩 光电二极管 包括InP衬底，InP衬底表面依次生长有 缓冲层 、扩散阻挡层、雪崩倍增层、 电场 控制层、渐变层、光吸收层、 窗口层 和 接触 层，InP衬底为p型衬底或半绝缘衬底，所述的扩散阻挡层能降低缓冲层中掺杂 原子 向雪崩倍增层中的扩散，窗口层为半绝缘InP窗口层，所述的窗口层的中心具有通过扩散形成的导电区，所述窗口层在导电区的外部具有环形 沟道 。本发明的环形沟道可以有效减小整个pn结的面积，可以有效降低APD的暗 电流 到nA级，并且本发明只需要一次扩散就可以抑制InGaAs/InP 雪崩光电二极管 的边缘击穿，可以精确控制倍增层的厚度。，下面是一种基于非N型InP衬底的雪崩光电二极管及其制备方法专利的具体信息内容。
1.一种基于非N型InP衬底的雪崩光电二极管，包括InP衬底，所述InP衬底表面依次生长有缓冲层、扩散阻挡层、雪崩倍增层、电场控制层、渐变层、光吸收层、窗口层和接触层，其特征在于：所述的InP衬底为p型衬底或半绝缘衬底，所述的扩散阻挡层能降低缓冲层中掺杂原子向雪崩倍增层中的扩散，所述窗口层为半绝缘InP窗口层，所述的窗口层的中心具有通过扩散形成的导电区，所述的接触层位于导电区上方，所述窗口层在导电区的外部具有环形沟道，所述的窗口层上方形成有介质绝缘层。
2.根据权利要求1所述的基于非N型InP衬底的雪崩光电二极管，其特征在于，所述环形沟道的深度满足至少到达衬底、缓冲层或扩散阻挡层的上方。
3.根据权利要求2所述的基于非N型InP衬底的雪崩光电二极管，其特征在于，所述InP衬底的另一侧表面具有增透膜，所述的介质绝缘层对应环形沟道的外围表面具有第二接触金属层，所述环形沟道内壁及底部均具有介质绝缘层，所述的环形沟道的外侧内壁以及沟道的底部在介质绝缘层的上方还均具有第二接触金属层。
4.根据权利要求3所述的基于非N型InP衬底的雪崩光电二极管，其特征在于，所述InP衬底的另一侧表面的中心位置具有增透膜，其余位置具有第二接触金属层。
5.根据权利要求2所述的基于非N型InP衬底的雪崩光电二极管，其特征在于，所述扩散阻挡层为p型扩散阻挡层，p型扩散阻挡层为AlInAs、AlGaInAs或InGaAsP，掺杂原子为C掺杂。
6.一种基于非N型InP衬底的雪崩光电二极管的制备方法，其特征在于，包括以下几个步骤：
（1）在InP衬底表面上依次生长缓冲层、扩散阻挡层、雪崩倍增层、电场控制层、渐变层、光吸收层、窗口层和接触层；
（2）在窗口层表面的中心位置形成导电区；
（3）对应导电区的大小将接触层边缘的多余部分进行腐蚀去除；
（4）在处于导电区以外的窗口层部分形成环形沟道，所述环形沟道的深度满足至少到达衬底或缓冲层的上方；
（5）在窗口层上方以及环形沟道的内壁及底部上形成介质绝缘层，并在介质绝缘层的中心位置进行光刻，然后蒸发形成第一接触金属层；
（6）在InP衬底的另一侧表面沉积增透膜。
7.根据权利要求6所述的基于非N型InP衬底的雪崩光电二极管的制备方法，其特征在于，所述步骤（6）之后还包括一个步骤：在增透膜的中心位置旋涂光刻胶，然后蒸发金属层，最终形成中心位置具有增透膜，外围具有第二接触金属层。
一种基于非N型InP衬底的雪崩光电二极管及其制备方法
技术领域
背景技术
[0002] 目前已经应用光通信的雪崩光电二极管均采用雪崩区和吸收区分离的结构，即顺次在n-InP衬底上生长n-InP缓冲层、低掺杂的InGaAs光吸收层、组分渐变的InGaAsP层、n-InP场控制层、低掺杂n-InP窗口层。在上述结构中，采用Zn或Cd热扩散入低掺杂的n-InP窗口层中，从而形成p型掺杂InP区域，与该p型掺杂InP区域对应的低掺杂的InGaAs光吸收层形成了雪崩光电二极管的光探测区域。由于在上述p型掺杂InP区域存在扩散的弧形边缘部分，该部分会导致电场集中而形成局部的高电场，当雪崩光电二极管施加反向偏压时，雪崩光电二极管会出现边缘击穿现象。因此，在雪崩光电二极管的结构设计中引入多种设计方法来防止发生边缘击穿。
[0003] 专利文献1：第4761383号美国专利中公布了一种雪崩光电二极管，其结构如图1所示，通过低温Zn扩散在弧形边缘部分形成一个低浓度的保护环，该保护环对应的击穿电压高于雪崩倍增区击穿电压，从而实现抑制边缘击穿。专利文献2：第4974061号美国专利中公布了一种雪崩光电二极管，其结构如图2所示，通过Be离子注入来形成缓变结保护环，进而实现抑制边缘击穿。但是，如何精确控制上述专利文献1和专利文献2中形成保护环的浓度分布成为亟待解决的技术问题。
[0004] 专利文献3：第6015721号美国专利中公布了一种雪崩光电二极管，该雪崩光电二极管通过首先在窗口层InP层表面腐蚀出具有一定深度的凹槽，如图3所示，然后在该凹槽区域内进行Zn扩散，形成凹槽的目的是为了增大扩散边缘的曲率半径从而降低边缘的电场，进而达到抑制边缘击穿的目的。专利文献4：第6492239 B2号 美国专利中也公开了采用与专利文献3中相类似的方法形成的一种雪崩光电二极管。虽然专利文献3和专利文献4可以仅需要进行一次扩散就可以完成雪崩光电二极管的制备，但是腐蚀凹槽边缘的形状直接决定扩散边缘部分的曲率半径，而实际生产中难以腐蚀出具有大弧形边缘的凹槽。
[0005] 专利文献5：专利第6515315B1号美国专利中公布了一种雪崩光电二极管。如图4所示，该雪崩光电二极管的制备方法中，采用对Zn的两步扩散方法，在扩散区形成一个台阶。一方面，中心雪崩倍增区的倍增层厚度较边缘倍增区厚度小，使击穿首先发生在中心雪崩倍增区；另一方面，扩散台阶的存在增加了中心扩散区边缘的曲率半径，从而进一步降低了中心扩散区边缘的电场，使中心扩散区边缘击穿得到抑制。该方法中需要精确控制台阶的大小，并且两次扩散过程会彼此相互影响，制备工艺的容忍度小，容易形成边缘击穿。
[0006] 专利文献5中对各种抑制雪崩光电二极管边缘击穿的方法做了分析，其中包括采用腐蚀掉部分电场控制层，然后通过二次掩埋生长InP的窗口层，在InP的窗口层进行Zn扩散确定中心倍增区，如图5所示，由于部分场控制层被腐蚀，保护环部分的积分电荷低于中心区域的积分电荷，因此，保护环部分的电场强度低于中心区域的电场强度，进而实现抑制边缘击穿。然而该方法需要进行二次掩埋生长，在生长界面引入生长缺陷，极容易引起雪崩光电二极管产生高暗电流。
[0007] 对于以上各种抑制雪崩光电二极管边缘击穿的方法中都要通过扩散来精确确定倍增层的厚度，尤其对于10Gb/s雪崩二极管的应用，其倍增层的厚度需要控制在0.2~0.3um，实现该厚度的控制十分困难。
发明内容
[0008] 本发明的目的是为了解决现有雪崩光电二极管技术中存在的难以控制边缘击穿和难以精确控制雪崩倍增层厚度的不足，提供一种容易量产型的基于非N型InP衬底的雪崩光电二极管及其制备方法。
[0009] 本发明提供一种基于非N型InP衬底的雪崩光电二极管，包括InP衬底，所述InP衬底表面依次生长有缓冲层、扩散阻挡层、雪崩倍增层、电场控制层、渐变层、光吸收层、窗口层和接触层，所述的InP衬底为p型衬底或半绝缘衬底，所述的扩散阻挡层能降低缓冲层中掺杂原子向雪崩倍增层中的扩散，所述窗口层为半绝缘InP窗口层，所述的窗口层的中心具有通过扩散形成的导电区，所述的接触层位于导电区上方，所述窗口层在导电区的外部具有环形沟道，所述环形沟道的深度满足至少到达衬底或缓冲层的上方，所述的窗口层上方形成有介质绝缘层。
[0010] 进一步地，所述InP衬底的另一侧表面具有增透膜，所述的介质绝缘层对应环形沟道的外围表面具有第二接触金属层，所述环形沟道内壁及底部均具有介质绝缘层，所述的环形沟道的外侧内壁以及沟道的底部在介质绝缘层的上方还均具有第二接触金属层。
[0011] 进一步地，所述InP衬底的另一侧表面的中心位置具有增透膜，其余位置具有第二接触金属层。
[0012] 进一步地，所述扩散阻挡层为p型扩散阻挡层，p型扩散阻挡层为AlInAs、AlGaInAs或InGaAsP，掺杂原子为C掺杂。
[0013] 本发明还提供一种基于非N型InP衬底的雪崩光电二极管的制备方法，其特征在于，包括以下几个步骤：（1）在InP衬底表面上依次生长缓冲层、扩散阻挡层、雪崩倍增层、电场控制层、渐变层、光吸收层、窗口层和接触层；
（2）在窗口层表面的中心位置形成导电区；
（3）对应导电区的大小将接触层边缘的多余部分进行腐蚀去除；
（4）在处于导电区以外的窗口层部分形成环形沟道，所述环形沟道的深度满足至少到达衬底或缓冲层的上方；
（5）在窗口层上方以及环形沟道的内壁及底部上形成介质绝缘层，并在介质绝缘层的中心位置进行光刻，然后蒸发形成第一接触金属层；
（6）在InP衬底的另一侧表面沉积增透膜。
（2）在窗口层表面的中心位置形成导电区；
（3）对应导电区的大小将接触层边缘的多余部分进行腐蚀去除；
（4）在处于导电区以外的窗口层部分形成环形沟道，所述环形沟道的深度满足至少到达衬底或缓冲层的上方；
（5）在窗口层上方以及环形沟道的内壁及底部上形成介质绝缘层，并在介质绝缘层的中心位置进行光刻，然后蒸发形成第一接触金属层；
（6）在InP衬底的另一侧表面沉积增透膜。
[0015] 本发明具有下列优点：普通的InGaAs/InP 雪崩光电二极管结构是从n-InP衬底开始生长光吸收层、电场控制层和n型半导体窗口层，本发明所不同的是，本发明提供的雪崩光电二极管是从p-InP或者半绝缘InP衬底上开始生长出扩散阻挡层、雪崩倍增层、场控制层、光吸收层和半绝缘InP窗口层。本发明中设计的上述雪崩二极管的结构具有的优点为：（1）通过生长直接来精确控制雪崩倍增层的厚度，容易将雪崩倍增层的厚度精确控制到0.2~0.3µm。（2）p-InP衬底一般为Zn掺杂，为了减少在生长过程中Zn向雪崩倍增层的扩散，结构中引入了p型扩散阻挡层，从而保证生长出低掺杂的雪崩倍增层。
[0016] 普通的InGaAs/InP APD结构在InP窗口层中通过Zn扩散来控制雪崩倍增层厚度，但同时带来需要阻止边缘击穿而引入复杂的保护环控制。而本发明设计的结构中，窗口层采用p-InP或半绝缘InP层，并且采用扩散形成n-InP区域，尽管n-InP扩散区域同样存在弧形的边缘，但是，由于APD在施加反向电压时，相对于中心光吸收区，n-InP扩散区域的弧形边缘引起略高的电场会导致与边缘相对应的雪崩倍增区电场降低，从而不会导致边缘雪崩击穿。
[0017] 本发明的APD在半绝缘InP窗口层中具有深度到达p型衬底或扩散阻挡层的环形沟道，该环形沟道可以有效减小整个pn结的面积，可以有效降低APD的暗电流到nA级。总之，本发明只需要一次扩散就可以抑制InGaAs/InP 雪崩光电二极管的边缘击穿，可以精确控制倍增层的厚度。附图说明
[0018] 图1 ：第4761383号美国专利公布的雪崩光电二极管的结构；图2：第4974061号美国专利公布的雪崩光电二极管的结构；
图3：第6015721号专利公布的雪崩光电二极管的结构；
图4：第6515315B1号专利公布的雪崩光电二极管的结构；
图5：采用腐蚀部分场控制层，再掩埋生长的雪崩光电二极管的结构；
图6：本发明提供的雪崩光电二极管结构示意图；
图7：本发明提供的雪崩光电二极管结构示意图；
图8：雪崩光电二极管结构图中局部电场标示；
图9： 模拟的图3中A-A位置的电场分布示意图；
图10：模拟的图3中B-B位置的电场分布示意图；
图11：模拟的图3中C-C位置的电场分布示意图；
图12：模拟的图3中D-D位置的电场分布示意图；
图13：模拟的图3中E-E位置的电场分布示意图。
图3：第6015721号专利公布的雪崩光电二极管的结构；
图4：第6515315B1号专利公布的雪崩光电二极管的结构；
图5：采用腐蚀部分场控制层，再掩埋生长的雪崩光电二极管的结构；
图6：本发明提供的雪崩光电二极管结构示意图；
图7：本发明提供的雪崩光电二极管结构示意图；
图8：雪崩光电二极管结构图中局部电场标示；
图9： 模拟的图3中A-A位置的电场分布示意图；
图10：模拟的图3中B-B位置的电场分布示意图；
图11：模拟的图3中C-C位置的电场分布示意图；
图12：模拟的图3中D-D位置的电场分布示意图；
图13：模拟的图3中E-E位置的电场分布示意图。
[0019] 其中：1—p-InP或掺Fe半绝缘InP衬底；
2—p-InP缓冲层；
3—p-AlInA扩散阻挡层；
4—n-InP雪崩倍增层；
5—n-InP电场控制层；
6—n-InGaAsP渐变层；
7—n-InGaAs光吸收层；
8—窗口层；
9—InGaAs接触层；
10—导电区；
11—介质绝缘层；
12—n接触金属层；
13—增透膜；
14—p接触金属层；
15—环形沟道。
2—p-InP缓冲层；
3—p-AlInA扩散阻挡层；
4—n-InP雪崩倍增层；
5—n-InP电场控制层；
6—n-InGaAsP渐变层；
7—n-InGaAs光吸收层；
8—窗口层；
9—InGaAs接触层；
10—导电区；
11—介质绝缘层；
12—n接触金属层；
13—增透膜；
14—p接触金属层；
15—环形沟道。
具体实施方式
[0020] 下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0021] 本发明一实施例提供一种基于非N型InP衬底的雪崩光电二极管，其结构如图6所示，衬底1为p-InP型衬底时，依次在衬底1表面生长p-InP缓冲层2、p-AlInAs扩散阻挡层3、低掺杂n-InP雪崩倍增层4、n-InP电场控制层5、n-InGaAsP渐变层6、nInGaAs光吸收层7、半绝缘InP窗口层8、InGaAs接触层9。在p-InP或半绝缘InP窗口层8中通过扩散形成一个n型导电区10，使InGaAs接触层9对应位于该n型导电区10上方。在窗口层8中存在深度满足至少到达衬底1或缓冲层2的环形沟道15，该环形沟道15的深度也可以进入衬底0.1-3µm。在接触层9上方对应具有n接触金属层12。在窗口层8上方对应InGaAs接触层9的外围具有介质绝缘层11，且环形沟道15的内壁及底部也对应具有介质绝缘层11。在衬底1的另一侧的抛光面有增透膜13和p接触金属层14，其中增透膜13位于p接触金属层14的中心位置。
[0022] 本发明另一实施例提供一种基于非N型InP衬底的雪崩光电二极管，其结构如图7所示，衬底1为掺Fe半绝缘InP衬底时，依次在衬底表面生长p-InP缓冲层2、p-AlInAs扩散阻挡层3、低掺杂n-InP雪崩倍增层4、n-InP电场控制层5、n-InGaAsP渐变层6、n-InGaAs光吸收层7、半绝缘InP窗口层8、InGaAs接触层9。在半绝缘InP窗口层8中通过扩散形成一个n型导电区10实施例。在窗口层8中存在深度至少到达衬底1或缓冲层2上方的环形沟道15。在接触层9上有n接触金属层12，在衬底1另一侧靠生长层的一面有增透膜13。在窗口层8上方对应InGaAs接触层9的外围具有介质绝缘层11，且环形沟道15的内壁及底部或仅内壁处也对应具有介质绝缘层11，并且在环形沟道15的外侧内壁以及底部对应介质绝缘层11的上方还生长有p接触金属层14，且半绝缘InP窗口层8上方在对应环形沟道的外侧生长有p接触金属层14。
[0023] 对于衬底1选择为p-InP的晶片，本发明的一实施例提供的基于非N型InP衬底的雪崩光电二极管的制备方法，如图6，包括以下几个步骤：-3 -3
（1）在Zn掺杂浓度为1～3e18cm 的p-InP衬底或掺杂浓度为2～6e17cm 掺Fe的半绝缘InP衬底1上使用金属有机化学气相沉积(MOCVD)来依次生长下列各层: 载流子浓-3 -3
度为0.5～1e18cm 、厚度为0.2～1.0µm的p-InP缓冲层2，掺杂浓度为1～3e18cm 、厚-3
度为1.0～2.0µm的p-AlInAs扩散阻挡层3，掺杂浓度低于5e15cm 、厚度为0.2～1.0µm-3
的n-InP雪崩倍增层4，掺杂浓度为0.1～1e18cm 、厚度为0.05～0.5µm的n-InP电场控-3
制层5，带隙由0.9eV逐渐减小到0.8eV，掺杂浓度低于1e16cm ，厚度为0.06～0.12µm的-3
n-InGaAsP渐变层6，掺杂浓度低于5e15cm 、厚度为0.8～3.0µm的n-InGaAs光吸收层7；
-3
掺杂浓度为2～6e17cm 、厚度为0.3µm～0.5µm的掺Fe的半绝缘InP层8，掺杂浓度低于-3
5e15cm ，厚度为0.06～0.12µm的n-InGaAs接触层9。其中p-InP缓冲层2可以采用Zn或碳掺杂，最好是采用碳掺杂，扩散阻挡层3可以为InP、InGaAsP或AlGaInAs层，优选采用碳进行p型掺杂。各层包括n-InP雪崩倍增层4、n-InP电场控制层5 、n-InGaAsP渐变层
6 、n-InGaAs光吸收层7和n-InGaAs接触层9的掺杂可以是Si或S掺杂。
（1）在Zn掺杂浓度为1～3e18cm 的p-InP衬底或掺杂浓度为2～6e17cm 掺Fe的半绝缘InP衬底1上使用金属有机化学气相沉积(MOCVD)来依次生长下列各层: 载流子浓-3 -3
度为0.5～1e18cm 、厚度为0.2～1.0µm的p-InP缓冲层2，掺杂浓度为1～3e18cm 、厚-3
度为1.0～2.0µm的p-AlInAs扩散阻挡层3，掺杂浓度低于5e15cm 、厚度为0.2～1.0µm-3
的n-InP雪崩倍增层4，掺杂浓度为0.1～1e18cm 、厚度为0.05～0.5µm的n-InP电场控-3
制层5，带隙由0.9eV逐渐减小到0.8eV，掺杂浓度低于1e16cm ，厚度为0.06～0.12µm的-3
n-InGaAsP渐变层6，掺杂浓度低于5e15cm 、厚度为0.8～3.0µm的n-InGaAs光吸收层7；
-3
掺杂浓度为2～6e17cm 、厚度为0.3µm～0.5µm的掺Fe的半绝缘InP层8，掺杂浓度低于-3
5e15cm ，厚度为0.06～0.12µm的n-InGaAs接触层9。其中p-InP缓冲层2可以采用Zn或碳掺杂，最好是采用碳掺杂，扩散阻挡层3可以为InP、InGaAsP或AlGaInAs层，优选采用碳进行p型掺杂。各层包括n-InP雪崩倍增层4、n-InP电场控制层5 、n-InGaAsP渐变层
6 、n-InGaAs光吸收层7和n-InGaAs接触层9的掺杂可以是Si或S掺杂。
[0024] （2）在晶片的接触层表面旋涂光刻胶，厚度为0.5~2.0微米，然后通过光刻工艺，在涂附于晶片表面的光刻胶上开出一个直径为25～70µm的圆形区域，然后在圆形区域上的晶片表面蒸发厚度为300～600Å的金锡层，其中锡占合金层的质量百分比为2～10%，蒸发完成后置于丙酮中，并且超声剥离掉光刻胶及其表面上的金锡层。
[0025] （3）将步骤(2)处理后的晶片置于在氢气或氮气气氛中，于360～410°C下加热处理5～30分钟，该处理温度和时间长短取决于制备的掺Fe的半绝缘InP窗口层8的厚度，当制备的掺Fe的半绝缘InP窗口层8的厚度越小，该步骤中的处理时间越短。该步骤的处理过程使锡扩散进入半绝缘InP窗口层8，并且锡的扩散使半绝缘InP窗口层8中25～70µm的圆形区域形成n-InP导电区10。
[0026] 上述步骤（2）和（3）也可以用其他方法形成n-InP导电区域10，如采用MOCVD扩散，使用H2S或H2Se为扩散源在500～750°C下扩散，在掺Fe的半绝缘InP窗口层8中形成n-InP导电区10。
[0027] （4）将步骤（3）处理后的晶片置于H2SO4:H2O2:H2O的体积比1:1:5的溶液中，浸泡10～20秒，腐蚀掉除位于n-InP导电区10上面的InGaAs接触层9外的其他InGaAs层。
[0028] （5）在步骤（4）处理后的晶片的表面旋涂光刻胶，然后在光刻胶上制备出一个宽度为15～25µm，与n-InP导电区域10同心的圆环，该圆环的内半径最好比n-InP导电区10的半径大50～70µm，然后将处理后的晶片浸泡在饱和Br2水：HBr:H2O的体积比为1:1:3的溶液中进行腐蚀，22°C下腐蚀7~10分钟，腐蚀出一个环形沟道。如果衬底为p-InP衬底1，该环形沟道深度可以到达p-InP衬底1或p型扩散阻挡层3，优选为该环形沟道15深度到达p-InP衬底1。腐蚀完后去在丙酮中除光刻胶。
[0029] （6）通过化学气象沉积（PECVD）在步骤（6）处理后的晶片上淀积介质绝缘层11。介质绝缘层11可以是SiNx，厚度为2000～2500Å， 或者是SiNx/SiO2的复合介质绝缘膜，复合膜中SiNx厚度1100~2200Å，SiO2 2000~5000Å。通过光刻和反应离子刻蚀（RIE）开出一个与n-InP导电区10同心的圆形窗口。
[0030] （7）在步骤（6）处理后的晶片上旋涂光刻胶，通过光刻工艺，在光刻胶上开出一个与n-InP导电区10同心，直径为50～80µm的圆形区域，该圆形区域的直径较n-InP导电区10直径小3～5µm，然后依此蒸发Ti、Pt、Au层，Ti、Pt、Au金属层各层厚度分别为300~500Å、
500~900Å、5000Å，并且超声剥离掉光刻胶及光刻胶表面上的Ti/Pt/Au金属层，形成n接触电极层12。
500~900Å、5000Å，并且超声剥离掉光刻胶及光刻胶表面上的Ti/Pt/Au金属层，形成n接触电极层12。
[0031] （8）减薄经过步骤（7）处理后的晶片在p-InP衬底1的非生长一面，减薄到160~180微米，减薄采用磨料为直径为5微米的氧化铝粉末，减薄速度3~5微米/分钟，并经过Br2甲醇溶液（Br2的体积百分比为0.1%～1%）化学抛光，将晶片最终厚度控制到150～
160µm。
160µm。
[0032] （9）通过化学气象沉积（PECVD）在晶片p-InP衬底1抛光面上淀积厚度为1700～1800Å的SiNx增透膜13，通过双面对准光刻和反应离子刻蚀（RIE）留出一个直径为200～
240µm，与n-InP导电区10对准的区域，该区域的SiNx增透膜13作为增透膜减少光的反射。
240µm，与n-InP导电区10对准的区域，该区域的SiNx增透膜13作为增透膜减少光的反射。
[0033] （10）通过双面对准光刻在增透膜13表面覆盖光刻胶，其他区域无光刻胶，然后通过电子束蒸发Ti、Pt、Au金属层，Ti/Pt/Au金属层厚度分别为300~500Å/500~900Å/~5000Å，并且超声剥离掉增透膜13表面上的光刻胶及其上金属层，形成p接触电极层14。
[0034] （11）将步骤（10）处理后的晶片经过解理形成所需尺寸的雪崩光电二极管芯片，如2
解理300×300µm 的雪崩二极管。
解理300×300µm 的雪崩二极管。
[0035] 本发明的另一实施例还提供一种基于非N型InP衬底的雪崩光电二极管的制备方法，当选择的衬底1选择掺Fe的半绝缘InP衬底，雪崩光电二极管结构如图7，则在上述具体制备步骤（1）-（11）中，存在以下不同的制备步骤，除下面做特殊说明的步骤以外，其他步骤均相同.本实施例的具有不同步骤分别为：步骤（5）中在腐蚀环形沟道15时，该环形沟道15的深度可以达到p-InP缓冲层2或p-AlInAs扩散阻挡层3上方，但优选达到p-InP缓冲层2。
[0036] 步骤（6）中，通过化学气象沉积（PECVD）在外延片上淀积厚度为2000～2500Å的SiNx膜，通过光刻和反应离子刻蚀（RIE）开出一个与n-InP导电区10同心的圆形窗口，窗口直径较n-InP导电区域10直径小3～5µm。同时，在环形沟道15底部位于p-InP缓冲层2即环形沟道15的底部上开出尺寸为5~10微米长的开口，用于制作电极接触的环形窗口。
[0037] 步骤（8）中，通过光刻，蒸发金属和剥离工艺制作出n接触金属层12和p接触金属层14。在这里只需要做进行一次光刻即可，n接触金属层12和p接触金属层14同时制作在于同一个平面上，对应其中n接触金属层12处于中心位置，位于n-InGaAs接触层9上方，而p接触金属层14位于环形沟道15外侧的介质绝缘层11上方。
[0038] 步骤（9）中，只需要通过PECVD在晶片抛光面上淀积厚度为1700～1800Å的SiNx增透膜13。
[0039] 步骤（9）制作完毕后，直接将晶片解理为300×300µm2的雪崩光电二极管芯片，无需进行步骤（10）。解理后的雪崩光电二极管可以采用倒装（Flip-chip）工艺进行封装，采用半绝缘衬底有利于设计和制作高速率如10Gb/s的雪崩光电二极管。
[0040] 普通的InGaAs/InP APD结构在InP窗口层中通过Zn扩散来控制雪崩倍增层厚度，但同时带来需要阻止边缘击穿而引入复杂的保护环控制。而本发明设计的结构中，窗口层8采用p-InP或半绝缘InP层，并且采用扩散形成n-InP区域，尽管n-InP扩散区域同样存在弧形的边缘，但是，由于APD在施加反向电压时，相对于中心光吸收区，n-InP扩散区域的弧形边缘引起略高的电场会导致与边缘相对应的雪崩倍增区电场降低，从而不会导致边缘雪崩击穿。本发明的雪崩光电二极管各个重要电场的位置中心雪崩区A-A、边缘区域B-B、远离雪崩的区域C-C、吸收区横向D-D和雪崩区横向E-E如图8所示，通过模拟计算的各区域的电场分布分别如图9～图13所示，通过图9～图13表明，通过一次n型扩散并不会导致边缘击穿现象，而且在远离中心雪崩区域的位置，吸收区的电场降低到10kV/cm以内，相对于中心雪崩区域，雪崩倍增层4内的电场降低了约20%，这说明，p-InP有效地降低了中心雪崩区域以外区域的电场。
[0041] 以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
原子层沉积热门专利
QQ群二维码
意见反馈
意见反馈