制作集成双纵向沟道SOILDMOS器件的方法
专利汇可以提供制作集成双纵向沟道SOILDMOS器件的方法专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种制作集成双纵向 沟道 SOI LDMOS器件的方法。现有方法制作的SOI LDMOS器件没有双纵向沟道结构及与之对应的优异性能。本发明通过采用沟槽 刻蚀 技术实现双纵向槽栅结构、台阶式沟槽漏极结构，阱掺杂调整为逆向掺杂分布的 离子注入 阱和阱欧姆 接触 掺杂工艺，在n+源区掺杂的同时进行栅极和漏极掺杂的方法来实现。本方法采用现有SOI CMOSVLSI工艺技术，在稍微增加工艺复杂度与工艺成本条件下，使集成功率与射频SOI LDMOS器件的电学与热学性能得到显著改善，有利于节省资源、 能源 和保护环境。，下面是制作集成双纵向沟道SOILDMOS器件的方法专利的具体信息内容。
1.制作集成双纵向沟道SOI LDMOS器件的方法，其特征在于该方法包括以下步骤：
(1).选 取 抛 光 好 的 SOI 圆 片 作 为 初 始 材 料，该 SOI圆 片 通 过 隐埋绝缘层完 全隔离为两 个半导体区，两个半导体区 中厚的一个 为P型 作为衬底，薄的一个为N型作为顶层硅膜用于制作器件和电路；
(2).将顶层硅膜表面第一次氧化，氧化层厚度为50～100nm，在氧化层上表面淀积氮化硅，氮化硅层厚度为300～500nm；所述的氧化层完全覆盖顶层硅膜上表面，氮化硅完全覆盖氧化层上表面；采用浅沟槽栅二区及漏极沟槽区掩膜版掩膜进行第一次光刻，将窗口区中的氮化硅层和氧化层依次刻除形成浅沟槽栅二区及漏极沟槽区刻蚀窗口，将浅沟槽栅二区及漏极沟槽区刻蚀窗口中裸露的顶层硅膜刻蚀出浅沟槽栅二区和漏极沟槽区，浅沟槽栅二区和漏极沟槽区为顶层硅膜上的两个矩形槽，然后依次去除浅沟槽栅二区及漏极沟槽区刻蚀窗口外的光刻胶、氮化层和氧化层，并洗净烘干；
(3).将裸露的顶层硅膜的上表面进行第二次氧化，氧化层厚度为200～300nm，然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第二次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；将顶层硅膜表面氧化层全部去除，洗净烘干；
(4).将裸露的顶层硅膜的上表面进行第三次氧化，氧化层厚度为200～300nm，然后利用设计的深沟槽栅一区掩膜版掩膜，采用深槽刻蚀方法依次对裸露的氧化层及氧化层下方的顶层硅膜进行第三次光刻，形成深沟槽栅一区，深沟槽栅一区的底部为隐埋绝缘层的上表面；然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽栅一区的内壁进行第四次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第四次刻蚀，去除深沟槽栅一区内壁表面的氧化层以消除机械损伤，清洗烘干；
(5).对裸露的硅表面淀积氮化硅，采用纵向栅氧化层二掩膜版掩膜进行第四次光刻，将窗口区中氮化硅层刻除形成纵向栅氧化层二窗口，采用反应离子刻蚀进行第五次刻蚀，去除浅沟槽栅二区内阱区侧的内壁氧化层，将顶层硅膜表面氮化硅全部去除，清洗烘干；
(6).对裸露的硅表面进行第五次氧化，深沟槽栅一区内壁和浅沟槽栅二区内阱区侧的内壁上形成厚度为20～40nm的氧化层，深沟槽栅一区内壁和浅沟槽栅二区内阱区侧的内壁上的氧化层均作为纵向栅介质薄膜，顶层硅膜上表面和漏极沟槽区侧壁也被氧化层覆盖；然后采用化学气相淀积方法进行多晶硅淀积形成两个纵向多晶硅栅，采用化学机械抛光方法实现顶层硅膜上表面平坦化，洗净烘干；
(7).对顶层硅膜的上表面采用旋涂原硅酸四乙酯方法进行第六次氧化，利用设计的多晶硅栅区和漏极区掺杂掩膜版进行第五次光刻，采用腐蚀方法去除裸露的氧化层，在多晶硅栅区域中开出多晶硅栅掺杂窗口、在漏极沟槽区域中开出沟槽漏极掺杂窗口，窗口之间的顶层硅膜上的氧化层作为场氧化层；然后在多晶硅栅掺杂窗口和沟槽漏极掺杂窗口内通过离子注入方法进行N型杂质重掺杂，采用腐蚀方法去除光刻胶并进行高温退火以恢复晶格完整性、杂质再分布和激活杂质原子，形成重掺杂的多晶硅栅极区和重掺杂的台阶式漏极区；然后采用腐蚀方法去除重掺杂的多晶硅栅极区和重掺杂的台阶式漏极区的氧化层，洗净烘干；
(8).采用设计的P阱掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在两个纵向栅介质层之间的顶层硅膜上表面形成P阱掺杂窗口；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；
(9).采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第七次光刻，在P阱区内两纵向栅介质层的中间形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；
(10).采用设计的源区掺杂掩膜版对顶层硅膜的上表面进行第八次光刻，采用腐蚀方法去除裸露的氧化层在P阱区内阱区欧姆接触与两个纵向栅介质层侧形成源区两个掺杂窗口，采用离子注入方法进行源区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火形成两个N型重掺杂源区；
(11).采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面和深沟槽栅一区内壁表面进行第九次光刻，在重掺杂多晶硅栅一区沟槽内壁和上方形成栅极一和栅场板一电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源极窗口，在重掺杂多晶硅栅二区上方并按照降低表面电场规则覆盖紧邻P阱欧姆接触区的场氧化层上表面形成栅极二和栅场板二电极窗口，在台阶式重掺杂漏极区沟槽上方并按照降低表面电场规则覆盖紧邻台阶式重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第十次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；
(12).在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第十一次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。
2.如权利要求1所述的制作集成双纵向沟道SOI LDMOS器件的方法，其特征在于：步骤(2)中将浅沟槽栅二区及漏极沟槽区刻蚀窗口中裸露的顶层硅膜刻蚀出浅沟槽栅二区和漏极沟槽区采用局部氧化工艺方法或者浅槽刻蚀方法。
制作集成双纵向沟道SOI LDMOS器件的方法
技术领域
背景技术
2.将顶层硅膜表面第一次氧化，氧化层厚度为50～100nm，在氧化层上表面淀积氮化硅，氮化硅层厚度为300～500nm，所述的氧化层完全覆盖顶层硅膜上表面，氮化硅完全覆盖氧化层上表面；采用漏极沟槽区掩膜版掩膜进行第一次光刻，将窗口区中的氮化硅层和氧化层依次刻除形成漏极沟槽区刻蚀窗口，将漏极沟槽区刻蚀窗口中裸露的顶层硅膜采用LOCOS（局部氧化工艺）方法或者浅槽刻蚀（STE）方法刻蚀出漏极沟槽区，漏极沟槽区为顶层硅膜上的矩形槽，然后依次去除漏极沟槽区刻蚀窗口外的光刻胶、氮化层和氧化层，并洗净烘干；
3.将裸露的顶层硅膜的上表面进行第二次氧化，氧化层厚度为200～300nm，然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第二次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；将顶层硅膜表面氧化层全部去除，洗净烘干；
4.将裸露的顶层硅膜的上表面进行第三次氧化，氧化层厚度为200～300nm，然后利用设计的沟槽栅区掩膜版掩膜，采用深槽刻蚀（DTE）方法依次对裸露的氧化层及氧化层下方的顶层硅膜进行第三次光刻，形成深沟槽，深沟槽的底部为隐埋绝缘层的上表面；然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽的内壁进行第四次氧化，氧化层厚度为50～
100nm，采用腐蚀方法进行第四次刻蚀，去除深沟槽内壁表面的氧化层以消除机械损伤，清洗烘干；
5.对裸露的硅表面进行第五次氧化，在深沟槽内壁上形成厚度为20～40nm的氧化层，深沟槽内壁上的氧化层作为纵向栅介质薄膜，顶层硅膜上表面和漏极沟槽区侧壁也被氧化层覆盖；然后采用化学气相淀积（CVD）方法进行多晶硅淀积形成纵向多晶硅栅，采用化学机械抛光方法实现顶层硅膜上表面平坦化，洗净烘干；
6.对顶层硅膜的上表面采用旋涂原硅酸四乙酯方法进行第六次氧化，利用设计的多晶硅栅区和漏极区掺杂掩膜版进行第五次光刻，采用腐蚀方法去除裸露的氧化层，在多晶硅栅区域中开出多晶硅栅掺杂窗口、在漏极沟槽区域中开出沟槽漏极掺杂窗口，窗口之间的顶层硅膜上的氧化层作为场氧化层；然后在多晶硅栅掺杂窗口和沟槽漏极掺杂窗口内通过离子注入方法进行N型杂质重掺杂，采用腐蚀方法去除光刻胶并进行高温退火以恢复晶格完整性、杂质再分布和激活杂质原子，形成重掺杂的多晶硅栅极区和重掺杂的台阶式漏极区；然后采用腐蚀方法去除重掺杂的多晶硅栅极区和重掺杂的台阶式漏极区的氧化层，洗净烘干；
7.采用设计的P阱掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在紧靠栅介质层的顶层硅膜上表面形成P阱掺杂窗口；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；
8.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第七次光刻，在P阱区内远离栅介质层一侧形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；
然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；
9.采用设计的源区掺杂掩膜版对顶层硅膜的上表面进行第八次光刻，采用腐蚀方法去除裸露的氧化层在P阱区内紧靠栅介质层一侧形成源区掺杂窗口，采用离子注入方法进行源区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火(RTA)形成N型重掺杂源区；
10.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面和深沟槽内壁表面进行第九次光刻，在重掺杂多晶硅栅极区沟槽内壁和上方形成栅极和栅场板电极窗口，在N型重掺杂源区和P阱欧姆接触区并按照降低表面电场规则覆盖紧邻P阱欧姆接触区的场氧化层上表面形成源极和源场板电极窗口，在台阶式重掺杂漏极区沟槽上方并按照降低表面电场规则覆盖紧邻台阶式重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第十次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；
11.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第十一次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。
发明内容
2.将顶层硅膜表面第一次氧化，氧化层厚度为50～100nm，在氧化层上表面淀积氮化硅，氮化硅层厚度为300～500nm；所述的氧化层完全覆盖顶层硅膜上表面，氮化硅完全覆盖氧化层上表面；采用浅沟槽栅二区及漏极沟槽区掩膜版掩膜进行第一次光刻，将窗口区中的氮化硅层和氧化层依次刻除形成浅沟槽栅二区及漏极沟槽区刻蚀窗口，将浅沟槽栅二区及漏极沟槽区刻蚀窗口中裸露的顶层硅膜采用LOCOS（局部氧化工艺）方法或者浅槽刻蚀（STE）方法刻蚀出浅沟槽栅二区和漏极沟槽区，浅沟槽栅二区和漏极沟槽区为顶层硅膜上的两个矩形槽，然后依次去除浅沟槽栅二区及漏极沟槽区刻蚀窗口外的光刻胶、氮化层和氧化层，并洗净烘干；
3.将裸露的顶层硅膜的上表面进行第二次氧化，氧化层厚度为200～300nm，然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第二次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；将顶层硅膜表面氧化层全部去除，洗净烘干；
4.将裸露的顶层硅膜的上表面进行第三次氧化，氧化层厚度为200～300nm，然后利用设计的深沟槽栅一区掩膜版掩膜，采用深槽刻蚀（DTE）方法依次对裸露的氧化层及氧化层下方的顶层硅膜进行第三次光刻，形成深沟槽栅一区，深沟槽栅一区的底部为隐埋绝缘层的上表面；然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽栅一区的内壁进行第四次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第四次刻蚀，去除深沟槽栅一区内壁表面的氧化层以消除机械损伤，清洗烘干；
5.对裸露的硅表面淀积氮化硅，采用纵向栅氧化层二掩膜版掩膜进行第四次光刻，将窗口区中氮化硅层刻除形成纵向栅氧化层二窗口，采用反应离子刻蚀进行第五次刻蚀，去除浅沟槽栅二区内阱区侧的内壁氧化层，将顶层硅膜表面氮化硅全部去除，清洗烘干。
8.采用设计的P阱掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在两个纵向栅介质层之间的顶层硅膜上表面形成P阱掺杂窗口；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；
9.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第七次光刻，在P阱区内两纵向栅介质层的中间形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；
10.采用设计的源区掺杂掩膜版对顶层硅膜的上表面进行第八次光刻，采用腐蚀方法去除裸露的氧化层在P阱区内阱区欧姆接触与两个纵向栅介质层侧形成源区两个掺杂窗口，采用离子注入方法进行源区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火(RTA)形成两个N型重掺杂源区；
11.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面和深沟槽栅一区内壁表面进行第九次光刻，在重掺杂多晶硅栅一区沟槽内壁和上方形成栅极一和栅场板一电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源极窗口，在重掺杂多晶硅栅二区上方并按照降低表面电场规则覆盖紧邻P阱欧姆接触区的场氧化层上表面形成栅极二和栅场板二电极窗口，在台阶式重掺杂漏极区沟槽上方并按照降低表面电场规则覆盖紧邻台阶式重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第十次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；
12.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第十一次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。
具体实施方式
2.将顶层硅膜表面第一次氧化，氧化层厚度为50～100nm，在氧化层上表面淀积氮化硅，氮化硅层厚度为300～500nm，所述的氧化层完全覆盖顶层硅膜上表面，氮化硅完全覆盖氧化层上表面；采用浅沟槽栅二区及漏极沟槽区掩膜版掩膜进行第一次光刻，将窗口区中的氮化硅层和氧化层依次刻除形成浅沟槽栅二区及漏极沟槽区刻蚀窗口，将浅沟槽栅二区及漏极沟槽区刻蚀窗口中裸露的顶层硅膜采用LOCOS（局部氧化工艺）方法或者浅槽刻蚀（STE）方法刻蚀出浅沟槽栅二区和漏极沟槽区，浅沟槽栅二区和漏极沟槽区为顶层硅膜上的两个矩形槽，然后依次去除浅沟槽栅二区及漏极沟槽区刻蚀窗口外的光刻胶、氮化层和氧化层，并洗净烘干；
3.将裸露的顶层硅膜的上表面进行第二次氧化，氧化层厚度为200～300nm，然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第二次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；将顶层硅膜表面氧化层全部去除，洗净烘干；
4.将裸露的顶层硅膜的上表面进行第三次氧化，氧化层厚度为200～300nm，然后利用设计的深沟槽栅一区掩膜版掩膜，采用深槽刻蚀（DTE）方法依次对裸露的氧化层及氧化层下方的顶层硅膜进行第三次光刻，形成深沟槽栅一区，深沟槽栅一区的底部为隐埋绝缘层的上表面；然后采用腐蚀方法去除光刻胶并洗净烘干；对深沟槽栅一区的内壁进行第四次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第四次刻蚀，去除深沟槽栅一区内壁表面的氧化层以消除机械损伤，清洗烘干；
5.对裸露的硅表面淀积氮化硅，采用纵向栅氧化层二掩膜版掩膜进行第四次光刻，将窗口区中氮化硅层刻除形成纵向栅氧化层二窗口，采用反应离子刻蚀进行第五次刻蚀，去除浅沟槽栅二区内阱区侧的内壁氧化层，将顶层硅膜表面氮化硅全部去除，清洗烘干。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种真空镀膜装置 | 2020-05-11 | 545 |
| 真空镀膜机 | 2020-05-12 | 748 |
| 一种透明塑胶制品的表面真空镀膜工艺 | 2020-05-12 | 155 |
| 一种透明塑胶制品的表面真空镀膜工艺 | 2020-05-12 | 446 |
| 玻璃仿古金属真空镀膜及其工艺 | 2020-05-11 | 735 |
| 一种真空镀膜结构 | 2020-05-13 | 202 |
| 低温真空镀膜装置 | 2020-05-13 | 44 |
| 一种真空镀膜夹具 | 2020-05-12 | 239 |
| 真空镀膜设备 | 2020-05-12 | 128 |
| 一种高压离子轰击的真空镀膜机 | 2020-05-13 | 943 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
