本发明涉及半导体晶片的制造工艺，也涉及这种半导体晶片的使用和利用 工艺。

具体地，本发明涉及一种半导体晶片的制造工艺，所述半导体晶片用于制 造半导体器件，例如微处理器、存储器、逻辑电路、系统LSI、太阳能电池、 图象传感器、光发射器件或显示器件等；用作监测晶片，例如用于形成膜的膜 厚度监控器、用于腐蚀操作的腐蚀深度监控器或用于检测和计数异物微粒的微 粒监控器；或作为假晶片用在处理系统中，以便调节膜形成、热处理、掺杂或 腐蚀的各种处理条件。本发明还涉及使用和利用所述半导体晶片的方法。具体 地，本发明适合于制造可在不同应用中使用和利用的各种类型的半导体晶片。

现已知具有如Si、GaAs、InP和GaN等各种半导体材料层的半导体晶片。 特别是，包括具有绝缘表面的支撑衬底和其上形成有半导体层的SOI晶片引人 注目，是由于它们非常适合于制备高速操作低功耗的的半导体器件。用于本发 明的目的，SOI晶片指绝缘体上含有半导体的晶片，不必为绝缘体上含有硅的 晶片。

已知的SOI晶片包括通过氧离子注入和热处理以及键合晶片制备的SIMOX 晶片，例如日本专利申请特许公开No.5-211128、U.S.专利No.5,374,565以 及日本专利申请特许公开No.10-200080中公开的；通过氢离子注入并剥离， 例如国际专利申请WO98/52216中介绍的制造；以及通过等离子体浸没离子注 入(PIII)。日本专利申请特许公开No.2608351和U.S.专利No.5,371,037 介绍了通过将外延层转移到单独的支撑衬底上制备高质量SOI晶片的各种方 法。

日本专利申请特许公开No.7-302889(U.S.专利No.5,856,229)中提出了 一种转移外延层的改进方法。

图17A到17E示意性地示出了转移外延层的已知方法。

首先，如图17A所示，引入为Si晶片的半导体晶片(称做起始晶片、键合 晶片、器件晶片或籽晶片)并阳极氧化表面在表面上产生多孔层4。

然后，如图17B所示，通常使用CVD技术通过外延生长在多孔层4上形成 无孔单晶半导体层5。

此后，如图17C所示，氧化外延层的表面(无孔单晶半导体层)产生绝缘 层6。然后所述绝缘层6接触并键合到另一半导体晶片2(或石英玻璃片)的 表面。由此制备了内部含有外延层5的多层结构。

然后，如图17D所示，通常通过将楔子插入到它的侧面或沿多孔层加热多 层结构，对多层结构施加外力或内应力以沿多孔层分离多层结构(图17D中的 参考数字41和42示出了分离的多孔层)。

然后，使用氢氟酸和过氧化氢的混合溶液通过湿腐蚀除去留在已转移到第 二半导体晶片2(也称做支撑晶片或基底晶片)的外延层5表面上的多孔层4B。 然后，如图17E所示，通常通过氢气退火使露出的外延层平滑，制备出具有显 著特性的成品SOI。

另一方面，分离的Si晶片仍保留薄圆盘的剖面。因此，同样通过湿腐蚀使 用相同的溶液除去留在裂开面上的多孔层之后，它还可以作为Si晶片1再次 制备如图17A所示的另一SOI晶片。此外，它可以用做半导体晶片2制备如图 17B所示的另一SOI晶片。

如上所述，日本专利申请特许公开No.7-302889公开了一种重复使用剥离 的Si晶片作为图17A所示的Si晶片1或图17B所示的半导体晶片2的方法。

然而，以上介绍的方法存在几个需要解决的问题。

例如，当Si晶片重复用做第一晶片时，由于它的表面层再次变为多孔层并 随后除去产生的多孔层，由此它的厚度逐渐减小。因此，所述硅晶片的每次重 新使用需要麻烦的工艺，调节通过在表面上形成多孔层从而厚度进一步减小的 重复使用的条件。此外，如果产生多层结构，它会敏感地受第一晶片的厚度和 其它层的影响，在某些条件下变得弯曲。由此，严格地控制第一晶片的厚度非 常重要。

此外，在分离步骤中出现的硅晶片的损伤会负面地影响包括产生多孔层的 随后步骤，使其不能再用于制造具有相同和等同特性的SOI晶片。

而且，SOI晶片的制造工艺比制造体晶片的工艺复杂得多，因此制造SOI 晶片的成品率通常很低。换句话说，如果可重复使用的第一晶片实际上重新用 做第一或第二晶片制备另一SOI晶片，那么从得到需要的质量级别的观点来 看，不能满意地用于批量生产。

虽然以上重新使用硅晶片的现有方法往往在制造SOI晶片的工艺之后重复 使用再生的第一晶片，以制造相同质量的另一SOI晶片，但硅晶片通常不能满 足需要类型的晶片可批量生产的要求。

那么，从不远的将来工业中减少浪费和开发有限资源的观点来看，所述硅 晶片没有任何价值。

本发明的一个目的是提供一种具有优越的大规模生产性和再现性的半导体 晶片的制造工艺。

本发明的另一目的是提供一种能提高经济效率的半导体晶片的制造方法， 并提供一种具有优越质量同时不减少市场上晶片数量的SOI晶片。

根据本发明的半导体晶片的制造工艺包括以下步骤：

制备在半导体衬底上有半导体层的第一部件；

将所述半导体层与所述第一部件分离之后，将所述半导体层转移到第二部 件上；以及

所述转移步骤之后，平滑所述半导体衬底的表面，由此将所述半导体衬底 用做除形成所述第一和第二部件用途之外的半导体晶片。

此外，根据本发明半导体晶片的制造工艺，包括以下步骤：

制备在半导体衬底上有半导体层的第一部件，分离层设置其间；

通过所述分离层分离所述半导体层，将所述半导体层转移到第二部件上； 以及

所述转移步骤之后平滑所述半导体衬底的表面，由此将所述半导体衬底用 做除形成所述第一和第二部件用途之外的半导体晶片。

根据本发明半导体晶片的制造工艺包括以下步骤：

制备在P型半导体衬底上有半导体层的第一部件；

从所述第一部件上分离所述半导体层，将半导体层转移到第二部件上，由 此形成第一半导体晶片；以及

在分离了所述半导体层的所述P型半导体衬底上进行低浓度的P型半导体 层的外延生长，所述低浓度P型半导体层具有的限定P型导电性的杂质浓度低 于所述P型半导体衬底的杂质浓度。

根据本发明半导体晶片的制造工艺包括以下步骤：

制备在P型半导体衬底上有半导体层的第一部件，分离层设置其间；

通过所述分离层分离所述半导体层，将半导体层转移到第二部件上，由此 形成第一半导体晶片；以及

在通过所述分离层分离的所述P型半导体衬底上进行低浓度P型半导体层 的外延生长，所述低浓度P型半导体层具有的限定P型导电性的杂质浓度低于 所述P型半导体衬底的杂质浓度。

根据本发明半导体晶片的制造工艺包括以下步骤：

在P型半导体衬底内形成分离层，形成所述分离层上有半导体层的第一部 件；

通过所述分离层分离所述半导体层，将半导体层转移到第二部件上，由此 形成第一半导体晶片；以及

在通过所述分离层分离的所述P型半导体衬底上进行低浓度P型半导体层 的外延生长，所述低浓度P型半导体层具有的限定P型导电性的杂质浓度低于 所述P型半导体衬底的杂质浓度。

根据本发明半导体晶片的制造工艺包括以下步骤：

制备P型半导体衬底上有半导体层的第一部件，分离层设置其间；

将所述第一部件键合到第二部件形成多层结构；

在氧化气氛中进行所述多层结构的热处理；

通过所述分离层分离所述多层结构，将所述半导体层转移到第二部件上， 由此形成第一半导体晶片；以及

在通过所述分离层分离的所述P型半导体衬底上进行低浓度P型半导体层 的外延生长，所述低浓度P型半导体层具有的限定P型导电性的杂质浓度低于 所述P型半导体衬底的杂质浓度。

一种根据本发明的半导体晶片的制造工艺包括以下步骤：

制备第一部件，具有至少一个包括外延半导体层的第一半导体层，一个分 离层，和一个第二半导体层，以此顺序排列在所述P型半导体衬底上，所述外 延的半导体层具有的限定P型导电性的杂质浓度低于所述P型半导体衬底的杂 质浓度；以及

通过所述分离层分离所述第二半导体层的分离步骤，将所述第二半导体层 转移到第二部件上形成第一半导体晶片，通过所述分离层分离具有所述第一半 导体层的所述P型半导体衬底形成第二半导体晶片。

根据本发明半导体晶片的制造工艺包括以下步骤：

形成至少一个包括外延半导体层的第一半导体层，所述外延的半导体层具 有的限定P型导电性的杂质浓度低于所述P型半导体衬底的杂质浓度；以及包 括外延半导体层的第二半导体层，所述外延半导体层具有的限定P型导电性的 杂质浓度高于所述第一半导体层的杂质浓度；以此顺序排列在所述P型半导体 衬底上；使所述第二半导体层和部分所述第一半导体层多孔；以及在制成多孔 的所述第二半导体层上形成第三半导体层；由此形成第一部件；以及

将所述第三半导体层转移到所述第二部件上形成第一半导体晶片，并形成 包括具有第一半导体层的所述P型半导体衬底的第二半导体晶片。

根据本发明半导体晶片的使用方法特征在于：制备已用于制造键合的SOI 衬底的籽晶片，之后在所述籽晶片的至少一个表面上进行平滑处理，以便作为 半导体晶片卖出，不再用于制造键合的SOI衬底。

图1示出了根据本发明的基本实施例半导体晶片制造工艺的流程图。

图2示出了根据本发明的另一基本实施例半导体晶片制造工艺的流程图。

图3示出了根据本发明的再一基本实施例半导体晶片制造工艺的流程图。

图4A、4B、4C、4D、4E、4F和4G示出了根据本发明的第一实施例晶片制 造工艺的工艺图。

图5A、5B、5C、5D、5E、5F、5G、5H和5I示出了根据本发明的第二实施 例晶片制造工艺的工艺图。

图6A、6B、6C、6D、6E、6F和6G示出了根据本发明的第四实施例晶片制 造工艺的工艺图。

图7A、7B、7C、7D、7E、7F、7G、7H和7I示出了根据本发明的第五实施 例晶片制造工艺的工艺图。

图8A、8B、8C、8D、8E、8F和8G示出了根据本发明的第七实施例晶片制 造工艺的工艺图。

图9A、9B、9C、9D、9E、9F和9G示出了根据本发明的第八实施例晶片制 造工艺的工艺图。

图10示出了制造系统的一个例子的说明图。

图11示出了制造系统的另一个例子的说明图。

图12示出了确定分离之后第一晶片的用途的检查工艺的流程图。

图13示出了制造系统的一个例子的说明图。

图14示出了制造系统的另一个例子的说明图。

图15A、15B、15C、15D、15E、15F、15G和15H示出了本发明的晶片的制 造工艺的工艺图。

图16A、16B、16C和16D示出了本发明的太阳能电池的制造工艺的工艺图。

图17A、17B、17C、17D和17E示出了转移外延层的现有工艺的示意图。

图1示出了根据本发明的基本实施例半导体晶片制造工艺的流程图。

首先，如图1的步骤S1所示，提供半导体晶片作为第一晶片。可以使用 SOI晶片和非SOI晶片作为半导体晶片。特别是，优选使用如CZ晶片、FZ晶 片、外延晶片以及氢气退火的晶片等的非SOI晶片。CZ晶片和FZ晶片分别通 过直拉法和区熔法制造。

接下来，在步骤S2中，在半导体晶片上形成分离层，形成在半导体衬底上 有单晶半导体且分离层设置其间的第一部件。有两种方法可以形成分离层。一 个方法是形成多孔层，然后在它的表面上形成无孔层。通过在多孔层上外延地 生长的方法，以及在含有氢气等还原性气氛中对多孔层的表面进行热处理的方 法形成无孔层。另一方法是将氢离子、稀有气体离子以及氮离子等中的至少一 种离子注入到第一晶片内，由此形成包括细小空隙(这些小空隙包括气体或类 似物，称做微气泡，也称做微腔)的层或包括通过随后在距第一晶片的表面预 定距离的位置处进行热处理形成的潜在的微空隙的层。

总之，在形成分离层之前，形成在半导体晶片的表面上有预定厚度的单晶 半导体层，分离层可以形成在该层内。

半导体层上的层可以选自单晶半导体层、多晶半导体层、以及非晶半导体 层等。具体地，它包括Si、Ge、SiGe、SiC、C、GaAs、AlGaAs、InGaAs、InP、 InAs等。此外，在这些半导体层的表面上，通过热氧化、CVD、溅射等在这些 半导体层的表面上可以形成如氧化硅、氮化硅、或氮氧化硅等的绝缘层。

如果不预先形成分离层，如后所述，那么形成结构之后，可以在适当的位 置切多层结构。此外，如果制备了产生应力的界面，那么在界面处分离结构。 即，结构可以经历步骤S1、S3以及S4。

然后，在步骤S3中，为支撑衬底(第二部件)的那部分形成在分离层形成 其上的半导体晶片上，形成多层结构。现在有两种方法可以形成为所述支撑衬 底的那部分。一个方法是将额外提供的第二晶片粘贴到分离层形成其上的第一 晶片上；另一方法是将如多晶硅等较厚的材料淀积在第一晶片上，由此形成支 撑衬底。对于第二晶片，可以使用与第一半导体晶片具有相同结构的晶片，例 如CZ晶片、FZ晶片、外延晶片以及氢气退火的晶片。第一晶片可以直接键合 到这些晶片的半导体表面上，或借助绝缘层和/或这些晶片之间的键合层粘 贴。此外，代替第二晶片，可以使用如石英玻璃、塑料等的绝缘透明衬底、如 柔韧性金属膜、铝、不锈钢等的导电金属基板、或陶瓷等，第一晶片可以借助 绝缘层和/或键合层直接或间接键合。

然后，在步骤S4中，多层结构在分离层上分离。有两种分离方法。一个方 法是外部加热多层结构，向多层结构发光以吸收光，由此在多层结构的内部产 生分离能量。具体地，对通过在第一晶片的预定深度位置注入氢离子、稀有气 体离子、氮离子等形成具有微空隙的层或包括潜在的微空隙的层施加热能，由 此它的密度随着微空隙的增加而减小。以此方式，在层中发生多层结构的脱模 (release)现象。这就是在多层结构内产生分离能的方法。另外，可以有通 过加热工艺从侧面氧化分离层和/或它的侧面附近并利用氧化膜等的生长产生 的应力的分离方法。通过在300℃到800℃的热处理或优选400℃到600℃的热 处理产生以上的热能。

另一方法是直接地将分离能量外部地施加到多层结构。具体地，它包括将 楔子插入到多层结构的侧面内，由此剥离结构的方法；将由液体和/或气体组 成的流体吹到多层结构的侧面上，由此剥离结构的方法；在与多层结构的正面 和背面相反的方向上相互施加拉力，由此剥离结构的方法；在与多层结构的正 面和背面相对的方向上相互施加压力，由此毁坏以剥离分离层的方法；向多层 结构的侧面施加剪切力，由此毁坏分离层以剥离结构的方法；使用内圆周刀片 或钢丝锯分层的方法；或施加超声波振动，由此毁坏分离层等的方法。

对于使用的流体，可以使用如不使用水的醇等的有机熔剂；如氢氟酸和硝 酸等的酸；或如氢氧化钾等的碱。以及具有选择性腐蚀其它分离区域等功能的 液体。此外，可以使用如空气、氮气、碳酸气体、稀有气体等的气体作为流体。 也可以使用能与分离区域发生腐蚀反应的气体或等离子体。需要使用高纯度的 水作为射流，例如纯水或除去杂质金属或颗粒的超纯水。然而，当在完全的低 温工艺中进行分离步骤时，喷水分离之后，可以进行清洗和除去。

当然，可以组合使用以上提到的各种分离方法。

如此得到的晶片变为大大增值的晶片，例如SOI晶片，使用该晶片可以制 造半导体器件、制成的半导体器件在低功耗方面很优越，并可以高速操作(步 骤S5)。

另一方面，使用分离的第一晶片(半导体衬底)作为非SOI晶片，它的表 面平滑(处理得平滑)，代替在以上步骤中再次用做第一或第二晶片，利用这 种晶片可以提供通常的半导体器件。此外，所述晶片可以用做监测晶片或假晶 片(步骤6)。而且，晶片可以转用通过日本专利申请特许公开No.8-213645、 10-233352和10-270361中公开的工艺制造太阳能电池。

为了使表面平滑，将抛光、研磨、腐蚀、热处理等中的至少一个适用到分 离的第一晶片。特别是，在含有氢气的还原气氛中(氢气退火)对分离的第一 晶片进行热处理的方法为较优选的方法，是由于使表面平滑的同时还可以抑制 晶片厚度的减小，同时，分离之后含在晶片表面层中如硼等的杂质向外扩散， 可以降低杂质的浓度。

氢气退火的优选温度为300℃以上，并低于晶片组成材料的熔点。当所述 退火施加到单晶硅晶片时，温度的下限为800℃，优选1000℃，温度的上限为 硅的熔点，优选1400℃，或进一步优选1200℃。

优选氢气退火的还原气氛的压力可以为增加的压力、大气压、或减小的压 力，应低于大气压和3.9×104帕以上，或优选低于大气压和1.3帕以上。

优选氢气退火的处理时间没有特别的限制，是由于可以根据需要的性质适 当地选择。实际的范围从约1分钟到10小时。

对于提供含有氢气的还原气氛的气体，可以使用100％氢气和氢气与惰性气 体的混合气体。

借助所述氢气退火得到的剥离之后的第一晶片与可以买到的氢气退火的晶 片的级别相同，优选用于制造如LSI等的半导体器件。

抛光得到的平滑是很优越的方法。即使发生表面缺陷，也可以通过抛光基 本除去缺陷表面。与SOI层的表面抛光不同，相对于它的均匀度，没有对所述 抛光施加严格的要求。可以通过类似于抛光通常硅晶片的方法进行抛光，并且 大规膜生产率很优越。然而，通过抛光减小了晶片的厚度，所以鉴于此氢气退 火很优越。

对于抛光方法，优选化学和机械抛光(CMP)。对于进行CMP的抛光剂， 可以使用硅石玻璃(硼硅玻璃)、二氧化钛、氮化钛、氧化铝、硝酸铁、氧化 铈、氧化硅胶体、氮化硅、碳化硅、石墨、如金刚石等的抛光颗粒、或具有这 些颗粒和如H2O2或KIO3等的氧化剂或如NaOH、KOH等的碱溶液混合其中的颗粒 液体。

可以省略平滑或平整步骤。当然，抛光时，可以进行镜面精抛光，或不仅 在一面也可以在两面进行镜面精抛光。

在本发明中，当使用P型半导体晶片作为特别是图2中所示的第一晶片时， 在步骤S4中制备如SOI晶片的第一半导体晶片(步骤S5)；平滑分离的P型 半导体晶片，P-型或N层和类似层外延地生长在它的表面上(步骤S6)；然后 制备具有形成在P型半导体晶片上的P-型或N层和类似层的外延晶片(步骤 S7)。特别是，优选使用高浓度的P型半导体晶片作为P型半导体晶片。如后 所述，这是由于在目前使用的晶片中特别是P-外延/P+衬底最广泛使用的形式。 剥离后的第一晶片的表面一旦平滑之后，进行外延生长处理。在剥离后仅清洗 不进行抛光、腐蚀或热处理之后，进行所述外延生长处理。

当外延的半导体层形成在高浓度的P型半导体晶片上作为第一晶片并使用 时，如图3所示，在分离步骤S4中制备如SOI晶片的第一半导体晶片(步骤 S5)。此外，取决于分离的位置，外延的半导体层留在分离的高浓度P型半导 体晶片上。由此，不必进行新的外延生长就可以制备外延晶片(S7)。例如， 在P型衬底上完成具有P-外延层的外延晶片。即，在S1步骤中形成外延半导 体层，在其上形成分离层。由此，与图2不同，不需要在步骤S6中提供新的 外延半导体层。特别是，P-(或N)型第一半导体层形成在高浓度的P型半导 体晶片上，在其上进一步形成第二半导体层，分离位置优选提供在第一半导体 层的内部。高浓度的P型具有1×1017cm-3到1×1020cm-3的硼浓度，0.001到 0.5欧姆·厘米的电阻率。

可以在N型半导体上有条件地使它多孔形成分离层，然而，期望使用P型 半导体。Unagami等人研究了阳极氧化中硅溶液的反应，并总结出在HF溶液中 的阳极氧化中需要正(Positive pores)孔(T Unagami，J.E1ectrochem.Soc.， vol.127，476(1980))。要使它多孔，优选使用高浓度的P型半导体晶片， 它的杂质浓度范围通常在5.0×1016/cm3到5.0×1020/cm3的范围内，优选1.0 ×1017cm3到2.0×1020/cm3，最好5.0×1017cm3到1.0×1020/cm3。当通过 离子注入形成分离层时，使用氢、氮、稀有气体等(He、Ne、Ar等)作为离子 注入物质。可以注入至少一种或多种。

外延生长优选的温度为500℃以上并低于晶片组成材料的熔点。当对单晶 硅晶片进行外延生长时，温度的下限为600℃，优选800℃，温度的上限为硅 的熔点，优选1400℃，进一步优选1200℃。

通过CVD法或溅射法进行外延生长，优选的气压可以为大气压或减小的压 力，应低于大气压和3.9×10-4帕以上，或优选低于大气压和1.3帕以上。

优选外延生长的处理时间没有特别的限制，是由于可以根据需要的性质适 当地选择。实际的范围从约10秒到10小时。

对于外延生长的常压原材料气体，例如可以为选自以下的至少一种气体： 硅烷或它的类似气体，例如SIH4、SiCl3H、SiCl2H2、SiCl4、Si2H6、SiF4等。为 了添加杂质，可以添加入B2H6、BF3、BBr3等含受主的气体，或如PH3、AsH3等 含受主的气体。此外，可以将盐酸、氯气等添加到其中，或添加氢气或稀有气 体。一般采说，使用氢气作为携带气体。

如上所述，在本发明的一个实施例中，使用优选制成多孔的P+晶片作为第 一晶片制备SOI晶片，剥离之后外延层生长在第一晶片的表面上，由此制成外 延晶片。制得的外延晶片优选制造如存储器、逻辑电路、模拟信号处理电路以 及模拟数字混合电路等的集成电路，或如CCD、太阳能电池等的半导体功能元 件。在一个制造工艺中，可以同时制造SOI晶片和外延晶片，因此可以减少总 材料成本。

下面将介绍外延晶片。

在低功耗和高速LSI技术(Realize Co.，Ltd.，479页到483页)中， 以P-外延层/P+衬底为例作为减小数字噪声的衬底结构中的一种。

根据5-1章，Silicon Science(UCS Semiconductor Substrate Technical Study Society，Realize Co.，Ltd.)，当在外延晶片上制造MOS LSI时， 大多数的MOS LSI用在P外延/P+衬底结构中。由此，使用外延晶片最重要的因 素是可以改善软件错误和闭锁。此外，在5-4章中，在MOS结构的氧化膜的绝 缘破损特性中，P外延/P+衬底的外延晶片的TDDB特性好于CZ体硅晶片，在衬 底中硼浓度高的区域中具有强吸杂(getting)效应。

在该章中，讨论了外延晶片的价格。如果晶片的直径变大，那么外延晶片 和CZ硅晶片之间的价格变小。对于千兆位的时代，需要超高质量的硅晶体。 此外，由于具有大直径的CZ晶体的价格比增加(相对于外延晶片的价格)， 已到了大量的外延晶片可以用于如DRAM等的高集成度MOS LSI的时代。

在本发明中，当多孔层用做分离层时，需要使用高浓度的P+晶片。当分离 的高浓度P+晶片(半导体衬底)用于或转为P-外延衬底而不必抛弃时，由这两 个晶片可以制造一个高质量的SOI晶片和一个外延晶片。此外，对于制造SOI 晶片的晶片，可以总是使用新晶片，由此，可以增加SOI晶片的制造效率。对 于大量消耗以上提到的外延晶片，因此可以构成商业可行的半导体制造系统。

当使用P-晶片作为第一晶片时，通过平滑表面而不施加外延生长处理，仅 形成优选制造以上提到的集成电路或半导体功能元件的晶片。当然，需要较高 质量的层制造所述集成电路或半导体功能元件，外延层可以进一步形成在平滑 的表面上。当利用或转用分离的第一晶片(半导体衬底)时，该晶片的价格几 乎等于或更便宜于原始晶片。此外，如果晶片增值，那么它可以更高的价格卖 出，由此构成商业可行的半导体制造系统。

下面参考附图详细地介绍本发明的优选实施例。

(实施例1)

图4A到4G示出了根据本发明的第一实施例晶片制造工艺的示意图。

首先，如图4A所示，对由如CZ硅晶片、FZ硅晶片等体晶片组成的第一晶 片1的表面进行阳极氧化使它多孔，形成多孔层4。

然后，如图4B所示，在多孔层4上形成无孔层5组成第一部件。形成无孔 层5的方法包括氢气退火封闭多孔层4的孔使它无孔，或通过外延生长形成无 孔的单晶层。此外，需要氧化无孔层5的表面，由此在无孔层5上形成绝缘层 6.代替氧化，可以通过CVD或溅射等形成绝缘层6。在所述实施例中，多孔层 4用做分离层。

如图4C所示，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合 形成多层结构。

第二晶片2可以是其上露出半导体或绝缘膜形成在它的表面上的晶片。此 外，代替第二晶片，可以使用如石英玻璃等的绝缘透光衬底。此外，可以使用 基于塑料的柔韧性膜。

在所述键合中，热处理这些晶片的表面，在室温下相互接触以增加键合强 度，可以用通过阳极键合相互键合。此外，当相互接触时，可以同时进行热处 理。此外，在键合步骤中，进行热处理等的同时，可以对它们施加压力，使它 们相互更紧密地接触。优选在氧化气氛或惰性气体气氛(N2、Ar等)中进行热 处理。

此外，优选预先使用氧、氮、硅、氢、稀有气体等对一对键合面的至少一 面进行等离子体处理激活键合面。此外，键合层可以插在这些面之间用于键 合。

如图4D所示，通过以上提到的方法在分离层处(多孔层4)分离多层结构 (参考数字41和42分别表示分离的多孔层)。剥离的第一晶片1的无孔部分 保持为晶片形状，多孔层的剩余部分41提供在分离面上。另一方面，从第一 晶片转移的无孔层5和绝缘层6一起提供在第二晶片2上。多孔层的剩余部分 4B提供在它的分离面上。在图中，虽然画出的分离位置在多孔层的内部，当然， 第一晶片1和多孔层4之间的界面或无孔层5和多孔层4之间的界面可以为分 离位置。这在随后的实施例中也相同。

如图4E所示，除去多孔层的剩余部分42。当剩余部分42的厚度较厚时， 氟酸、过氧化氢和醇的混合液体用做腐蚀剂，通过温腐蚀选择性地腐蚀掉剩余 部分42，然后，通过氢气退火平滑表面。如果剩余部分42的厚度很薄，那么 通过氢气退火而不是湿腐蚀除去剩余部分42，同时，进行平滑处理。由此，得 到增值的SOI晶片。抛光或整平步骤可以添加到剩余部分42的除去步骤中。

在图4F中，通过抛光、整平、湿腐蚀或氢气退火除去平滑剥离后晶片1(半 导体衬底)上的剩余部分41。由此得到体晶片。这里，在仅除去剩余部分41 的第一晶片上，即已除去剩余部分41没有平滑它的表面，进行外延生长(图 4G)用于表面平滑步骤。

如图4G所示，通过在剥离后的晶片1的表面上进行外延生长处理形成由无 孔P型单晶半导体组成的外延层7。由此，得到外延晶片。即，由两个半导体 晶片得到一个SOI晶片(图4E)和一个体晶片(图4F)或外延晶片。在本发 明中，使用体晶片(外延晶片)而不是以上提到的第一和第二晶片。例如，使 用晶片制造太阳能电池，用做假晶片或监测晶片、或作为外延晶片卖出。

分离之后，当留在第一或第二晶片上的分离层很薄时，几乎没有所述层， 或即使留有层也没有关系，除去以上剩余部分的步骤可以省略，在随后的实施 例中也相同。

如前所述，当使用高浓度的P型半导体晶片作为第一晶片时，优选将晶片 制成多孔。在图4G中得到的外延晶片在P+晶片上形成有外延层(例如，P-层) 的晶片。

这里，在多孔层4上形成无孔层5之前，可以添加以下步骤(1)到(4) 中的至少一个。步骤的顺序可以为优选(1)→(2)，最好(1)→(2)→(3) 或(1)→(2)→(4)，最好(1)→(2)→(3)→(4)。

(1)在孔的壁上形成保护层的步骤

如氧化膜或氮化膜等的保护膜可以提供在多孔层中孔的壁上，以防止热处 理时变大。例如在氧化气氛下进行热处理(200℃到700℃)。根据要求(例 如，表面暴露到含有HF的液体)，可以除去形成在多孔层表面上的氧化膜等。

(2)氢气烘焙步骤

在含有氢气的还原气氛中，在800℃到1200℃下对多孔层进行热处理，由 此在某种程度上密封多孔层的层表面上存在的孔。

(3)提供很少量的原材料

如果以上的氢气烘焙工艺不能密封孔，那么提供少量的无孔层5的原材 料，由此进一步密封层表面上的孔。

具体地，调节原材料的供应，以便生长速率为20nm/min以下，优选10 nm/min以下，最好2nm/min以下。

(4)高温烘焙步骤

在含有氢气的还原气氛下，在高于以上提到的氢气烘焙步骤和/或提供少量 原材料步骤的处理温度的温度下进行热处理。以此方式，可以更完整地密封和 平滑多孔层的表面。

(实施例2)

图5A到5I示出了根据本发明的第二实施例晶片制造方法的示意图。

首先，如图5A所示，提供由如CZ硅晶片、FZ硅晶片等体晶片组成的第一 晶片1；使用扩散法或离子注入法在第一晶片的上表面上形成添加掺杂剂的单 晶半导体层3。所述单晶半导体层3优选硼浓度为1×1017cm-3到1×1020cm-3 的P+层。

接下来，如图5B所示，对单晶半导体层3的表面进行阳极氧化使它多孔， 形成多孔层4。同时，优选仅使单晶半导体层3的上层多孔，由此无孔层10留 在多孔层4下面，厚度约100nm到20μm。由此，对严格规定硼浓度的区域进 行阳极氧化，形成均匀的多孔面。

然后，在图5C中，在多孔层4上形成无孔层5，形成第一部件。形成无孔 层5的方法包括氢气退火封闭多孔层4的孔使上层无孔，或通过外延生长形成 无孔的单晶层。根据需要氧化无孔层5的表面，在无孔层5上形成绝缘层6。 代替氧化，可以通过CVD或溅射等形成绝缘层6。在所述实施例中，多孔层4 用做分离层。

在图5D中，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合形 成多层结构。使用如CZ硅晶片、FZ硅晶片等的体晶片作为第二晶片2。第二 晶片等可以是其上露出半导体或绝缘膜形成在它的表面上的晶片。此外，代替 第二晶片，可以使用如石英玻璃等的绝缘透光衬底。此外，可以使用以塑料为 基础的柔韧性膜。

此外，优选预先使用氧、氮、硅、氢、稀有气体等对一对键合面的至少一 面进行等离子体处理激活键合面。

此外，键合层可以插在这些面之间。

如图5E所示，通过以上提到的方法在分离层处(多孔层4)分离多层结构。 剥离的第一晶片的无孔部分保持为晶片形状，多孔层的剩余部分41位于分离 面上。另一方面，从第一晶片转移的无孔层5和绝缘层6一起提供在第二晶片 2上。多孔层的剩余部分42位于它的分离面上。

在图5F中，除去多孔层的剩余部分42。当剩余部分42的厚度较厚时，氢 氟酸、过氧化氢和醇的混合液体用做腐蚀剂，通过湿腐蚀选择性地腐蚀掉剩余 部分42，然后，通过氢气退火平滑表面。如果剩余部分42的厚度很薄，那么 通过氢气退火而不是湿腐蚀除去剩余部分42，同时，进行平滑处理。由此，得 到大大增值的SOI晶片。

在图5G中，通过抛光、整平、湿腐蚀或氢气退火除去剥离后晶片1(半导 体衬底)上的剩余部分41，并平滑。

此外，当除去无孔层10时，得到与初始晶片相同的体晶片(图5H)。

此外，如图5I所示，在剥离后的晶片1的表面上进行外延生长处理之后， 形成由无孔P型单晶半导体组成的外延层7，由此得到外延晶片。即，由两个 晶片得到一个SOI晶片和一个体晶片(图5H)。体晶片(外延晶片)用于除制 造图5A到5I中SOI晶片以外的用途。例如，晶片可以用做设备(apparatus) 晶片制造太阳能电池、MOS晶体管等，可以用做监测晶片或假晶片，或作为体 晶片或外延晶片销售。

(实施例3)

下面再参考图5A到5I介绍根据本发明的第三实施例晶片的制造方法。

首先，如图5A所示，提供由如CZ硅晶片、FZ硅晶片等体晶片组成的第一 晶片1；使用外延生长处理单晶半导体层3形成在它的表面上。所述单晶半导 体层3优选限定P型导电性的硼浓度为1×1017cm-3到1×1020cm-3的P+层。

接下来，如图5B所示，对第一晶片1的单晶半导体层3的表面进行阳极氧 化使它多孔，形成多孔层4。此时，优选仅使外延层3的上层多孔，由此无孔 层10留在多孔外延层4下面，厚度约100nm到20μm。

然后，在图5C中，在多孔层4上形成无孔层5，形成第一部件。形成无孔 层5的方法包括氢气退火封闭多孔层4的孔使上层无孔，或通过外延生长形成 无孔的单晶层。根据需要氧化无孔层5的表面，在无孔层5上形成绝缘层6。 代替氧化，可以通过CVD或溅射等形成绝缘层6。在本实施例中，多孔层4用 做分离层。

在图5D中，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合形 成多层结构。使用如CZ硅晶片、FZ硅晶片等的体晶片作为第二晶片2。第二 晶片等可以是其上露出半导体或绝缘膜形成在它的表面上的晶片。此外，代替 第二晶片，可以使用如石英玻璃等的绝缘透光衬底。在键合期间，在室温下热 处理这些晶片的表面，相互接触以增加键合强度，可以用通过阳极键合相互键 合。此外，当相互接触时，可以同时进行热处理。此外，在键合步骤中，进行 热处理等的同时，可以对它们施加压力，使它们相互更紧密地接触。

此外，优选预先使用氧、氮、硅、氢、稀有气体等对一对键合面的至少一 面进行等离子体处理激活键合面。

此外，键合层可以插在这些面之间。

在图5E中，通过以上提到的方法在分离层处(多孔层4)分离多层结构。 剥离的第一晶片1的无孔部分保持为晶片形状，多孔层的剩余部分41提供在 分离面上。另一方面，从第一晶片转移的无孔层5和绝缘层6一起提供在第二 晶片2上。多孔层的剩余部分42提供在它的分离面上。

在图5F中，除去多孔层的剩余部分42。当剩余部分42的厚度较厚时，氢 氟酸、过氧化氢和醇的混合液体用做腐蚀剂，通过湿腐蚀选择性地腐蚀掉剩余 部分42，然后，通过氢气退火平滑表面。当剩余部分42的厚度很薄，那么通 过氢气退火而不是湿腐蚀除去剩余部分42，同时，进行平滑处理。由此，得到 大大增值的SOI晶片(图5F)。

在图5G中，通过抛光、湿腐蚀或氢气退火除去剥离后晶片1(半导体衬底) 上的剩余部分41，并平滑。此时，保留图5A中形成的外延层10。当在此状态 进行氢气退火时，平滑表面。此外，通过向外扩散含有的硼浓度降低，层10 形成为P-型单晶半导体层。这就是与所谓的P-外延晶片相同质量的晶片。如果 确实不需要进行向外扩散，即使通过抛光或短时氢气退火平滑表面，那么也可 以形成和P-外延晶片相同质量的晶片。外延层可以外延生长在层10上。

此外，当除去层10时，得到与初始晶片相同的体晶片(图5H)。

此外，如图5I所示，在剥离后的晶片1的表面上进行外延生长处理之后， 形成由无孔P型单晶半导体组成的外延层7作为外延晶片。即，由两个晶片得 到一个SOI晶片和一个外延晶片或体晶片。所述非SOI晶片可以转用或作为其 它用途卖掉，不必再用于制造SOI晶片。

下面参考图15A到15H介绍由两个硅晶片制造一个SOI晶片和一个外延晶 片情况中的优点。

如图15A所示，外延硅层3形成在体硅衬底1上。

接下来，如图15B所示，对部分外延层3进行阳极氧化，由此使它多孔， 形成多孔层4(分离层)。然后，在多孔层4上形成为SOI晶片有源层的无孔 单晶硅层5(图15C)。此外，形成为SOI晶片的绝缘膜一部分的氧化膜6(图 15D)。此时，如图所示，氧化膜也形成在硅衬底1的表面上。第二硅晶片2 键合于其上(图15E)。在所述键合中，在氧化气氛中进行热处理，由此增加 键合强度，硅衬底1表面上的氧化膜也变厚。此后，键合的衬底分离(图15F)， 除去剩余的多孔层41和42，由此可以得到SOI晶片(图15G)和外延晶片(图 15H)。

在工艺步骤中，使用用于形成装置(apparatus)的外延晶片，以防止杂 质从晶片扩散到外部，同时氧化膜作为背部屏蔽层粘贴到表面，特别是粘贴到 衬底的背面。

根据以上提到的步骤，即使不进行有别于其它步骤的形成背部屏蔽层的步 骤，所述背部保护层也可以在制造SOI晶片的一连串步骤中形成。由此，可以 很有效地制造外延晶片。

特别是，通过一连串SOI晶片制造步骤得到的外延晶片(图15H)的背表 面氧化膜的厚度优选控制在10nm到10μm，优选100nm到3μm。

在图15A到15H中，介绍了使用阳极氧化形成分离层的情况。当利用通过 离子注入形成的微气泡层制造SOI晶片时，与含有两个氧化步骤(在离子注入 之前在硅晶片的表面上形成保护膜的氧化步骤和增加键合强度的氧化步骤)的 分离步骤的同时可以得到具有背部屏蔽层的外延晶片。

(实施例4)

图6A到6G示出了根据本发明的第四实施例晶片制造方法的示意图。

首先，在图6A中，提供由如CZ硅晶片、FZ硅晶片等体晶片组成的第一晶 片1。根据需要氧化第一晶片的表面，由此形成绝缘层6。然后，在图6B中， 注入选自氢、氮和稀有气体的离子，为分离层含有微腔(微气泡或微腔)的层 14形成在预定的深度。由此，具有单晶半导体的无孔层5的第一部件形成在分 离层14上。

在图6C中，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合形 成多层结构。第二晶片可以是其上露出半导体，如氧化膜等的绝缘膜形成在它 的表面上的晶片。此外，可以使用如石英玻璃等的绝缘透光衬底代替第二晶 片。所述键合在室温下进行。在键合期间，在室温下相互接触后热处理这些晶 片的表面，以增加键合强度，可以用通过阳极键合相互键合。此外，当相互接 触时，可以同时进行热处理。此外，在键合步骤中，进行热处理等的同时，可 以对它们施加压力，使它们相互更紧密地接触。此外，键合层可以插在这些面 之间用于键合。而且，优选预先使用氧、氮、硅、氢、稀有气体等对一对键合 面的至少一面进行等离子体处理激活键合面。

在图6D中，使用以上提到的方法在分离层14分离多层结构。在所述方法 中，当图6C中的热处理期间温度设置在400℃以上时，分离现象与键合同时发 生。优选温度范围在400℃到600℃。

剥离的第一晶片1的无孔部分保持为晶片形状，分离层14的剩余部分141 位于分离面上。另一方面，由第一晶片转移的无孔层5和绝缘层6一起提供在 第二晶片2上。分离层14的剩余部分142位于分离面上。

在图6E中，除去多孔层的剩余部分142。此时，以低抛光速率抛光该部分， 然后进行氢气退火。此外，可以不抛光剩余部分142进行氢气退火除去它，同 时，进行平滑处理。由此得到大大增值的SOI晶片。

在图6F中，通过抛光、湿腐蚀或氢气退火等除去剥离后晶片1(半导体衬 底)上的剩余部分141，并平滑。由此得到体晶片。此外，如图6G所示，根据 需要在剥离后的晶片1的表面上进行外延生长，由此形成由无孔P型单晶半导 体组成的外延层7。此时得到外延晶片。

使用高浓度的P型晶片作为第一晶片1，使用P-单晶层作为外延层7，由此 形成图6G中所示的P-外延/P+衬底。在图6E中，当进行氢气退火时，高浓度的 P+层5通过向外扩散的硼得到低浓度的SOI晶片(P-层)。P-外延/P+衬底可以 转用为除制造以上提到的SOI晶片以外的各种用途。

(实施例5)

图7A到7I示出了根据本发明的第五实施例晶片制造方法的示意图。

首先，在图7A中，提供由如CZ硅晶片、FZ硅晶片等体晶片组成的第一晶 片1；使用外延生长处理在表面上形成单晶半导体层3。

接下来，根据需要氧化第一晶片1的外延层3的表面，由此形成绝缘层6 (图7B)。然后，注入选自氢、氮和稀有气体的离子，以便为分离层含有微腔 的层14形成在预定的深度。由此，具有单晶半导体的无孔层5留在分离层14 上，由此形成第一部件(图7C)。

此时，优选离子注入到外延层3内，以便无孔外延层10留在分离层14下， 厚度约10nm到20μm。

在图7D中，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合形 成多层结构。使用如CZ硅晶片、FZ硅晶片等的体晶片作为第二晶片2。第二 晶片可以是其上露出半导体，绝缘膜形成在它的表面上的晶片。此外，可以使 用如石英玻璃等的绝缘透光衬底代替第一晶片。所述键合在室温下进行。在键 合期间，在室温下相互接触后热处理这些晶片的表面，以增加键合强度，它们 可以用通过阳极键合相互键合。此外，当它们相互接触时，可以同时进行热处 理。此外，在键合步骤中，进行热处理等的同时，可以对它们施加压力，使它 们相互更紧密地接触。此外，键合层可以插在这些面之间用于键合。而且，优 选预先使用氧、氮、硅、氢、稀有气体等对一对键合面的至少一面进行等离子 体处理激活键合面。

在图7E中，使用以上提到的方法在分离层14分离多层结构。在所述方法 中，当步骤S43中的热处理温度设置在400℃到600℃时，分离现象与键合同 时发生。

剥离的第一晶片1保持为晶片形状，同时它的厚度没有减小，分离层14 的剩余部分141位于分离面上。另一方面，由第一晶片转移的无孔层5和绝缘 层6一起提供在第二晶片2上。分离层14的剩余部分142位于分离面上。在 图7F中，除去剩余部分142。此时，以低抛光速率抛光部分，然后进行氢气退 火。此外，可以不抛光进行氢气退火，同时，进行平滑处理，除去剩余部分142。 由此得到大大增值的SOI晶片。

在图7G中，通过抛光、湿腐蚀或氢气退火除去剥离后晶片1(半导体衬底) 上的剩余部分141，并平滑。此时，保留在图7C中形成的外延层10。当在此 状态中进行氢气退火时，表面变平滑。此外，如果硼浓度高，那么可以通过向 外扩散降低含有的硼浓度，层10形成为P-型单晶半导体层。

此外，当除去外延层10时，得到与初始晶片相同的体晶片(图7H)。

此外，如图7I所示，在剥离后的晶片1的表面上进行外延生长处理之后， 形成由无孔P型单晶半导体组成的外延层7。于是得到外延晶片。即，由两个 晶片得到一个SOI晶片和一个体晶片或外延晶片。所述非SOI晶片可以用做除 制造SOI晶片之外的其它用途。

使用高浓度的P型晶片作为第一晶片1，使用P-单晶层作为外延层7，由此 形成步骤S47的P-外延/P+衬底。在步骤S45中，当进行氢气退火时，高浓度的 P+层5通过向外扩散的硼得到低浓度的SOI晶片(P-层)。

(实施例6)

使用例如硅晶片等的半导体衬底作为第一衬底。在半导体衬底上，通过CVD 或分子束外延生长法形成与异质外延生长的衬底不同的材料构成半导体层。所 述半导体为SiGe或Ge。

另一方面，使用硅晶片作为第二衬底。

如氧化膜等的绝缘膜形成在半导体层的表面和/或第二衬底的表面中的至 少一个上。

第一和第二衬底相互键合，得到多层结构。

在由此得到的多层结构中，应力集中在异质界面处，即第一衬底和半导体 层之间的界面，由此在所述界面容易剥离多层结构。

因此，当能量施加到以上提到的分离处时，它引起多层结构的分离，半导 体层转移到第二衬底上。分离面在某种程度上卷曲，根据需要进行平滑。由此， 由两个硅晶片得到一个SOI晶片和一个硅晶片(或外延晶片，如果在其上进行 外延生长)。使用由此得到的硅晶片用于除以上提到的步骤之外的用途，由此 SOI晶片制造可以总是使用新硅晶片。

(实施例7)

图8A到8G示出了根据本发明的第七实施例晶片制造方法的示意图。

首先，在图8A中，使用由P型硅晶片组成的第一晶片1。然后，通过外延 生长形成杂质浓度低于第一晶片的外延层31和杂质浓度高于外延层31的外延 层32。对于P型硅晶片，制备硼浓度为1×1017cm-3到1×1020cm-3电阻率为 0.001到0.5欧姆·厘米的高浓度P型硅晶片。

需要外延层32的杂质浓度高于外延层31的杂质浓度。外延层32的电阻率 设置为低于外延层31的电阻率。具体地，外延层31的电阻率设置为0.02到 10,000欧姆·厘米，优选0.1到100欧姆·厘米。外延层32的电阻率设定为 0.001-0.1欧姆·厘米，较好是0.005到0.02欧姆·厘米。

在图8B种，中途对第一晶片1的外延半导体层32和外延层31进行阳极氧 化，由此使它们多孔，形成多孔层4。即使阳极氧化期间电流不变，当使用具 有不同杂质浓度的外延层时，可以形成具有多孔程度不同的多孔层。在多孔层 4中，外延半导体层31的多孔部分更多孔，比半导体层32的孔更易受到损坏。 此时，层制成多孔，由此无孔层10留在多孔层4下，其厚度约100nm到20μm。

下面更详细地介绍具有不同杂质浓度的外延层。

改变组分、杂质浓度、以及外延生长层的类型中的至少一个，(在本实施 例中，改变杂质浓度)，由此形成具有两个或多个外延生长层的结构。当在所 述外延生长层中形成的多孔层制成多孔时，该层具有两个或多个具有不同结构 的层，多孔层中的分离位置可以在以后介绍的后键合分离步骤中确定。

需要多孔结构在它的表面上有低密度的多孔层，内部有高密度的多孔层。 需要表面上的低密度多孔层以提高以后将形成的无孔单晶层的结晶性。位于其 中的高密度多孔层为机械易碎层，在分离步骤中，优选主要在高密度多孔层或 在高密度多孔层和相邻层之间的界面进行分离。

在形成多孔层之前，预先在外延生长层中形成与以上具有不同组分、杂质 浓度、类型等的层，由此在形成多孔层的阳极氧化期间，可以不特别改变形成 多孔层的条件，形成至少以上提到的低和高密度多孔层。

当在阳极氧化溶液中放置多个第一衬底以形成多孔层时，硅晶片已放置在 阳极侧作为屏蔽(shield)晶片，以防止从阳极洗脱的金属离子沉积到第一衬 底的背面。当通过改变电流密度形成两个或多个多孔层时，可以在屏蔽晶片的 表面上形成类似的结构。如果所述屏蔽晶片使用n次，那么2n层的多孔层形 成在屏蔽晶片中。多孔层变得极为不稳定。例如在屏蔽晶片上形成的多孔部分 已剥离n+1次，有时扩散在容器中。特别是，当交替形成低和高密度多孔时， 机械强度比在恒定形成条件下形成具有相同厚度的多孔层的情况中降低的更 显著。即，屏蔽晶片的使用有限。然而，根据本发明，根据预先在第一衬底的 表面上形成的外延生长层的结构可以确定第一衬底的多孔层的两层或多层结 构。由此，施加到屏蔽晶片的电流可以恒定不变，屏蔽晶片的使用寿命可以延 长。

两层或多层结构可以提供用于多孔层的结构。特别是，高密度的多孔层可 以由表面形成为第二层，第二低密度多孔层可以形成于其下。此时，即使在分 离期间引入缺陷，也可以在除去多孔层的随后步骤中除去多孔层中的所述缺 陷，缺陷不会留在第一衬底中。由此，当形成三层或多层结构的多孔层时，在 外延生长的层中形成适合于这些多孔层具有不同的组分、杂质浓度以及类型的 层。

然后，在图8C中，无孔层5形成在多孔层4上，形成第一部件。形成无孔 层5的方法包括通过氢气退火封闭多孔层4的孔使上表面多孔，或通过外延生 长形成无孔单晶层。根据需要氧化无孔层5的表面，由此在无孔层5上形成绝 缘层6。代替热氧化，可以通过CVD或溅射等形成绝缘层6。在本实施例中， 外延半导体层31的多孔部分用做分离层。

在图8D中，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合形 成多层结构。提供由如CZ硅晶片和FZ硅晶片等的体晶片组成为第二部件的第 二晶片2。第二晶片可以是其上露出半导体或绝缘膜形成在它的表面上的晶 片。此外，可以使用如石英玻璃等的绝缘透光衬底代替第二晶片。在键合期间， 在室温下热处理这些晶片的表面，相互接触以增加键合强度，可以用通过阳极 键合相互键合。此外，当相互接触时，可以同时进行热处理。此外，在键合步 骤中，进行热处理等的同时，可以对它们施加压力，使它们相互更紧密地接触。

此外，优选预先使用氧、氮、硅、氢、稀有气体等对一对键合面的至少一 面进行等离子体处理激活键合面。此外，键合层可以插在这些面之间用于键 合。

在图8E中，通过以上提到的方法在分离层处(外延半导体层31的多孔部 分)分离多层结构。剥离的第一晶片的无孔部分保持为晶片形状，在分离面上 (外延半导体层31的多孔部分的一部分)有多孔层的剩余部分41。另一方面， 从第一晶片转移的无孔层5和绝缘层6一起提供在第二晶片2上。在它的分离 面上(外延层32的多孔部分的一部分和外延层31的多孔部分)有多孔层的剩 余部分42。

在图8F中，除去多孔层的剩余部分42。当剩余部分42的厚度较厚时，氟 酸、过氧化氢和醇的混合物用做腐蚀剂，通过对它进行选择性湿腐蚀除去剩余 部分42，然后，通过氢气退火平滑表面。当剩余部分42的厚度很薄，那么通 过氢气退火不进行湿腐蚀除去剩余部分42，除去剩余部分42时，同时进行平 滑处理。由此，得到大大增值的SOI晶片。

在图8G中，通过抛光、湿腐蚀和氢气退火除去剥离后晶片1(半导体衬底) 上的剩余部分41，并平滑。

此时，无孔层(外延层)留在晶片1上，得到外延晶片。当分离后需要除 P型硅晶片之外的晶片位于衬底上作为外延晶片时，可以使用需要的硅晶片(例 如，P-或N型)。

在这些步骤中，可以形成两个或多个外延半导体层31。例如，当形成两个 外延半导体层时，以外延半导体层31’和31”(总称31)的顺序形成。外延半 导体层制成多孔，从表面上的外延半导体层32进行。直到至少单晶半导体层 31”制成多孔，层制成多孔，由此部分外延半导体层31’保留没有制成多孔。因 此，在层31’制成多孔的中途，外延半导体层31’、多孔层41’(通过使部分外 延半导体层31’多孔得到的层)、多孔层41”(通过使外延半导体层31”多孔得 到的层)、以及多孔层42(通过使单晶半导体层32多孔得到的层)以此顺序 形成在第一晶片1上。此外，当单晶半导体层31”和单晶半导体层31’之间的 界面制成多孔时，不存在多孔层41’(通过使单个半导体层31’多孔得到的层)。

[每层的作用]

外延层32：良好质量的外延层(SOI)形成在所述多孔层上。

外延层31’：没有制成多孔的剩余层变为第二半导体衬底的外延层。

外延层31”：在如此形成的多孔层的内部或它的上或下界面处进行分离。

在图8G中，通过抛光、湿腐蚀和氢气退火除去剥离后晶片1(半导体衬底) 上的剩余部分41，并平滑。此时，在图8A中形成的外延层10(初始的单晶半 导体层31)保留。当在此状态中进行氢气退火时，表面被平整。当含有的硼浓 度高于需要的浓度时，通过向外扩散降低硼浓度，层10形成为P-型单晶半导 体层。

这就是与所述P-外延晶片相同质量的晶片。所述层的硼浓度基本上等于初 始外延半导体层31的硼浓度。该层在表面(多孔层42)附近的区域中制成多 孔，并作为分离层。由此，存在它的硼浓度与P-外延晶片的硼浓度不匹配的可 能性。此时，如上所述，设置具有不同硼浓度的两层或多层外延半导体层31， 由此通过分成具有优化的硼浓度使它多孔用于分离的的层(31”)和具有优化 的硼浓度用于P-外延晶片形成这些层。如果不需要确实地进行向外扩散，即使 通过抛光或短时氢气退火平滑表面，也可以形成和P-外延晶片相同质量的晶 片。由此，可以由两个晶片得到大大增值的一个SOI晶片和一个外延晶片。所 述外延晶片可以转用或作为除制造SOI晶片之外各种用途的晶片卖出，由此可 以构成经济有利的SOI晶片的制造工艺。此外，可以总是使用新晶片制造SOI 晶片，由此可以增加制造效率。

(实施例8)

图9A到9G示出了根据本发明的第八实施例晶片制造方法的示意图。

首先，在图9A中，提供由P型硅晶片组成的第一晶片1。然后，通过外延 生长在它的表面上形成第一导电类型(例如P-)的第一电阻率的外延层31和 第二导电类型(例如n)的第二电阻率的外延层32。在本实施例中，外延层32 形成为SOI晶片上的有源层，外延层31形成为外延晶片上的有源层。通过一 连串的外延生长步骤制造各有源层。外延层31和32可以为相同的导电类型(P 型或N型)，电阻率可以相同不必特别改变(即，可以形成单外延层)。单晶 半导体层31和32最后形成为外延晶片和如SOI等晶片的表面半导体层，由此， 根据各用途优选适宜的导电类型和杂质浓度。优选使用高浓度的P型硅晶片作 为第一晶片。

在图9B中，热氧化第一晶片的外延层32的表面，由此形成绝缘层6(图 9C)。接下来，注入选自氢、氮、或稀有气体的离子，在预定的深度形成含有 微腔为分离层的层14。确定分离层的位置，以便单晶半导体32的至少一部分 (无孔层5)留在分离层14上，此外，单晶半导体31的至少一部分(无孔层 10)留在分离层14下。由此，形成第一部件。

此时，优选注入离子到外延层31和/或外延层32内，以便无孔外延层10 (外延层31的一部分)留在分离层14下面，厚度为10nm到20μm。这里，显 示了形成分离层14以便外延层31和32之间的界面存在于分离层14中的情况 (即，分离层形成在外延层31和32之间的方式)。

在图9D中，第一晶片1的绝缘层6的表面和第二晶片2的表面相互键合形 成多层结构。由如CZ硅晶片和FZ硅晶片等的体晶片组成为第二部件的第二晶 片可以是其上露出半导体或绝缘膜形成在它的表面上的晶片。此外，可以使用 如石英玻璃等的绝缘透光衬底代替第二晶片。这些表面在室温下彼此键合。在 键合期间，在室温下热处理这些晶片的表面，相互接触以增加键合强度，或可 以用通过阳极键合相互键合。此外，当这些表面相互接触时，可以同时进行热 处理。此外，在键合步骤中，进行热处理等的同时，可以对它们施加压力，使 它们相互更紧密地接触。此外，键合层可以插在这些面之间用于键合。此外， 优选预先使用氧、氮、硅、氢、稀有气体等对一对键合面的至少一面进行等离 子体处理激活键合面。

在图9E中，通过以上的方法在分离层14处分离多层结构。在本例的方法 中，当在图9D所示的热处理期间将温度设置在400℃以上优选400到600℃ 时，在键合的同时发生分离现象。

剥离的第一晶片1保持晶片形状，厚度没有减少，分离层14的剩余部分 141位于分离面上。另一方面，由第一晶片转移的无孔层5和绝缘层6一起提 供在第二晶片2上，分离层14的剩余部分142位于它的分离面上。在图9F中， 除去剩余部分142。通过抛光、湿腐蚀、氢气退火等除去剩余部分141，并平 滑。由此得到大大增值的SOI晶片。

在图9F中，除去剩余部分142。此时，以低抛光速率抛光部分，然后进行 氢气退火。此外，可以进行氢气退火不抛光，可以在除去剩余部分142的同时 进行平滑处理。由此得到大大增值的SOI晶片。

在图9G中，通过抛光、湿腐蚀、氢气退火等除去剥离后晶片1(半导体衬 底)上的剩余部分141，并平滑。此时，在图9A中形成的外延层10保留。当 在此状态中进行氢气退火时，表面变平滑。此外，通过向外扩散降低了硼浓度， 由此可以使用层10作为P-型单晶半导体层。由此可以由两个晶片得到一个SOI 晶片和一个外延晶片(例如，P-外延层形成在P+衬底上的晶片)。

下面介绍适合于进行以上实施例7和8的制造方法的制造系统(制造设 备)。

图13为制造系统的一个例子的示意图。图13的制造系统与图6A到6G的 制造系统仅部分不同，由此与图6A到6G相同的单元用相同的参考数字表示， 在这里省略了介绍。

图13的制造系统与图6A到6G的制造系统的不同之处在于外延层形成在第 一衬底(晶片)1上，然后送到具有阳极氧化装置、外延生长装置、离子注入 装置、氧化装置等的一组处理装置51中，即当在一组装置54中平滑剥离的第 一衬底后，完成了外延晶片21(即，不需要进行新的外延生长形成外延层)。

(制造系统)

下文中介绍适合于进行本发明的制造方法的制造系统(制造设备)。

图10为制造系统的一个例子的示意图。如图所示，第一衬底(晶片)1送 到具有阳极氧化装置、外延生长装置、离子注入装置、氧化装置等的一组处理 装置51中，进行以上提到的步骤S2等。

分离层形成其上的第一衬底1送到一组键合装置52中，在其中与第二衬底 (晶片)2键合，得到多层结构。

多层结构送到含有至少一个喷水装置、突起处理装置、楔子插入装置等的 一组分离装置53，并在其中分离。

剥离后的第二衬底送到含有腐蚀装置、抛光装置、热处理装置等的一组分 离层除去和表面平滑装置54中。然后对衬底进行处理，完成SOI晶片20。

另一方面，剥离的第一衬底在一组装置54中平滑，并完成作为体晶片，或 送到外延生长装置55。然后，进行外延生长处理，完成外延晶片21，当在第 一衬底1上进行外延生长时，进行分离的同时得到外延晶片，由此可以停止使 用外延生长装置55。

这些SOI晶片20和外延晶片21(或体晶片)送到一组检查和分析装置56； 测量膜厚度分布、异物颗粒密度、和缺陷密度等；在一组装运包装设备57中 包装晶片，然后装运。外延晶片21被转用或作为除用做第一衬底1或第二衬 底2之外的其它各种用途的晶片卖出。参考数字58表示保持区域；参考数字 59表示运送晶片的清洁区域。由此，使用两个晶片，可以制造一个SOI晶片和 一个外延晶片(或体晶片)。可以总使用新晶片制造SOI晶片。通过将晶片转 用为其它的用途并将通常在相同的工艺中已重新利用或抛弃的晶片卖出，可以 构成有效的半导体制造工艺。

图11示出了图10系统的部分修改，其中分别检查得到的SOI晶片20和 外延晶片21(或体晶片)以便包装。

此时，当需要外延晶片21与得到的SOI晶片20有相同的质量时，外延晶 片21(或体晶片)不能再用做第一衬底1或第二衬底2。由此，可以由两个晶 片制造一个SOI晶片和一个外延晶片。构成了具有有效晶片利用率的制造工 艺。

图12为确定剥离后第一晶片转用用途的检查步骤的流程图。

如图12所示，首先测量剥离后晶片表面上的异物(步骤S50)。当不能测 量表面上的异物或低于标准值时，根据第一标准(低标准)测量表面粗糙度(步 骤S51)。当满足表面粗糙度的第一标准时，根据第二标准(高标准)测量表 面粗糙度(步骤S52)。当满足表面粗糙度的第二标准时，进行边缘部分判断 (步骤S53)。如果边缘部分没有问题，那么制造第一晶片，第一晶片用做装 置晶片、外延晶片、或高质量的假晶片(步骤S54)。

当表面上的异物超过步骤S50中的测量值时，或表面粗糙度不满足步骤S51 中的第一标准时，进行如重新清洗、重新抛光等的表面量新处理(步骤S55)。 表面处理之后，在步骤S50到S54中再次检查晶片，或如果需要用做假晶片(步 骤S56)。此外，如果表面粗糙度不满足步骤S52中的第二标准时，晶片用做 假晶片(步骤S56)。

如果在步骤S53中存在边缘判断的问题，那么进行如边缘抛光等的边缘重 新处理(步骤S57)。制备对边缘没有规格要求的晶片，并用做装置晶片、外 延晶片、或高质量的假晶片(步骤S54)。

下面介绍适合于进行以上实施例7和8的制造方法的制造系统(制造设 备)。

图13为制造系统的一个例子的示意图。图13的制造系统与图10的制造系 统仅部分不同，由此与图10相同的单元用相同的参考数字表示，在这里省略 了介绍。

图13的制造系统与图10的制造系统的不同之处在于外延层形成在第一衬 底(晶片)1上，然后送到具有阳极氧化装置、外延生长装置、离子注入装置、 氧化装置等的一组处理装置51中，即当在一组装置54中平滑剥离的第一衬底 时，完成了外延晶片21(即，不需要进行新的外延生长形成外延层)。

图14示出了图13系统的部分修改图，其中分别检查得到的SOI晶片20 和外延晶片21(或体晶片)，并包装。图14的制造系统与图11的制造系统的 不同之处在于外延层形成在第一衬底(晶片)1上，然后送到具有阳极氧化装 置、外延生长装置、离子注入装置、氧化装置等的一组处理装置51中，即当 在一组装置54中平滑剥离的第一衬底时，完成了外延晶片21(即，不需要进 行新的外延生长形成外延层)。

确定剥离后第一晶片转用用途的检查步骤与图12中的流程图相同。

现在借助例子介绍本发明。

在下面的例子中，应该注意80乇等于SI单位系统中的约1.07×104帕。 类似地，760乇等于约1.01×105帕，0.5l/min等于约0.0083L/S，180l/min 等于3L/S，0.2l/min等于约0.0033L/S。

(例1)

在HF溶液中阳极氧化电阻率在0.01和0.02欧姆·厘米之间的第一P型 单晶硅衬底。

阳极氧化的条件列出如下：

电流密度：            7(mA·cm-2)

阳极氧化溶液：       HF∶H2O∶C2H5OH＝1∶1∶1

时间：                11(分钟)

多孔硅的厚度：        12(μm)

多孔硅也用做分离层形成高质量的外延硅层。因此，它为多功能层。注意 多孔硅层的厚度为选自0.1和600μm范围之间的值。

然后在氧化气氛中400℃下氧化衬底1小时。氧化的结果，多孔硅层的孔 的内壁由热氧化膜覆盖。然后，使单晶硅外延生长到0.3μm的厚度。外延生长 的条件列出如下。注意在生长单晶硅的工艺之前可以进行以上介绍的氢气烘焙 工艺、提供少量原材料的工艺以及高温烘焙工艺。

源气体：           SiH2Cl2/H2

气体流速：          0.5/180l/min

气压：              80Torr

温度：              950℃

生长速度：          0.15μm/min

然后，通过热氧化在外延硅层的表面上形成100nm厚的SiO2层。

此后，与已除去自然氧化膜的表面具有相同直径的硅晶片接触该硅晶片， 并通过热处理键合在一起，制成多层结构。

坚硬材料的楔子从侧面打入多层结构内，以剥离多层结构，并从多层结构 上除去第一衬底。剥离的结果，外延层转移到第二衬底上。

通过湿腐蚀除去留在外延层上的多孔层，对第二衬底进行氢气退火处理得 到SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，抛光剥离的第一衬底的露出表面，除去残留的多孔层并平滑得 到体晶片，然后可以用于制造CMOS逻辑电路。

还可以通过以下面介绍的方式使用得到的体晶片制备太阳能电池。

首先，通过阳极氧化形成多孔层之后，生长外延层5，如图16A所示。

具体地，以下面介绍的方式进行半导体膜5的外延生长。在常压下硅外延 生长系统中，使用SiH4气体和B2H6气体，用硼B掺杂第一半导体层503的P+ 硅3分钟，得到1019atom/cm3的硼浓度，通过外延生长形成P+硅的第一半导体 层503。然后，通过改变B2H6气体的流速，用硼B掺杂第二半导体层502的P- 硅10分钟得到1016atom/cm3的低浓度硼，在相同的系统中形成第二半导体层 502。此后，也通过使用PH3代替B2H6气体，用磷掺杂第三半导体层501的n+ 硅4分钟得到1019atom/cm3的低浓度磷，在P-外延半导体层502上形成第三半 导体层501。由此从第一到第三外延半导体层501到503得到的半导体膜5显 示出P+/P-/n+结构。

然后，在此例中，通过表面热氧化在半导体膜5上形成透明SiO2绝缘膜80， 并使用光刻技术进行图形腐蚀操作，使它接触电极或布线81。布线81有许多 条，以需要的间隔排列在垂直于图的方向中相互平行延伸。

通过蒸发，依次淀积30nm、50nm和100nm各厚度的钛膜、钯膜和银，此 后用银电镀表面，电极或布线81的每一个由金属膜制备为多层膜。然后在400 ℃退火得到的多层膜20到30分钟。

然后，金属线导体82键合到条形电极的每一个的表面，或沿对应的线81 和透明衬底83延伸的布线81键合到导体82。导体82可以通过焊接键合到电 极或布线81。导体在它的端部向外延伸超出电极或布线81。

此后，对体晶片1和透明衬底83施加外力，使它们相互分离。然后，用多 孔层4分离它们，产生包括透明衬底83和键合到衬底83表面的外延半导体膜 5的薄膜半导体86。

多孔层41部分地留在薄膜半导体86的后表面上时，银膏施加其上，金属 板键合其上形成背表面电极85。由此，制备包括透明衬底83和具有P+/P-/n- 结构的薄膜半导体86的太阳能电池(图16C)。金属电极85也作为器件保护 膜层保护太阳能电池的背面。

注意将多孔层4制成具有不同性质层的多层结构，如图16D所示。

例如，层401具有低孔隙率(产生高质量的外延膜)，制成的层402和404 显示出孔隙率高于层401的孔隙率，而制成的层403显示出最高的孔隙率。

采用这种设计，可以沿高孔隙率层403有效地分离体晶片1和透明衬底 83。通过在形成多孔层的工艺期间控制电流密度可以形成具有不同性质的各 层。

(例2)

在HF溶液中阳极氧化电阻率在0.01和0.02欧姆·厘米之间的第一P型 单晶硅衬底。

阳极氧化的条件列出如下：

电流密度：          7(mA·cm-2)

阳极氧化溶液：      HF∶H2O∶C2H5OH＝1∶1∶1

时间：               5(分钟)

多孔硅的厚度：       5.5(μm)

电流密度：           30(mA·cm-2)

阳极氧化溶液：      HF∶H2O∶C2H5OH＝1∶1∶1

时间：               10(秒)

多孔硅的厚度：       0.2(μm)

两个多孔硅层中，使用低电流密度通过阳极氧化制备的上面的硅层可用于 形成高质量的外延硅层，而使用低电流密度通过阳极氧化制备的下面的硅层可 用做分离层。因此，它们具有各自的功能。

注意低电流密度多孔硅层的厚度为选自0.1和600μm范围之间的值。还应 注意形成第二多孔硅层之后形成一个或多个附加层。

然后在400℃氧气气氛中氧化衬底1小时。氧化的结果，多孔硅层的孔的 内壁由热氧化膜覆盖。然后，借助CVD使单晶硅外延生长到0.3μm的厚度。外 延生长的条件列出如下。注意在生长单晶硅的工艺之前可以进行以上介绍的氢 气烘焙工艺、提供少量原材料的工艺以及高温烘焙工艺。

源气体：            SiH2Cl2/H2

气体流速：           0.5/180l/min

气压：               80Torr

温度：               950℃

生长速度：           0.3μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

此后，与已除去自然氧化膜的表面具有相同直径的硅晶片接触硅晶片，并 通过热处理键合在一起，制成多层结构。

借助射水装置高压下将水吹到多层结构的侧面，使它打入多层结构内，象 楔子一样剥离多层结构并从多层结构上除去第一衬底。

剥离的结果，外延层转移到第二衬底上。

通过湿腐蚀除去留在外延层上的多孔层，对第二衬底进行氢气退火处理得 到SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，抛光剥离的第一衬底的露出表面，除去残留的多孔层并平滑。 然后对第一衬底进行外延生长工艺在高浓度的P型衬底上得到P-外延层的外延 晶片。现已发现在晶片的背面已形成600mm厚的氧化膜作为背部屏蔽层。当使 用外延晶片制备器件时，在与外延层相对的表面上和侧面上形成氧化膜作为背 部屏蔽层，以防止杂质从晶片向外扩散。

然后，由于剥离多层结构时，背部屏蔽层已形成在与外延层相对的背面上 和第二衬底的侧面上，因此形成背部屏蔽层的工艺可以从例子中的器件制备工 艺中省略。这是由于在键合步骤之前氧化外延层表面的步骤中和键合步骤的热 处理期间，所述背部屏蔽层形成在背面和晶片的侧面。在其余的例子中可以观 察到形成背部屏蔽层类似的效果。注意氧化膜的膜厚度为10nm到10μm，优选 100nm到3μm。

此后，使用外延晶片制备CMOS逻辑电路。

DRAM和其它器件形成在外延晶片上，证明有效地提高了制造器件的质量、 成品率和可靠性。

可以借助相同的CVD系统进行分离工艺之后多孔硅上的外延生长和第一衬 底上外延生长的操作，在字面的意义上可以提高高成本的CVD系统的工作效 率。

(例3)

使用CVD技术通过外延生长在第一单晶硅衬底上形成电阻率为0.015欧 姆·厘米的P型单晶硅，然后在HF溶液中阳极氧化衬底的表面。

阳极氧化的条件列出如下：

电流密度：            7(mA·cm-2)

阳极氧化溶液：       HF∶H2O∶C2H5OH＝1∶1∶1

时间：                11(分钟)

多孔硅的厚度：        12(μm)

电流密度：            22(mA·cm-2)

阳极氧化溶液：       HF∶H2O∶C2H5OH＝1∶1∶1

时间：                2(分钟)

多孔硅的厚度：        3(μm)

两个多孔硅层中，使用低电流密度通过阳极氧化制备的上面的硅层可用于 形成高质量的外延硅层，而使用高电流密度通过阳极氧化制备的下面的硅层可 用做分离层。因此，它们具有各自的功能。

然后在400℃氧气气氛中氧化衬底1小时。氧化的结果，多孔硅层的孔的 内壁由热氧化膜覆盖。然后，借助CVD使单晶硅外延生长到0.3μm的厚度。外 延生长的条件列出如下。注意在生长单晶硅的工艺之前可以进行以上介绍的氢 气烘焙工艺、提供少量原材料的工艺以及高温烘焙工艺。

源气体：           SiH2Cl2/H2

气体流速：          0.5/180l/min

气压：              80Torr

温度：              950℃

生长速度：          0.3μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

此后，与已除去自然氧化膜的表面具有相同直径的硅晶片接触该硅晶片， 并通过热处理键合在一起，制成多层结构。

借助射水装置高压下将水吹到多层结构的侧面，使它打入多层结构内，象 楔子一样剥离多层结构并从多层结构上除去第一衬底。剥离的结果，外延层转 移到第二衬底上。

通过湿腐蚀除去留在外延层上的多孔层，对第二衬底进行氢气退火处理得 到SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，抛光剥离的第一衬底的露出表面，除去残留的多孔层，并进行 氢气退火得到具有平坦表面的体晶片。

然后使用得到的体晶片制备CMOS逻辑电路。不必说体晶片的售价低于不使 用它制备逻辑电路的体晶片的通常市场价。

(例4)

使用CVD技术通过外延生长在第一单晶硅衬底上形成电阻率为0.015欧 姆·厘米的P型单晶硅，然后在HF溶液中阳极氧化衬底的表面。

阳极氧化的条件列出如下：

电流密度：            7(mA·cm-2)

阳极氧化溶液：       HF∶H2O∶C2H5OH＝1∶1∶1

时间：                11(分钟)

多孔硅的厚度：        12(μm)

电流密度：        22(mA·cm-2)

阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1

时间：            2(分钟)

多孔硅的厚度：    3(μm)

两个多孔硅层中，使用低电流密度通过阳极氧化制备的上面的硅层可用于 形成高质量的外延硅层，而使用高电流密度通过阳极氧化制备的下面的硅层可 用做分离层。因此，它们具有各自的功能。

然后在400℃氧气气氛中氧化衬底1小时。氧化的结果，多孔硅层的孔的 内壁由热氧化膜覆盖。然后，借助CVD使单晶硅外延生长到0.3μm的厚度。外 延生长的条件列出如下。

源气体：            SiH2Cl2/H2

气体流速：           0.5/180l/min

气压：               80Torr

温度：               950℃

生长速度：           0.3μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

此后，与已除去自然氧化膜的表面具有相同直径的硅晶片接触该硅晶片， 并通过热处理键合在一起，制成多层结构。

借助射水装置高压下将水吹到多层结构的侧面，使它打入多层结构内，象 楔子一样剥离多层结构并从多层结构上除去第一衬底。剥离的结果，外延层转 移到第二衬底上。

通过湿腐蚀除去留在外延层上的多孔层，对第二衬底进行氢气退火处理得 到SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，抛光剥离的第一衬底的露出表面，除去残留的多孔层和还没有 制成多孔的外延层，进行氢气退火，外部分散残留的外延层，得到基本上与外 延晶片相同级别的体晶片。

然后使用得到的体晶片制备CMOS逻辑电路。

(例5)

通过热氧化在第一单晶硅衬底上形成200nm厚的SiO2层。

然后，通过施加40kev的电压以5×1016cm-2的速率，将H+离子从第一衬 底的表面注入到第一衬底内，从而将射程限制在硅衬底内。由此，在对应于射 程的深度形成应变层，成为微气泡层或成为注入的离子籽晶(seeds)显示出 高浓度的层，之后作为分离层。

此后，与已除去自然氧化膜的表面具有相同直径的硅晶片与该硅晶片接 触，并通过500℃的热处理键合在一起，制成多层结构，然后分成第一衬底和 第二衬底。

分离的结果，外延层转移到第二衬底。

通过氢气退火除去转移到第二衬底上的单晶半导体层表面上的残留分离 层，平滑表面形成SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，发现分离的第一衬底的露出表面带有部分分离层，并通过氢气 退火除去。然后平滑表面得到体晶片。随后，低浓度的P型外延层形成其上得 到外延晶片。

(例6)

使用CVD技术通过外延生长在第一单晶硅衬底上形成1μm厚的单晶硅。外 延生长的条件列出如下。

源气体：           SiH2Cl2/H2

气体流速：          0.5/180l/min

气压：              80Torr

温度：              950℃

生长速度：          0.30μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

然后，通过施加40kev的电压以5×1016cm-2的速率，将H+离子从第一衬 底的表面注入到第一衬底内，从而将射程限制在硅衬底内。由此，在对应于射 程的深度形成应变层，成为微气泡层或成为注入的离子籽晶显示出高浓度的层 之后作为分离层。

随后，在它的键合表面通过氮等离子体处理具有相同的直径并携带形成在 它的表面上的氧化膜的硅晶片(第二衬底)，然后第一和第二衬底相互接触并 键合在一起产生多层结构。借助射水装置高压下将水吹到多层结构的侧面，使 它打入多层结构内，将它分为第一和第二衬底。

分离的结果，外延层转移到第二衬底。

通过氢气退火除去转移到第二衬底上的单晶半导体层表面上的残留分离 层，平滑表面形成SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，发现分离的第一衬底的露出表面带有外延层和部分分离层，并 通过氢气退火除去。然后平滑表面得到体晶片。体晶片具有通过氢气退火外延 层形成的表面层，因此得到基本上与外延晶片相同级别的体晶片。

然后使用得到的体晶片制备CMOS逻辑电路。

(例7)

通过热氧化在第一单晶硅衬底上形成100nm厚的SiO2层。

然后，通过施加30kev的电压以5×1016cm-2的速率，将H+离子从第一衬 底的表面注入到第一衬底内，从而将射程限制在硅衬底内。由此，在对应于射 程的深度形成应变层，成为微气泡层或成为注入的离子籽晶显示出高浓度的 层，之后作为分离层。

除去表面氧化膜之后，借助CVD在单晶硅的表面上生长0.30μm厚的非晶 硅或多晶硅。外延生长的条件列出如下。

气体种类：         SiH4

气压：              760Torr

温度：              400℃

然后，该表面上形成200nm厚的SiO2层。

然后，与已除去自然氧化膜的表面具有相同直径的硅晶片接触该硅晶片， 并通过600℃的热处理键合在一起，制成多层结构，然后分成第一衬底和第二 衬底。

分离的结果，通过外延生长的单晶半导体层转移到第二衬底上。通过氢气 退火除去转移到第二衬底上单晶半导体层表面上的残留分离层，平滑表面形成 SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，发现分离的第一衬底的露出表面带有部分分离层，并通过氢气 退火除去。然后平滑表面得到体晶片。为了本发明的目的，在氢气退火之前通 过抛光或腐蚀除去残留物。

然后使用得到的体晶片制备CMOS逻辑电路。

(例8)

在HF溶液中阳极氧化电阻率在0.01和0.02欧姆·厘米之间的第一P型 单晶硅衬底。

阳极氧化的条件列出如下：

电流密度：           7(mA·cm-2)

阳极氧化溶液：      HF∶H2O∶C2H5OH＝1∶1∶1

时间：               11(分钟)

多孔硅的厚度：       12(μm)

然后在400℃下氧气气氛中氧化衬底1小时。氧化的结果，多孔硅层孔的 内壁被热氧化膜覆盖。

然后，将离子从第一衬底的表面注入到第一衬底内，从而将射程限制在多 孔硅层内(或到多孔硅/衬底界面)。由此，在对应于射程的深度形成应变层， 成为微气泡层或成为注入的离子籽晶显示出高浓度的层，之后作为分离层。

然后，通过CVD在多孔硅层上外延地生长0.3μm厚的单晶硅。外延生长的 条件列出如下。注意在生长单晶硅的工艺之前进行上述氢气烘焙工艺、提供少 量原材料的工艺以及高温烘焙工艺。

源气体：            SiHCl2/H2

气体流速：           0.5/180l/min

气压：               80Torr

温度；               950℃

生长速度：           0.3μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。此后， 与已除去自然氧化膜的表面具有相同直径的硅晶片接触硅晶片，并通过热处理 键合在一起，制成多层结构。

借助射水装置高压下将水吹到多层结构的侧面，使它打入多层结构内，象 楔子一样剥离多层结构并从多层结构上除去第一衬底。剥离的结果，外延层转 移到第二衬底上。

通过温腐蚀除去留在外延层上的多孔层，对第二衬底进行氢气退火处理得 到SOI晶片。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，对剥离的第一衬底的露出表面进行外延生长工艺得到外延晶 片。注意在外延生长工艺之前可以完全地除去残留的多孔层。

使用得到的外延晶片制备CMOS逻辑电路。

DRAM和其它器件形成在外延晶片上，证明有效地提高了制造器件的质量、 成品率和可靠性。

(例9)

在HF溶液中阳极氧化电阻率为0.01欧姆·厘米的第一P型单晶硅衬底。

阳极氧化的条件列出如下：

电流密度：             7(mA·cm-2)

阳极氧化溶液：        HF∶H2O∶C2H5OH＝1∶1∶1

时间：                 12(分钟)

多孔硅的厚度：         11(μm)

然后在氧化气氛中400℃下氧化衬底1小时。氧化的结果，多孔硅层的孔 的内壁由热氧化膜覆盖。然后，借助CVD在多孔硅层上外延地生长0.3μm厚的 单晶硅。外延生长的条件列出如下。注意在生长单晶硅的工艺之前可以进行以 上介绍的氢气烘焙工艺、提供少量原材料的工艺以及高温烘焙工艺。

源气体；        SiH2Cl2/H2

气体流速：       0.5/180l/min

气压：           80Torr

温度：           950℃

生长速度：       0.3μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

然后，将离子从第一衬底的表面注入到第一衬底内，从而将射程限制在外 延层/多孔硅层界面(或多孔硅/衬底界面或多孔硅内)。由此，在对应于射程 的深度形成应变层，成为微气泡层或成为注入的离子籽晶显示出高浓度的层， 之后作为分离层。

然后，与已除去自然氧化膜的表面具有相同直径的硅晶片接触该硅晶片， 并通过1000℃的热处理键合在一起，制成多层结构，然后分离。分离的结果， 外延层转移到第二衬底上。

由于几乎没有多孔层留在外延层上，所以对第二衬底进行氢气退火工艺得 到SOI晶片不必进行腐蚀。然后使用SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，抛光分离的第一衬底的露出表面得到体晶片。

使用得到的外延晶片制备CMOS逻辑电路。

代替键合以上任意例中的第二衬底，借助如CVD等的淀积技术，可以在第 一衬底的上表面上形成200到800微米厚的多晶硅。此外，得到的结构可以分 为多个不同的晶片，用做各种适当的应用。

(例10)

使用CVD技术在第一P型单晶硅衬底形成1μm厚的外延生长层。在所述工 艺期间，调节作为掺杂剂添加的乙硼烷的浓度，使P++硅层的电阻率为0.015 欧姆·厘米。晶片的厚度为6.34μm。

然后，在HF和乙醇的混合溶液中阳极氧化外延层。 

阳极氧化的条件列出如下：

电流密度：         7(mA·cm-2)

阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1

时间：             12(分钟)

通过高分辨率扫描电子显微镜观察阳极氧化产物的样品的剖面证明已形成 10μm厚的多孔层，孔隙率为20％。

在氧化气氛中400℃下处理晶片1小时，并浸在1.25％的HF水溶液中30 秒钟除去表面上很薄的氧化膜。然后，将晶片放入外延生长装置内，使用CVD (化学汽相淀积)技术，通过外延生长生成0.3μm厚的单晶硅层。外延生长的 条件列出如下。注意在生长单晶硅的工艺之前进行上述氢气烘焙工艺、提供少 量原材料的工艺以及高温烘焙工艺。

源气体：         SiH2Cl2/H2

气体流速：        0.2/180l/min

气压：            760Torr

温度：            1,060℃

生长速度：        0.15μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

之后晶片放在另一硅衬底(支撑衬底)上，SiO2层的表面面向支撑衬底的 表面，它们相互接触。此后，在1,180℃下进行5分钟的退火，发现它们已牢 固地相互合。

沿高密度多孔层强行分开键合的晶片。各种技术可以用于分开它们，包括： 使用压力、使用拉力或剪切力、借助楔子的外部压力、使用超声波、使用热、 通过氧化使它膨胀在多孔硅层内产生内应力、使用热脉冲在内部产生热应力并 软化。实际上，可以以上列出技术的任何一个分离它们。随后，将支撑衬底浸 在HF和过氧化氢的水溶液内，发现在约60分钟内从表面上除去了残留的多孔 硅层，产生SOI晶片。

然后在氢气气氛中1,100℃下热处理得到的晶片4小时。

通过原子力显微镜观察表面粗糙度发现在50μm见方的区域中的均方根粗 糙度为0.2nm，基本上等于可买到硅晶片的均方根粗糙度。还观察样品的晶体 缺陷密度，发现多层缺陷密度为50缺陷数/cm-2。换句话说，在氧化硅膜层表 面上形成低缺陷密度的单晶硅层。

当氧化膜没有形成在外延层的表面上而是形成在第二衬底的表面上或两者 的表面上时，可以得到类似的结果。

将第一衬底上残留的多孔层浸入到HF和过氧化氢的水溶液内，发现在约 30分钟内除去。然后对第一P型单晶硅衬底上1μm厚的外延层进行氢气退火以 减少杂质浓度。然后，使用衬底制备CMOS逻辑电路。

DRAM和其它器件形成在外延晶片上，证明有效地提高了制造器件的质量、 成品率和可靠性。

(例11)

通过CVD技术在第一P型单晶硅衬底的表面上形成3μm厚的外延生长层。 在所述工艺期间，改变作为掺杂剂添加的乙硼烷的浓度，以制备2μm厚的上表 面P++硅层，电阻率为0.015欧姆·厘米，1μm厚的下表面P+硅层，电阻率为 0.5欧姆·厘米。

在外延生长期间，在760Torr的压力下，1,110℃的温度提供SiH2Cl2/H2的源气体，同时以60sccm的流速流动1％B2H6的掺杂剂用于P++硅层，0.1sccm 的流速用于P+硅层，3.33μm/min的生长速率用于外延层。

然后，在HF和乙醇的混合溶液中阳极氧化外延层。

阳极氧化的条件列出如下：

电流密度：           7(mA·cm-2)

阳极氧化溶液：      HF∶H2O∶C2H5OH＝1∶1∶1

时间：               4(分钟)

通过高分辨率扫描电子显微镜观察阳极氧化产物的样品的剖面证明在2μm 厚的上表面和0.5μm厚的下表面P+硅层中已分别形成20％隙率的低多孔层， 和50％孔隙率的高多孔层。薄高孔隙率层明显结构上很脆。

在氧气气氛中400℃下处理晶片1小时，并浸在1.25％的HF水溶液中30 秒钟除去表面上很薄的氧化膜。然后，外延生长将晶片放入外延生长装置内， 使用CVD(化学汽相淀积)技术，通过生成0.3μm厚的单晶硅层。外延生长的 条件列出如下。注意在生长单晶硅的工艺之前进行上述氢气烘焙工艺、提供少 量原材料的工艺以及高温烘焙工艺。

源气体：           SiH2Cl2/H2

气体流速：          0.2/180l/min

气压：              760Torr

温度：              1,060℃

生长速度：          0.15μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

之后晶片放在另一硅衬底(支撑衬底)上，SiO2层的表面面向支撑衬底的 表面，它们相互接触。此后，在1,180℃下进行5分钟的退火，发现它们已牢 固地相互键合。

沿高密度多孔层强行分开键合的晶片。各种技术可以用于分开它们，包括： 使用压力、使用拉力或剪切力、借助楔子的外部压力、使用超声波、使用热、 通过氧化使它膨胀在多孔硅层内产生内应力、使用热脉冲在内部产生热应力并 软化。实际上，可以以上列出技术的任何一个分离它们。

随后，将支撑衬底浸在HF和过氧化氢的水溶液内，发现在约60分钟内从 表面上除去了残留的多孔硅层，产生SOI晶片。

然后在氢气气氛中1,100℃下热处理得到的晶片4小时。通过原子力显微 镜观察表面粗糙度发现在50μm见方的区域中均方根的粗糙度为0.2nm，基本 上等于可买到硅晶片的均方根粗糙度。还观察样品的晶体缺陷密度，发现多层 缺陷密度为50缺陷数/cm2。

换句话说，在氧化硅膜层表面上形成低缺陷密度的单晶硅层。

当氧化膜没有形成在外延层的表面上而是形成在第二衬底的表面上或两者 的表面上时，可以得到类似的结果。

将第一衬底上残留的多孔层浸入到HF和过氧化氢的水溶液内，发现在约 30分钟内除去。然后使外延层生长成具有低于第一P型单晶Si衬底的硼浓度， 以形成外延晶片。该外延晶片用于制备CMOS逻辑电路。

DRAM和其它器件形成在外延晶片上，证明有效地提高了制造器件的质量、 成品率和可靠性。

(例12)

通过CVD技术在第一单晶硅衬底上外延低生长1μm厚的单晶硅。外延生长 的条件列出如下。

源气体：           SiH2Cl2/H2

气体流速：          0.5/180l/min

气压：              80Torr

温度：              950℃

生长速度：          0.30μm/min

更具体地，使用B2H5作为掺杂剂形成初始高度为0.5微米且1欧姆·厘米 的P-层，同时使用PH3作为掺杂剂形成高度为0.5微米且1欧姆·厘米的N-层。 通过热氧化在外延硅层上形成200nm厚的SiO2层。

然后，通过施加70kev的电压以5×1016cm-2的速率，将H+离子从第一衬 底的表面注入到第一衬底内，从而将射程限制在硅衬底内。由此，在对应于接 近P-/N-界面射程的深度形成应变层，成为微气泡层或成为注入的离子籽晶显示 出高浓度的层，之后作为分离层。

在它的键合表面通过氮等离子体处理具有相同的直径并携带形成在它的表 面上的氧化膜的硅晶片(第二衬底)，然后第一和第二衬底相互接触并键合在 一起产生多层结构，可以在或不在约200℃进行热处理。

将水射流吹到多层结构的侧面，使它打入多层结构的中心，将它分为第一 和第二衬底。

通过500℃的热处理或利用晶体的重新排列效应或微气泡内的压力，也可 以分离两个衬底。

由此，N-单晶半导体层转移到第二衬底上。

通过氢气退火除去转移到第二衬底上外延层表面上的残留分离层，平滑表 面得到SOI晶片。通过接触抛光表面代替氢气退火可以制备类似的SOI晶片。 然后使用该SOI晶片制备完全耗尽型薄膜晶体管。

另一方面，通过氢气退火除去带有P-外延层的分离的第一衬底和它的表面 上分离层的残留物。然后平滑衬底的表面得到外延晶片。通过接触抛光表面代 替氢气退火可以制备类似的外延晶片。由于体晶片具有通过氢气退火表面上的 外延层形成的层，因此它的性能类似于外延晶片。使用P+衬底得到目前为最常 用的P-外延/P+晶片的外延晶片作为第一硅晶片。然后使用该外延晶片制备 CMOS逻辑电路。

DRAM和其它器件形成在外延晶片上，证明有效地提高了制造器件的质量、 成品率和可靠性。

(例13)

借助CVD技术通过外延生长在电阻率在0.01和0.02欧姆·厘米之间的第 一P+单晶硅衬底上形成1μm厚电阻率约18欧姆·厘米的P-单晶硅。

外延生长的条件列出如下。

源气体：           SiH2Cl2/H2

气体流速：          0.5/180l/min

气压：              80Torr

温度：              950℃

生长速度：          0.30μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

然后，通过施加40kev的电压以5×1016cm-2的速率，将H+离子从第一衬 底的表面注入到第一衬底内，从而将射程限制在硅衬底内。由此，在对应于射 程的深度形成应变层，成为微气泡层或成为注入的离子籽晶显示出高浓度的 层，之后作为分离层。

随后，在它的键合表面通过氮等离子体处理具有相同的直径并携带形成在 它的表面上的氧化膜的硅晶片(第二衬底)，然后第一和第二衬底相互接触并 键合在一起产生多层结构。将水射流吹到多层结构的侧面，使它打入多层结构 中心，将它分为第一和第二衬底。可以通过热处理分离衬底。

由此，单晶半导体层转移到第二衬底上。

通过氢气退火除去转移到第二衬底上的单晶半导体层表面上的残留分离 层，平滑外延层的表面得到SOI晶片。然后使用该SOI晶片制备完全耗尽型薄 膜晶体管。由此，如果利用了外延层，可以使用P+衬底通过注入氢离子制备SOI 晶片。

另一方面，发现分离的第一衬底的表面带有外延层和部分分离层，并通过 氢气退火除去。然后平滑衬底的表面得到体晶片。由于该体晶片具有通过氢气 退火表面上的外延层形成的层，因此它的特性类似于外延晶片。

然后使用外延晶片制备CMOS逻辑电路。

(例14)

在HF溶液中阳极氧化第一单晶硅衬底的表面。

阳极氧化的条件列出如下。

首先制备并且可以作为最上层的第一多孔层的条件为：

电流密度：              1(mA·cm-2)

阳极氧化溶液：         HF∶H2O∶C2H5OH＝1∶1∶1

时间：                  0.1(分钟)

多孔硅的厚度：          0.02(μm)

接下来制备第二多孔层的条件为：

电流密度：              50(mA·cm-2)

阳极氧化溶液：         HF∶H2O∶C2H5OH＝1∶1∶1

时间：                  5(秒钟)

多孔硅的厚度：          0.1(μm)

最后制备第三多孔层的条件为：

电流密度：              7(mA·cm-2)

阳极氧化溶液：         HF∶H2O∶C2H5OH＝1∶1∶1

时间：                  1(分钟)

多孔硅的厚度：          1(μm)

作为阳极氧化的结果，厚于第一多孔层并用50(mA·cm-2)电流密度制造 的第二多孔层在所有多孔硅层中显示出最高的孔隙率，因此结构最脆。

然后在400℃下氧气气氛中氧化衬底1小时。多孔硅层的孔的内壁由热氧 化膜覆盖。将晶片放置在用氢气填充的外延生长装置中，在1,040℃烘焙5分 钟。作为热处理(烘焙)的结果，最上多孔硅层的表面孔被填充。然后，用1 (mA·cm-2)电流密度制造的作为第一多孔硅层的最上表面层通过硅原子的迁 移转变为无孔层。

通过CVD(化学汽相淀积)在具有无孔表面的多孔硅上外延生长0.3μm厚 的单晶硅层。外延生长的条件列出如下。

源气体：           SiH2Cl2/H2

气体流速：          0.5/180l/min

气压：              80Torr

温度：              950℃

生长速度：          0.30μm/min

然后，通过热氧化在外延硅层的表面上形成200nm厚的SiO2层。

之后晶片放在另一硅衬底(第二衬底)上，第一衬底和第二衬底它们相互 接触。此后，在1,180℃下进行5分钟的退火，发现它们已牢固地相互键合。

然后，外力施加到键合的衬底。由此，显示出最高孔隙率的第二多孔层毁 坏，沿无孔层和相邻多孔层的界面分离两个衬底。

由此，在第二衬底的硅氧化膜上形成0.2μm厚的单晶硅层制成SOI衬底。 在单晶硅层(分离层)的表面上没有发现无孔硅。通过沿无孔层和相邻多孔层 的界面分离两个衬底，现在可以省略得到具有平滑表面的SOI通常需要的各步 骤。

更具体地，沿界面可以分离两个衬底是由于应力集中地产生在界面处和界 面附近。沿界面产生集中应力的技术也可以用做如硅上SiGe等的异质外延膜。

通过将第一衬底浸在49％氢氟酸和30％过氧化氢的混合水溶液中可以除去 留在第一衬底上的多孔硅，产生具有平滑表面的体晶片。它可以用做器件形成 晶片或监测晶片，不必如上所述用做第一和第二衬底。

如上所详细讨论的，本发明提供了一种大规模制造且再现性程度增加的高 质量半导体晶片的制造方法。根据本发明的半导体晶片的制造方法可以提供高 质量的SOI晶片，能有效地使用和重复使用，同时不影响对市场的晶片供应。