本发明涉及一种用于半导体生产工艺中形成氧化硅层的旋涂玻璃组合物(SOG)，并涉及由其制备的半导体器件，以及用其形成氧化硅层的方法。更具体地说，本发明涉及一种含全氢化聚硅氮烷的旋涂玻璃组合物，和其在形成半导体器件上氧化硅层的用途。

半导体器件设计近来得到快速发展。尤其，这种进展要求半导体器件具有高速运行功能和巨大存储容量。为满足这些要求，高密度、高可靠性及快响应的半导体器件正在发展之中。
集成电路一般都是将大量活性器件成型在单板上，生产过程中每一器件成型和绝缘之后，进行某些部件的电连接，实现其所需电路功能。例如，金属氧化物半导体(MOS)及双极VLSI和ULSI器件都具有其中互连大量器件的多水平互连结构。在这样的多水平互连结构中，顶层外形通常随层数增加而越来越不规则和平整。
例如，一般对两层或多层半导体晶片成型按下述方法。在半导体晶片上成型若干氧化物层，一层多晶硅导电层及一层第一金属丝层。然后在所得结构上成型第一绝缘层。然后，构成一通路孔，用于提供到第二金属层的电路通路。此时，第一绝缘层不平，因为在第一绝缘层的下层不平。在将第二金属层直接成型在第一绝缘层之上时，由于铺在其下的绝缘层凸起或裂隙，第二金属层会断裂。此外，如果金属层的沉积状态不佳，还会降低半导体器件的屈服限。因此，为抵消晶片畸变外形的影响，在形成多水平金属互连结构构成通路孔或第二金属层之前，一般要对绝缘层进行平整化。
现已发展了各种平整化绝缘层的方法。这些方法包括利用反流特性良好的硼磷硅酸盐玻璃(BPSG)层，或SOG层和化学机械抛光法(CMP)。一般BPSG广泛用于作为绝缘层材料，填充金属丝间的间隙。但是，沉积BPSG有一些问题，因为它主要取决于对所用设备确定的特定沉积参数。而且，在过程中所用气体昂贵和有剧毒。
此外，对于生产具有256或以上兆位的VLSI，随着堆积密度增加和设计准则减少，利用BPSG作为绝缘层填充金属丝间的间隙，由于出现空隙和桥而降低了屈服极限。而且，在以后的成型过程中，刻蚀阻断层可能会遭损坏。因此，已有技术一般都采取反流方法和昂贵的CMP方法，来解决这些问题。
已知由SOG形成的绝缘层是通过简单涂布法进行生产的。这种方法产生平面的绝缘层。例如，US5,310,720(信(Shin)等人的观点)披露一种形成氧化硅层的方法。形成一层聚硅氮烷层，接着在氧气氛中加热该聚硅氮烷层，使之转化为氧化硅层。US5,976,618(Shunichi Fukuyama等人观点)披露一种其中沉积无机SOG，然后实施两步热处理的方法，使SOG层转化为氧化硅层。
聚硅氮烷基SOG的基本骨架结构是由Si-N、Si-H及N-H键组成。通过在含氧及水的气氛下进行焙烧，使Si-N键转化为Si-O键(或用SiO取代)。实行简单旋涂及简单硬化，使SOG层转化为氧化硅层。因此，它是一种经济的方法。
但是，不是所有的Si-N键都被转化为Si-O键(参见例如JP公开，平(Hei)11-145286)。因此，与诸如用BPSG层或TEOS层形成的纯氧化硅层相比，该氧化硅层具有不同的绝缘性及电特性。为此，许多工艺都已避免采用常规的SOG层并接着将其转化为氧化硅绝缘层的方法。此外，由于SOG是通过旋涂方法沉积的，其所形成的氧化硅层的厚度不足。这就使诸如栅电极及金属丝的半导体层覆盖不充分。

因此，本发明实施方案的一个特征在于，提供一种旋涂(spin-on)玻璃组合物，用于对堆积密度高及纵横比大的半导体器件中密集间隔的金属丝间隙进行充填。本发明又一个特征在于，提供一种旋涂玻璃组合物，充填基片上的间隙或光滑表面的不连续部分，而不需进行机械平整。本发明还有一特征在于，提供一种旋涂玻璃组合物，基本具有与用化学蒸汽沉积法(CVD)形成的半导体器件氧化物层相同的特征。本发明另一特征是，提供一种在生产半导体工艺中用上述旋涂玻璃组合物形成氧化物层的方法。
按照本发明的这些和其它特征，这里提供了一种旋涂玻璃组合物及用其通式为-(SiH2NH)n-的含全氢化聚硅氮烷制备的器件，通式中n表示一个正整数，其量为约总组合物重的10-30％重，其中全氢化聚硅氮烷的重均分子量在约4,000-8,000范围，分子量分布在约3.0-4.0的范围。本发明旋涂玻璃组合物还包含一种量按组合物总重量计在约70-90％重的溶剂。
按照本发明的另一特点，还提供一种在有梯级部分及表面不连续部分的半导体基片上形成氧化硅层的方法。该方法要求将含通式-(SIH2NH)n-的全氢化聚硅氮烷化合物的旋涂玻璃组合物涂布于半导体器件上，通式中n表示正整数，其中全氢化聚硅氮烷的重均分子量在约4,000-8,000范围，分子量分布在约3.0-4.0的范围，从而形成一平面的SOG(旋涂玻璃)层。最后，对该SOG层进行硬化，形成平面的氧化硅层。本发明还包括一种由前述方法制成的半导体器件。
按照本发明各个实施方案，利用一种SOG组合物完全覆盖在纵横比约5∶1至10∶1或有其它表面不连续部分的半导体层上，可形成一种基本无空隙的均匀氧化硅层。
附图说明
参照如下附图并通过对优选实施方案的详细描述，本发明的上述优点及特点均会显得更为清楚。
图1是说明本发明SOG组合物的粘度与剪切速率的关系图；图2A-2K是说明按照本发明一个实施方案生产半导体过程中形成氧化硅层方法的横截剖面图。
图3为说明在SOG层预焙烧之后测定层的光吸收率的傅立叶变换红外光谱图(FT-IR)。
图4为说明在SOG层主焙烧之后检测氧化硅层光吸收率的FT-IR图。
图5A-5G为说明按照本发明实施方案氧化硅层的刻蚀比及用传统CVD方法形成氧化硅层的刻蚀比图。

韩国专利申请2000-23448，2000年5月2日提交，标题为“旋涂玻璃组合物及在半导体生产过程中利用其形成氧化硅层的方法”，其全部在此用以参考。现参照附图对本发明更详细地加以说明。
凡讲到在另一材料、结构或薄层上成型、或沉积或覆盖一种材料、薄层或结构时，则另一层、材料或结构均可为交错的。
本发明旋涂玻璃组合物含其通式为-(SiH2NH)n-的全氢化聚硅氮烷，通式中n表示正整数，重均分子量在约4,000-8,000范围，分子量分布在约3.0-4.0的范围。本文通篇描述中术语“分子量分布”代表重均分子量与数均分子量之比。
制备聚硅氮烷的方法是众所周知的。通过卤硅烷与路易斯碱的反应生成一种络合物，再使该络合物与氨反应，是制备聚硅氮烷的一种典型方法。聚硅氮烷也可通过下述方法制备：(i)使卤化硅如SiCl4或SiH2Cl2与胺反应；(ii)利用碱金属卤化物催化剂将硅氮烷转化为聚硅氮烷；及(iii)利用过渡金属化合物与胺化合物由硅烷进行脱氢，或其它方法。
US 5,494,978(授予Yasuo Shinizu等人)披露了一种利用无机聚硅氮烷制备数均分子量100-100,000的消泡后聚硅氮烷的方法。US5,905,130(授予Hirohiko Nakahara等人)披露一种在碱催化剂存在下由聚胺基硅烷化合物与聚氢化含氮化合物的反应，或在碱性固体氧化物催化剂存在下通过聚氢化硅酮化合物与聚氢化含氮化合物的反应，来制备聚硅氮烷的方法。US5,436,398(授予Yasuo Shimizu等人)披露了一种制备数均分子量达约1,120的全氢化聚硅氮烷的方法。US4,937,304(授予Ayama等人)及US 4,950,381(授予Takeuchi等人)披露了几种可按所需分子量制备聚硅氮烷的方法。前述各文献所披露的方法均在此全文引为参考。
在本发明中所用全氢化聚硅氮烷均可按上述任一种方法来制备，而无限制。为了用于本发明的实施方案中，由上述方法所制备的全氢化聚硅氮烷优选按其分子量加以分馏。当重均分子量低于4,000时，除气量会增加，并会使全氢化聚硅氮烷过快地转化为氧化硅，以致由于分子量低而产生裂隙。另一方面，当重均分子量超过8,000时，SOG溶液粘度会增加，而破坏由此形成的SOG层的均匀性。因此用于本发明的聚硅氮烷的重均分子量优选在4,000-8,000的范围。更具体地说，在形成SOG层用于充填沟漕(间隙)时，聚硅氮烷的重均分子量为6,000-8,000，优选在6,500-7,000；当形成SOG层用于平整化栅电极时，聚硅氮烷的重均分子量为4,000-6,000，优选在4,500-5,000；当形成SOG层用于平整化金属图案时，聚硅氮烷的重均分子量为4,500-7,500。
此外，在聚硅氮烷的分子量分布低于3.0时，即重均分子量与数均分子量之比低于3.0时，全氢化聚硅氮烷的分馏效率和分馏聚硅氮烷的收率低。另一方面，当聚硅氮烷的分子量分布超过4.0，所转化的氧化硅层不会均匀。因此，本发明可用的全氢化聚硅氮烷的分子量散优选在3.0-4.0的范围，不过可能会有超出此范围利用组合物的条件。
SOG组合物优选为将前述全氢化聚硅氮烷溶解于溶剂中而制备的SOG溶液，优选将其溶于有机溶剂中。任何各种有机溶剂或其它溶剂均可用于本发明中而无限制。适用溶剂优选包括芳烃溶剂，如二甲苯，或醚溶剂，如二丁基醚。在SOG溶液中全氢化聚硅氮烷的数量超过30％重时，会使但也非必然会使全氢化聚硅氮烷不稳定性增大，溶液寿命会缩短，并形成裂隙。在SOG溶液中全氢化聚硅氮烷的数量低于10％重时，会使但也非必然会使全氢化聚硅氮烷变得难于控制SOG溶液层的厚度。因此，SOG溶液中全氢化聚硅氮烷的数量按组合物总量优选在1-30％的范围内，更优选其数量在18-25％重的范围。SOG溶液中的溶剂量按组合物总量计应在70-90％重的范围也是优选的，在75-82％重的范围更优选。
SOG组合物与底层如氮化硅层的接触角优选不超过4°。接触角超过4°时，SOG组合物与底层的粘着会不充分。
在涂布和硬化过程中为使表面均匀，该SOG溶液在预定的剪切速率下的粘度优选在1-10mPa.s范围，更优选在1-8mPa.s范围。图1为说明SOG溶液粘度与剪切速率间的关系图。在图1中，纵轴表示粘度Pa·s，横轴表示剪切速率(1/秒)。在剪切速率为54-420(1/秒)时，按照本发明SOG溶液的粘度优选在1-10mPa.s范围，如图1所示。从图1还可看出，剪切速率在10-1000(1/秒)的范围时，SOG组合物的粘度可在约1-10mPa.s的范围。
该SOG溶液可视情况需要而定包括至少一种选自硼、氟、磷、砷、碳、氧，及其混合物的杂质。当该SOG溶液包括这些杂质中至少一种选自硼、氟、磷、砷、碳、氧，及其混合物的杂质时，由SOG溶液转化成的氧化硅层就包括该种杂质材料，而该层就会具有类似于常规硅酸硼玻璃层(BSG)、BPSG层、磷硅酸盐玻璃层(PSG)等的特征。当SOG溶液中包括至少一种碳及/或氧作为杂质时，就可促进SOG转化为氧化硅层。
优选用旋涂法将SOG溶液涂布在有梯级部分的半导体基片上，如导线图案。这种方法特别适用于构成平面SOG层。
在半导体基片上的梯级部分可由导体图案构成。例如，导体金属丝的图案，诸如栅电极图案或位线，构成基片内表面上的梯级部分。两导体图案间距不受限制。但一般在间距超过1μm时，适宜于采用由BPSG形成氧化物层的常规方法，但是，例如当间距达到0.04μm时，利用本发明SOG溶液方法则会使充填空隙的可能性更大。因此，本发明方法优选用于间隙在约0.04-1μm的半导体基片上。
本发明各实施方案的方法也均可用于低纵横比的导体图案间隙(此处纵横比代表间隙深度对间隙间距之比)。但纵横比在约5∶1-10∶1的图案优选用于本发明各实施方案中。
一般，在半导体基片上均可形成其中构成密集导体图案的致密间隙，诸如包括栅电极在内的存储阵列区。此外，在半导体基片上也可形成几乎无导体图案的全梯级部分，诸如周边电路区。本发明可以用于具有纵横比约5∶1至10∶1的密集间距的间隙和纵横比约1∶1或以下几乎无间距的梯级部分的半导体基片上。
梯级部分也由半导体基片上突起/凹漕部分造成。尤其通过本发明方法可形成氧化物层，使有凹漕及突起的半导体基片中梯级部分上形成薄层。用这种方法形成的氧化物层可用于生产有浅漕绝缘结构(STI)的绝缘区。而且，梯级部分是由绝缘层上形成的金属丝造成。也就是说，可利用由本发明方法形成的氧化硅层作为绝缘夹层，使绝缘层上形成的金属丝绝缘。
有利的是，由上述方法形成的SOG层可借此将其转化为有平表面的氧化硅层而加以硬化。硬化步骤通过预焙烧及主焙烧进行。根据在此的披露，本领域技术人员是能够进行该SOG层的硬化，并将其转化为平表面的氧化硅层。
优选在温度约100-500℃的范围内进行预焙烧约1-5分钟。预焙烧温度低于100℃，有机溶剂仍然可能保留在薄层中，而不能完全被脱出。另一方面，预焙烧温度超过500℃，可能会使某一深度或以下的聚硅氮烷在以后的主焙烧步骤中不能被完全转化为氧化硅，而表面部分却会被迅速转化为能产生裂隙的氧化硅，从而引起后续氧化硅层的不均匀。
预焙烧进行不足1分钟，有机溶剂仍然保留在薄层中，而未被完全脱出。另一方面，预焙烧进行5分钟以上，会发生SOG层表面部分转化为氧化硅的过程，从而甚至在有机溶剂被完全脱出时形成局部裂隙。因此，预焙烧优选在100-500℃下进行约1-5分钟，更优选在100-400℃内进行约2-3分钟。
与预焙烧相比，主焙烧优选在更高温下进行更长的时间。全氢化聚硅氮烷基SOG的基本骨架包括Si-N键。这些Si-N键可通过在含氧气及水的气氛下焙烧(或转化为)用Si-O键加以取代。按照传统方法采用前述旋涂玻璃组合物，不是所有的Si-N键会变成由Si-O所取代的，因此，有些Si-N键仍然保留在涂布SOG溶液并进行焙烧之后的Si-O层中。但按照本发明的方法，在涂布SOG溶液，形成SOG层及实施硬化之后，就不会保留Si-N键。因此，由本发明各实施方案所形成的氧化硅层基本上具有相同于由常规CVD法所形成的纯氧化硅层的特性。
主焙烧优选在约400-1200℃温度范围内进行。主焙烧温度在400℃以下进行时，硬化会不充分，仍然保留某些Si-N键，从而破坏了氧化物层的特性。另一方面，当主焙烧温度超过1200℃时，由此形成的氧化硅层的平面性会下降，或产生裂隙。因此，主焙烧优选在约400-1200℃温度范围进行，更优选在约400-1000℃温度范围进行。
此外，主焙烧优选进行约10-180分钟的时间。主焙烧时间少于10分钟，SOG层不能充分被转化为氧化硅层。另一方面，主焙烧时间超过180分钟，由此形成的氧化硅层应力增加。因此，主焙烧优选进行约10-180分钟范围，更优选在约30-120分钟的范围。
主焙烧优选在氧化气氛中，或在适宜于将Si-N键转化为Si-O键的惰性气氛中进行。例如，主焙烧方法的适宜环境包括氧气氖、含水蒸汽的气氛、包含氧与水蒸汽混合物的气氛、包含氮气的气氛，及或这些气氛的混合物。包含水蒸汽的气氛是优选的，其优选包含约1.2％-86％重的水。
可根据其对底层结构的影响来确定主焙烧温度。例如，当底层结构包括对半导体基片上部进行部分刻蚀所形成的沟漕和在形成SOG层用于充填这些沟漕的时侯，硬化过程中主焙烧优选温度在约900-1000℃的范围。当底层结构包括许多在半导体基片上构成的栅电极和在形成SOG层用于完全覆盖栅电极时，主焙烧优选温度范围在约600-900℃。当底层结构包括沉积在半导体基片上的绝缘层构成的许多金属丝图案并在形成SOG层完全覆金属丝图案时，主焙烧过程优选温度范围在约400-450℃。本领域技术人员利用在此所提供的提示，能够确定主焙烧适宜温度范围。因此本说明书所提出的参数具体范围并非对本发明的限制。
SOG组合物的涂布一般都构成厚度在约4,000-6,500埃范围的氧化硅层。在涂布该SOG组合物之前，可在导体图案上部或侧面形成厚度约200-600埃的氮化硅层，作为刻蚀终止层。
应当注意的是，采用本发明SOG组合物所生产(形成氧化硅层的方法)的半导体器件可用于充填沟漕、平整栅电极及/或金属图案。但是，本发明SOG组合物可用于仅充填沟漕，而传统的SOG组合物或方法可用于平整栅电极及金属图案，或二者的组合。换句话说，有可能，但也未必，利用本发明SOG组合物充填半导体单件中的沟漕，平整栅电极及/或金属图案。
现参照下述非限制性实施例对本发明内容加以说明。
实施例SOG组合物的制备分馏市售全氢化聚硅氮烷，获得重均分子量4,500-7,000和分子量分布3.0-4.0的全氢化聚硅氮烷。将分馏后的全氢化聚硅氮烷溶解于二甲苯中，获得全氢化聚硅氮烷，其浓度按该组合物总重量计为22-25％重的SOG组合物。SOG组合物对氮化硅底层的接触角为4°或以下。
SOG组合物的粘度按其剪切速率的变化加以确定。粘度特性示于图1中。图1是说明SOG溶液随剪切速率的变化图。纵轴表示粘度Pa·s，横轴表示剪切速率(1/秒)。从图1可看出，在剪切速率10-1000(1/秒)的范围，更优选剪切速率为54-420(1/秒)下，SOG溶液优选具有均匀的粘度，在约1-10mPa·s的范围。
氧化物层的形成图2A-2K为横截面图，说明按照本发明一组实施方案在半导体生产过程中形成氧化硅层的方法。参照图2A，图2A提供由半导体材料如硅(Si)形成的p-型基片10。经在基片上对绝缘区的刻蚀而形成沟漕12。沟漕12深度约4600埃，宽度约1250埃。在形成沟漕12的基片10上，涂布由上述方法制备的重均分子量6,000-8,000含全氢化聚硅氮烷的SOG溶液，至厚度约6,000-7,000埃，形成第一SOG层13。
参照图2B，在约100-500℃下预焙烧该第一SOG层1-5分钟，然后于900-1000℃下进行主焙烧30分钟，使第一SOG层13转化为第一氧化硅层13a。与此同时，在水含量约86％重的水蒸汽气氖下进行焙烧。参照图2C，采用CMP方法对氧化硅层13a进行抛光，直至该半导体基片的上表面暴露，形成其沟漕12内部用二氧化硅14充填过的器件绝缘区。
参照图2D，将n-型杂质诸如磷(P)离子掺到构成半导体基片10存储单元区(存储单元阵列区)中，形成n-型半导体区20。此外，将诸如硼(B)离子的p型杂质掺到存储单元阵列区及部分周边电路区中，形成P-型井30。最后，将诸如磷(P)离子的n-型杂质加进周边电路区的其余区中，形成n-型井40。
接着，将控制阈电压的诸如氟化硼(BF2)的杂质掺至p-型井30及n-型井40中。此后，用氟基清洁液清洗p-型井30及n-型井40的各表面部分。然后对该半导体基片10进行湿氧化，在p-型井30及n-型井40每一表面上形成栅氧化物层16。与此同时，也对沟漕12内的基片部分进行部分氧化，形成连续栅氧化物层16。栅氧化物层16的厚度为约40-200埃。
参照图2E，在基片10上形成其中充填沟漕12的氧化硅14作为场氧化物的多晶硅层，和栅氧化层16。多晶硅层厚度为约500-4,000埃，是采用低压化学蒸汽沉积法(LPCVD)，沉积掺有n-型杂质如磷离子(P)的多晶硅，而形成的。然后，通过溅射法在多晶硅层上沉积硅化钨及钨，形成各自厚度约1000-2000埃的硅化钨层和钨层。然后在钨层上沉积氮化硅层。采用LPCVD法，或等离子增强化学蒸汽沉积法(PECVD)，形成氮化硅层，达到厚度约500-2000埃。本领域技术人员采用这里所给予的方法，能够形成各层。
然后在氮化硅层上构成一层光阻膜，并用一罩选择地使光阻薄膜暴光。接着对光阻膜进行显影，形成用于构成栅电极光阻图案22。再对氮化硅层、钨层、氮化钨层及多晶硅层一个一个地利用光阻图案作为光刻罩进行光刻蚀，分别形成由多晶硅图案24a、硅化钨图案24b、钨图案24c、及氮化硅图案24d组成的栅电极24Ga、24Gb、24Gc及24GWL。栅电极24Ga及字线24GWL是在存储单元阵列区上形成的，栅电极24Gb及24Gc是在周边电路区形成的。
生产在存储单元阵列区上形成的栅电极24Ga及24GWL，要使栅电极间的间隙处在0.4-1μm的范围。纵宽比，即栅电极24Ga及24GWLd的深度对间隙宽度比，在约5∶1-10∶1的范围，由此形成了密集的梯级部分。另一方面，在周边电路区形成的栅电极24Gb及24Gc的纵宽比在1∶1以下，由此形成了全梯级部分。
参照图2F，光阻图案是被移去了的。在图2G中，在n-型井40的栅电极24Gc两侧，将p-型杂质诸如硼离子掺至n-型井20中，形成掺p-型杂质区25。另外，在p-型井30中在栅电极24Gb两侧，将n-型杂质诸如磷离子掺进p-型井30中，形成掺n-型杂质区27。在p-型井20中在栅电极24Ga两侧形成掺n-型杂质区26。
参照图2-G，在半导体基片10上用化学蒸汽沉积法沉积氮化硅，形成氮化硅层32，其厚度约200-600埃。接着，用光阻膜覆盖存储单元阵列区上的氮化硅层32，对周边电路区上的氮化硅层32进行各向异性的光刻蚀，形成周边电路区的栅电极24Gb和24Gc侧壁上的垫片32a。
接着，将p-型杂质诸如硼离子掺进周边电路区的n-型井20中，形成掺p+-型杂质区(源，漏极区)。此外，将n-型杂质诸如砷(As)离子掺进周边电路区的p-型井30中，形成掺n+-型杂质区(源，漏极区)。
参看图2H，将SOG溶液涂布在半导体基片10上，形成第二SOG层50。采用旋涂法形成第二SOG层50，其晶片旋转速度约500-2500rpm。全氢化聚硅氮烷的重均分子量为4,000-6,000。第二SOG层50的厚度在约7,500-8,200埃。第二SOG层50完全覆盖了栅电极24Ga、24Gb、24Gc及24GWL。接着，在温度约100-500℃范围内预焙烧该第二SOG层约1-5分钟，然后，在温度约600-900℃的范围对其进行主焙烧约10-180分钟。进行焙烧在至少选自下述一种气氛中进行：氧气氛、水蒸汽气氛、含氧和水蒸汽的混合物气氛、氮气气氛、或其混合物的气氛。在水蒸汽气氛中进行焙烧时，气氛中水含量控制在1.2-86％重的范围。
在进行硬化过程中，在第二SOG层中的Si-N键被Si-O键取代，使第二SOG层50转化为氧化硅层50a。在此过程中，第二氧化硅层50a的厚度降低约为第二SOG层50厚度的19-20％。如图2I所示。
参看图2J，用普通溅射法，将金属如铝、钨等沉积在第二氧化硅层50a上，形成厚度约5,000埃的金属层。采用照相平版法绘制金属层，形成金属图案52，其宽约6600埃，间隙约8400埃。接着，采用旋涂SOG溶液的方法，形成其内含重均分子量4500-7500的全氢化聚硅氮烷、厚度约3800-4500埃并完覆盖金属图案52的第三SOG层54。
参照图2J及2K，在温度约100-500℃范围内预焙烧第三SOG层约1-5分钟，然后，在温度约400-450℃范围内对其进行主焙烧约10-180分钟。主焙烧在水蒸汽气氖中进行。通过硬化过程用Si-O键取代第三SOG层54中的Si-N键，并按照本发明的一个重要方面，使该第三SOG层54转化为具有基本平表面的第三氧化硅层54a。
采用常规的方法生产半导体器件。本领域技术人员是能够采用本发明各种实施方案中的SOG组合物及方法生产半导体器件的。
氧化硅层的光吸收度参照图2A-2K，用上述方法在半导体基片上形成一层氧化物层。在其上有许多金属丝层的纵横比在5∶1-10∶1及金属丝间隙在0.04-1μm范围的半导体基片上，形成氧化物层。形成其厚度约400埃的氮化硅层，以覆盖该许多金属丝层及半导体基片。
将包括全氢化聚硅氮烷的SOG溶液旋涂在半导体基片上，形成厚度约7582埃的第二SOG层。此时，控制旋转速度至约1000rpm。
在150℃下预焙烧此第二SOG层3分钟。预焙烧后，用FT-IR法测定SOG层的光吸收度。本领域技术人员能利用FT-IR法确定SOG层的光吸收度。图3为说明对SOG层预焙烧后所得薄层的光吸收度图。如图3所示，显示了预焙烧后某些波长区有代表N-H、Si-H、Si-N等键的光吸收峰。与此同时，应力值为约3.63×108(达因/平方厘米)，是用应力计进行检测的。
预焙烧后，再于700℃下对该SOG层再次进行焙烧(主焙烧)30分钟，使SOG层转化为氧化硅层。图4为说明主焙烧后检测氧化硅层光吸收度的FT-IR图。如图4所示，说明预焙烧后，仍然保留对应于仅有Si-O键波长区的波峰。此时，应力值为-1.22×108(达因/平方厘米)。由图4，可以看出，在SOG层中的Si-N键都被转化为Si-O键。因此，该SOG层完全被转化为氧化硅层。
此外，在有许多金属丝图案的半导体基片上未见金属丝层有空隙。多金属丝图案的纵横比在约5∶1-10∶1范围，间隙在约0.04-1μm范围。
检测氧化硅的刻蚀速率A、利用SOG形成氧化硅层将SOG溶液涂布在裸晶片上，形成SOG层。用旋涂方法涂布本发明的SOG溶液，其中基片旋转速度为1000rpm。沉积SOG层至厚度7500-8200埃。接着，在150℃下预焙烧SOG层3分钟，然后于700℃下对其进行主焙烧30分钟。主焙烧在水蒸汽气氛下进行，水蒸汽在该气氛中的含量在约1.2-86％的范围。在此硬化过程中，用Si-O键来转化SOG层中的Si-N键，使SOG层转化为氧化硅层。由此形成氧化硅层厚度为约6400埃。
B、由CVD法形成氧化物层在裸晶片上，用硅烷气及氧作为源气，氩气作为载气，形成一种高密度等离子体(HDP)CVD-氧化物层，作为标准。由此形成的CVD-氧化物层的厚度约6,000埃。
C、测定湿刻蚀速率对由本发明方法形成的氧化硅层和由CVD法形成的CVD氧化物层分别进行刻蚀。采用相同的刻蚀溶液，在恒定时期内分别进行刻蚀，按不变时间间隔测定刻蚀速率。所得结果示于图5A-5F中。
图5A为说明在1分钟间隔内对用本发明方法形成的氧化物层和对由CVD法形成的氧化物层所测定的刻蚀速率曲线。湿刻蚀是在室温(25℃)下用蒸馏水稀释包括氟化铵的缓冲刻蚀溶液所获得的溶液(蒸馏水中稀释的NH4F及HF)中进行的。
图5B为说明在1分钟间隔内对用本发明方法形成的氧化物层和由CVD法形成的氧化物层所测定的刻蚀速率的曲线。湿刻蚀是在室温(25℃)下在稀释氢氟酸的水溶液(DI∶HF＝100∶1)中进行的。
图5C为说明在10分钟间隔内对用本发明方法形成的氧化物层和由CVD法形成的氧化物层所测定的刻蚀速率的曲线。湿刻蚀是70℃下在NH4OH∶H2O2∶H2O的混合刻蚀溶液中进行的。
图5D为说明在10分钟间隔内对用本发明方法形成的氧化物层和由CVD法形成的氧化物层所测定的刻蚀速率的曲线。湿刻蚀是165℃下在磷酸中进行的。
图5E为说明在10分钟间隔内对用本发明方法形成的氧化物层和由CVD法形成的氧化物层所测定的刻蚀速率的曲线。湿刻蚀是130℃下在6∶1比例的H2SO4∶H2O2混合刻蚀溶液中进行的。
图5F为说明在10分钟间隔内对用本发明方法形成的氧化物层和由CVD法形成的氧化物层所测定的刻蚀速率的曲线。湿刻蚀是50℃下在O.25∶1∶5比例的NH4OH∶H2O2∶H2O的混合刻蚀溶液进行的。
D、干刻蚀速率的测定将用本发明方法所形成的氧化物层和由CVD法所形成的氧化物层送入同一室中，利用同样的刻蚀气重复测定刻蚀速率。室内压力控制在30毫乇(mTorr)及室输出功率为1700瓦。所用刻蚀气体为C5F8∶C4F8∶O2∶Ar，速率分别为8、4、6及500秒立方厘米(sccm)。所测定的刻蚀速率如图5G中图形所示。
由图5A-5G可以看出，用本发明所形成的氧化硅层进行湿及干刻蚀的速率十分接近于用CVD法所形成的氧化物层的湿及干刻蚀速率。因此，按照本发明用SOG层形成的平整化层或中间绝缘层具有与常规CDV法的氧化物层一样的性质。
通过本发明人的重复试验，在具有多层金属丝层、纵横比范围约5∶1-10∶1及间隙范围约在0.04-1μm范围的半导体基片上，可以形成无间隙的氧化硅层。利用本发明SOG组合物可以形成这样的氧化硅层。按照本发明，利用本发明SOG，可以形成具有256兆位器件所要求的平面度的无空隙氧化硅层。
尽管参照具体优选实施例详细描述了本发明的实施方案，但在不偏离本发明的实质及范围下，仍可采用各种改进方案或另外的结构及对等的内容。