首页 / 专利库 / 表面处理和涂层 / 化学气相沉积 / 补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法

补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法

阅读:705发布:2023-02-11

专利汇可以提供补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法,包括在高导Si衬底上,采用 化学气相沉积 工艺 外延 生长 硅 掺磷吸收层,掺杂磷离子;在吸收层上通过补偿掺杂工艺外延生长高 电阻 率 阻挡层,补偿掺杂 硼 离子;再通过 光刻 、 离子注入 、快速热 退火 、 钝化 、湿法 腐蚀 、 电子 束 蒸发 等工艺制作正、负 电极 。本发明的优点在于:采用补偿掺杂工艺,在外延生长阻挡层时,引入补偿离子硼,提高了阻挡层电阻率,同时又易于控制阻挡层厚度,从而能有效降低暗 电流 ,抑制噪声,提高灵敏度;硼离子的引入可通过气源 开关 得到很好的控制,该方法可很好地与传统外延工艺兼容,具有简单可行、操作方便等优点。,下面是补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法专利的具体信息内容。

1.一种补偿掺杂阻挡杂质带太赫兹探测器,其特征在于,包括阶梯型结构的高导衬底,所述高导硅衬底包括第一区域和第二区域,所述第一区域的上表面由下到上依次设有硅掺磷吸收层、高阻硅阻挡层和电极过渡层,所述电极过渡层的表面、高导硅衬底的第二区域的上表面均覆盖有氮化硅钝化层,所述氮化硅钝化层同时覆盖于电极过渡层、高阻硅阻挡层、硅掺磷吸收层以及第一区域所组成的侧面,所述氮化硅钝化层中位于电极过渡层表面的部分设有正电极,所述氮化硅钝化层中位于第二区域上表面的部分设有负电极,所述正电极和负电极分别与电极过渡层和第二区域上表面接触
2.如权利要求1所述的补偿掺杂阻挡杂质带太赫兹探测器,其特征在于,所述硅掺磷吸收层的厚度为20~40μm。
3.如权利要求1所述的补偿掺杂阻挡杂质带太赫兹探测器,其特征在于,所述高阻硅阻挡层的厚度为5~15μm。
4.一种如权利要求1所述的补偿掺杂阻挡杂质带太赫兹探测器的制作方法,其特征在于,包括如下步骤:
在高导硅衬底的单侧表面外延生长出硅掺磷吸收层;
在所述硅掺磷吸收层的表面外延生长出高阻硅阻挡层;
在所述高阻硅阻挡层的表面通过离子注入和快速热退火的方法形成电极过渡层;
在所述电极过渡层表面上深硅刻蚀出微台面和刻蚀面,在所述微台面的表面、微台面靠近刻蚀面一侧的侧壁和刻蚀面的表面均沉积氮化硅钝化层;
分别在微台面上的氮化硅钝化层和刻蚀面上的氮化硅钝化层中腐蚀开孔,通过电子蒸发的方法制备正电极和负电极;
通过电子束蒸发的方法对所述正电极和负电极分别进行加厚。
5.如权利要求4所述的制作方法,其特征在于,所述硅掺磷吸收层的生长方法为化学
17 -3
气相沉积法,磷离子的掺杂浓度3~8×10 cm 。
6.如权利要求4所述的制作方法,其特征在于,所述高阻硅阻挡层的生长方法是通过
14 -3
补偿掺杂离子的化学气相沉积法,硼离子的掺杂浓度6~7×10 cm 。
7.如权利要求4所述的制作方法,其特征在于,所述形成电极过渡层的离子注入步骤
14 -2
中,注入离子为磷,注入能量为30~40keV,注入剂量为2~5×10 cm ;所述形成电极过渡层的快速热退火步骤中,保护气氛为氮气,退火温度为900~1000℃,退火时间为10~
30s。
8.如权利要求4所述的制作方法,其特征在于,所述形成微台面的深硅刻蚀步骤中,刻蚀深度为40~60μm。
9.如权利要求4所述的制作方法,其特征在于,所述正电极和负电极均由从下到上依次设置的单质层、单质层、镍单质层和金单质层组成,所述钛单质层、铝单质层、镍单质层和金单质层的厚度分别为30nm、300nm、20nm、100nm。
10.如权利要求4所述的制作方法,其特征在于,在对所述正电极和负电极进行加厚时,在正电极和负电极上均依次蒸上厚度为30nm的镍单质层和厚度为260nm的金单质层。

说明书全文

补偿掺杂阻挡杂质带太赫兹探测器芯片及其制备方法

技术领域

[0001] 本发明涉及太赫兹探测器件的制备工艺技术,具体是指一种补偿掺杂阻挡杂质带太赫兹探测器的制备方法,它适用于制作低暗电流、高灵敏度、高响应率的阻挡杂质带太赫兹探测器。

背景技术

[0002] Si基阻挡杂质带探测器的工作波段为5~40μm,可实现对太赫兹波的探测。其工作机理是:太赫兹辐射从器件正面入射,透过阻挡层被吸收层吸收,激发杂质带上的电子向导带跃迁,形成自由载流子,在外加偏压下被电极收集,从而将太赫兹辐射转化为电信号,完成对太赫兹辐射的探测。阻挡杂质带探测器通常工作在10K以下的低温环境中,需要液氦制冷,具有暗电流小、灵敏度高、响应率高等特点,在军事及民用领域有着广泛的应用前景。目前,阻挡杂质带探测器多采用以下两种制备工艺技术。一种方法是利用离子注入工艺,在高阻Si衬底上通过离子注入形成吸收层,并以高阻Si衬底作为阻挡层,这种制备方法的缺点是:离子注入形成的吸收层厚度较小,一般在2μm以下;优点是:阻挡层电阻率高,能有效抑制杂质带电导对暗电流的贡献。另一种方法是利用外延生长工艺,在Si衬底上生长重掺杂吸收层,然后在吸收层上再同炉生长阻挡层,这种方法的优点在于容易控制吸收层的浓度和厚度,但是缺点在于:用于生长吸收层的杂质将不可避免地引入到阻挡层中,导致阻挡层电阻率偏低,暗电流偏大。

发明内容

[0003] 鉴于上述两种阻挡杂质带探测器制备方法存在的不足,本发明提供了一种补偿掺杂阻挡杂质带太赫兹探测器的制备方法,采用化学气相沉积工艺生长掺磷(Si:P)吸收层,易于增加吸收层厚度,提高器件响应率;同时,采用补偿掺杂工艺生长高电阻率阻挡层,即在阻挡层中引入(B)离子以中和残余的磷(P)离子,提高阻挡层电阻率,该方法解决了同炉外延生长阻挡层时电阻率偏低的问题,从而能有效抑制暗电流。
[0004] 第一方面,本发明提供了一种补偿掺杂阻挡杂质带太赫兹探测器,其包括阶梯型结构的高导硅衬底,所述高导硅衬底包括第一区域和第二区域,所述第一区域的上表面由下到上依次设有硅掺磷吸收层、高阻硅阻挡层和电极过渡层,所述电极过渡层的表面、高导硅衬底的第二区域的上表面均覆盖有氮化硅钝化层,所述氮化硅钝化层同时覆盖于电极过渡层、高阻硅阻挡层、硅掺磷吸收层以及第一区域靠近第二区域的一侧所组成的侧面,所述氮化硅钝化层中位于电极过渡层表面的部分设有正电极,所述氮化硅钝化层中位于第二区域上表面的部分设有负电极,所述正电极和负电极分别与电极过渡层和第二区域上表面接触
[0005] 作为优选方案,所述硅掺磷吸收层的厚度为20~40μm。
[0006] 作为优选方案,所述高阻硅阻挡层的厚度为5~15μm。
[0007] 第二方面,本发明还提供了该补偿掺杂阻挡杂质带太赫兹探测器的制作方法,其包括如下步骤:
[0008] 在高导硅衬底的单侧表面外延生长出硅掺磷吸收层;
[0009] 在所述硅掺磷吸层的表面外延生长出高阻硅阻挡层;
[0010] 在所述高阻硅阻挡层的表面通过离子注入和快速热退火的方法形成电极过渡层;
[0011] 在所述电极过渡层表面上深硅刻蚀出微台面和刻蚀面,在所述微台面的表面、微台面靠近刻蚀面一侧的侧壁和刻蚀面的表面均沉积氮化硅钝化层;
[0012] 分别在微台面上的氮化硅钝化层和刻蚀面上的氮化硅钝化层中腐蚀开孔,通过电子蒸发的方法制备出正电极和负电极;
[0013] 通过电子束蒸发的方法对所述正电极和负电极分别进行加厚。
[0014] 作为优选方案,所述硅掺磷吸收层的生长方法为化学气相沉积法,磷离子的掺杂17 -3
浓度3~8×10 cm 。
[0015] 作为优选方案,所述高阻硅阻挡层的生长方法是通过补偿掺杂硼离子的化学气相沉积法。
[0016] 作为优选方案,所述形成电极过渡层的离子注入步骤中,注入离子为磷,注入能量14 -2
为30~40keV,注入剂量为2~5×10 cm ;所述形成电极过渡层的快速热退火步骤中,保护气氛为氮气,退火温度为900~1000℃,退火时间为10~30s。
[0017] 作为优选方案,所述形成微台面的深硅刻蚀步骤中,刻蚀深度为40~60μm。
[0018] 作为优选方案,所述正电极和负电极均由从下到上依次设置的(Ti)单质层、(Al)单质层、镍(Ni)单质层和金(Au)单质层组成,所述钛单质层、铝单质层、镍单质层和金单质层的厚度分别为30nm、300nm、20nm、100nm。
[0019] 作为优选方案,在对所述正电极和负电极进行加厚时,在正电极和负电极上均依次蒸上厚度为30nm的镍单质层和厚度的为260nm的金单质层。
[0020] 该探测器的工作原理是:太赫兹辐射从器件正面入射,透过阻挡层被吸收层吸收,激发杂质带上的电子向导带跃迁,形成自由载流子,在外加偏压下被电极收集,从而将太赫兹辐射转化为电信号,完成对太赫兹辐射的探测。器件阻挡层起到抑制暗电流,提高灵敏度的作用。化学气相沉积工艺外延生长阻挡层时会引入P离子,导致阻挡层电阻率低,难以达到良好的阻挡效果。因此,在外延生长阻挡层的同时,引入补偿离子B,可提高阻挡层电阻率。该方法简单可行、操作方便。
[0021] 与现有技术相比,本发明具有如下的有益效果:
[0022] 1、采用补偿掺杂工艺,在外延生长阻挡层时,引入补偿离子硼,提高了阻挡层电阻率,同时易于控制阻挡层厚度,从而能有效降低暗电流,抑制噪声,提高灵敏度;
[0023] 2、硼离子的引入可通过气源开关得到很好地控制,该方法可很好地与传统外延工艺兼容,具有简单可行、操作方便等优点。附图说明
[0024] 通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
[0025] 图1为本发明涉及的一种补偿掺杂阻挡杂质带太赫兹探测器的剖面结构示意图;
[0026] 图2为深硅刻蚀后的高导硅衬底的结构示意图;
[0027] 图3为本发明提出的一种补偿掺杂阻挡杂质带探测器制备工艺流程图
[0028] 图4为在高导硅衬底表面生长出硅掺磷吸收层后的结构示意图;
[0029] 图5为在硅掺磷吸收层表面生长出高阻硅阻挡层后的结构示意图;
[0030] 图6为在高阻硅阻挡层表面形成电极过渡层后的结构示意图;
[0031] 图7为深硅刻蚀出微台面后的结构示意图;
[0032] 图8为氮化硅钝化层形成后的结构示意图;
[0033] 图9为在氮化硅钝化层上刻蚀正电极孔和负电极孔后的结构示意图;
[0034] 其中,1、高导硅衬底;2、硅掺磷吸收层;3、高阻硅阻挡层;4、电极过渡层;5、氮化硅钝化层;6、正电极;7、负电极;11、高导硅衬底的第一区域;12、高导硅衬底的第二区域。

具体实施方式

[0035] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进。这些都属于本发明的保护范围。
[0036] 实施例1
[0037] 本发明提供的补偿掺杂阻挡杂质带太赫兹探测器的结构如图1和图2所示,本实19 -3
施例探测器所用的高导Si衬底1,掺杂离子为P,掺杂浓度为5×10 cm ,厚度为450μm;
在高导Si衬底1上利用化学气相沉积工艺生长硅掺磷吸收层2,掺杂离子为P,掺杂浓度为
17 -3
6×10 cm ,厚度为20μm;在吸收层2上通过补偿掺杂B离子外延生长高电阻率阻挡层3,
14 -3
掺杂浓度为6.5×10 cm ,厚度为6μm;然后,在阻挡层3上采用离子注入工艺,注入P离
14 -2
子,注入能量为30keV,注入剂量为3×10 cm ;采用快速热退火工艺激活注入离子,修复注入损伤,退火温度900℃,退火时间为15秒,形成电极过渡层4;再通过感应耦合等离子体(ICP)工艺进行深硅刻蚀,刻蚀深度为45μm;在高导硅衬底1上形成了第一区域11和第二区域12;通过等离子体增强化学气相沉积(PECVD)工艺形成钝化层5,沉积厚度为400nm;
然后,在氮化硅钝化层5上腐蚀开孔,并通过电子束蒸发工艺依次蒸镀Ti、Al、Ni、Au,厚度分别为30nm、300nm、20nm、100nm;形成正电极6和负电极7;通过退火工艺形成电极欧姆接触;再通过电子束蒸发工艺,依次蒸镀Ni、Au,厚度分别为30nm、260nm,加厚正电极6和负电极7。除了正、负电极区域,器件表面,包括刻蚀形成的侧面均覆盖有氮化硅钝化层。
[0038] 实施例2
[0039] 本发明的提供的补偿掺杂阻挡杂质带太赫兹探测器的制作方法包括如下步骤:
[0040] 1.衬底材料清洗:依次采用四氯化、丙、MOS级乙醇、去离子清洗高导Si衬底,氮气吹干;
[0041] 2.外延生长吸收层:采用化学气相沉积工艺在高导Si衬底1上生长吸Si:P收层17 -3
2,掺杂离子P,掺杂浓度6×10 cm ,厚度20μm;(见图4);
[0042] 3.补偿掺杂生长阻挡层:在吸收层2上采用补偿掺杂工艺外延生长高电阻率阻挡14 -3
层3,补偿掺杂离子B,掺杂浓度为6.5×10 cm ,厚度为6μm(见图5);
[0043] 4.第一次光刻:在高电阻率阻挡层3表面甩正胶,厚度1.6μm,曝光显影,以形成标记区域窗口;
[0044] 5.蒸镀光刻标记:采用电子束蒸发工艺,在高电阻率阻挡层3表面蒸镀光刻标记,-4真空度5×10 Pa,蒸发速率1nm/s,依次蒸镀Ti、Au金属膜,厚度为30nm、100nm;
[0045] 6.浮胶:采用丙酮进行浮胶,80℃水浴30分钟,超声清洗20分钟,异丙醇超声清洗5分钟,去离子水冲洗,氮气吹干;
[0046] 7.第二次光刻:在高电阻率阻挡层3表面甩正胶,厚度2μm,曝光显影后65℃坚膜10分钟,以形成离子注入所需窗口;
[0047] 8.离子注入:采用离子注入工艺,将P离子注入高阻Si阻挡层3,注入能量30KeV,14 -2
注入剂量3×10 cm ;
[0048] 9.光刻胶剥离:采用丙酮进行光刻胶剥离,并依次用异丙醇、去离子水清洗,氮气吹干;
[0049] 10.快速热退火:在氮气气氛中,采用快速热退火工艺(快速热退火工艺是指升、降温速率在20℃/s~250℃/s范围的热退火工艺),升、降温速率为85℃/s,退火温度为900℃,退火温度保持时间为15秒,激活注入离子,修复晶格损伤,形成电极过渡层4(见图
6);
[0050] 11.第三次光刻:在电极过渡层4表面甩正胶,厚度2μm,曝光显影后100℃坚膜15分钟,以形成刻蚀所需窗口;
[0051] 12.深硅刻蚀:采用感应耦合等离子体(ICP)工艺进行深硅刻蚀,刻蚀深度45μm(见图7);
[0052] 13.光刻胶剥离:采用丙酮进行光刻胶剥离,并依次用异丙醇、去离子水清洗,氮气吹干;
[0053] 14.氮化硅沉积:采用PECVD工艺,在器件表面及刻蚀形成的侧面沉积氮化硅钝化层5,沉积厚度为400nm(见图8);
[0054] 15.第四次光刻:在氮化硅钝化层5表面甩正胶,厚度2μm,曝光显影后65℃坚膜20分钟,以形成腐蚀所需窗口;
[0055] 16.腐蚀开孔:采用湿法腐蚀工艺开正、负电极孔,氢氟酸腐蚀缓冲液体积配比为HF∶NH4F∶H2O=1∶2∶4,室温下腐蚀60秒,去离子水冲洗,氮气吹干(见图9);
[0056] 17.光刻胶剥离:采用丙酮进行光刻胶剥离,并依次用异丙醇、去离子水清洗,氮气吹干;
[0057] 18.第五次光刻:在氮化硅钝化层5及开孔表面甩正胶,厚度1.6μm,曝光显影,以形成正、负电极区域窗口;
[0058] 19.等离子体去胶:采用氩气等离子体去胶工艺,进一步去除曝光显影后残留的光刻胶底膜;
[0059] 20.蒸镀正、负电极:采用电子束蒸发工艺生长正、负电极,真空度5×10-4Pa,蒸发速率1nm/s,依次蒸镀Ti、Al、Ni、Au金属膜,厚度分别为30nm、300nm、20nm、100nm;
[0060] 21.浮胶:采用丙酮进行浮胶,80℃水浴30分钟,超声清洗30分钟,异丙醇超声清洗5分钟,去离子水冲洗,氮气吹干;
[0061] 22.正、负电极退火:采用退火工艺,退火温度为450℃,退火温度保持时间为25分钟,以使电极形成良好欧姆接触;
[0062] 23.第六次光刻:在器件表面甩正胶,厚度1.6μm,曝光显影,以形成加厚电极区域窗口;
[0063] 24.等离子体去胶:采用氩气等离子体去胶工艺,进一步去除曝光显影后残留的光刻胶底膜;
[0064] 25.加厚正、负电极:采用电子束蒸发工艺加厚正、负电极,真空度5×10-4Pa,蒸发速率1nm/s,依次蒸镀Ni、Au金属膜,厚度分别为30nm、260nm;
[0065] 26.浮胶:采用丙酮进行浮胶,80℃水浴30分钟,超声清洗30分钟,异丙醇超声清洗5分钟,去离子水冲洗,氮气吹干(见图1);
[0066] 27.划片、测试:划片、芯片抽测,器件制备完毕。
[0067] 以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。
相关专利内容
标题 发布/更新时间 阅读量
化学气相沉积腔室 2020-05-11 870
一种化学气相沉积炉 2020-05-11 441
化学气相沉积装置 2020-05-11 496
化学气相沉积装置 2020-05-11 802
化学气相沉积设备 2020-05-12 880
化学气相沉积炉 2020-05-11 91
化学气相沉积装置 2020-05-12 431
化学气相沉积炉 2020-05-11 64
一种化学气相沉积工艺 2020-05-12 276
化学气相沉积优化腔室 2020-05-13 45
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈