光电二极管装置的制造方法专利检索-反应性离子蚀刻干法刻蚀刻蚀表面处理和涂层专利检索查询-专利查询网

光电 二极管装置的制造方法

阅读：329发布：2020-05-16

专利汇可以提供光电二极管装置的制造方法专利检索，专利查询，专利分析的服务。并且本发明提供一种光电二极管装置的制造方法。本发明的方法包含：提供包含基板及外延层的晶片，其中基板包含第一表面及第二表面，且外延层形成于第一表面上；形成第一导电层于基板的第二表面；形成图案化导电层于外延层之上；以及以反应性离子蚀刻工艺并使用氩气及氦气做为蚀刻剂而蚀刻图案化导电层。，下面是光电二极管装置的制造方法专利的具体信息内容。

权利要求

1.一种光电二极管装置的制造方法，包含：
提供晶片，包含基板及外延层，其中该基板包含第一表面及第二表面，且该外延层形成于该第一表面上；
形成第一导电层于该基板的该第二表面；
形成图案化导电层于该外延层上；以及
以反应性离子蚀刻工艺并使用氩气及氦气做为蚀刻剂而蚀刻该图案化导电层。
2.如权利要求1所述的制造方法，其中该反应性离子蚀刻工艺是在10至30mTorr的压力范围下实施。
3.如权利要求2所述的制造方法，其中该反应性离子蚀刻工艺是使用流量在15至
25sccm的氩气及氦气。
4.如权利要求3所述的制造方法，其中该反应性离子蚀刻工艺是在功率为100至500瓦特、直流偏压为300至600伏特下进行。
5.如权利要求1所述的制造方法，其中在蚀刻该图案化导电层的步骤之后，还包含：
以该图案化导电层为掩模，蚀刻该外延层，以暴露该基板的该第一表面。
6.如权利要求1所述的制造方法，其中在形成该图案化导电层的步骤之前，还包含：
图案化该外延层，以形成多个外延结构，其中该图案化导电层覆盖该多个外延结构。
7.如权利要求5或6所述的制造方法，还包含：
共形地形成抗反射层于该图案化导电层之上；以及
图案化该抗反射层，以暴露出部分的该图案化导电层。
8.如权利要求1所述的制造方法，其中该外延层包含多个P-N结以及分别介于该多个P-N结之间的多个透明导电层。
9.如权利要求8所述的制造方法，其中该多个P-N结分别具有不同的能级，且越接近该基板的P-N结具有越小的能级。
10.如权利要求9所述的制造方法，其中该多个P-N结包含GaInP层、GaAs层及GaInAs层。
11.如权利要求1所述的制造方法，其中该基板选自硅基板、锗基板或砷化镓基板，且其中该抗反射层材料包含二氧化硅、氮化硅、二氧化钛或氧化铝。
12.如权利要求1所述的制造方法，其中该形成该图案化导电层的步骤包含：
形成图案化光致抗蚀剂层于该外延层之上；
沉积第二导电层于该图案化光致抗蚀剂层之上；以及
使用剥离工艺去除该图案化光致抗蚀剂层及位于该图案化光致抗蚀剂层之上的部分该第二导电层，以形成该图案化导电层，其中该图案化导电层的厚度为约4μm至约6μm。

说明书全文

光电二极管装置的制造方法

技术领域

[0001] 本发明涉及一种光电二极管的制造方法，特别是，关于一种可提高光电转换效率、提升工艺可靠度以及降低制作成本的光电二极管制造方法。

背景技术

[0002] 随着能源短缺的问题日益严重，节约能源及新能源的开发，例如风力、水力、太阳能等皆逐渐为人们所重视。太阳能电池由于具有无污染、使用方便、寿命长等等优点，现今已广被使用于各项产品上。太阳能电池为利用光伏特效应将光能转换为电能的光电二极管，其一般是使用不用半导体材料所形成的P-N结来吸收太阳光。

[0003] 图1A及1B为制作已知光电二极管的流程剖面图。参考图1A，首先提供包含基板110及外延层120的晶片100，接着在晶片100的底部形成第一导电层130，供后续电连接之用。接着，使用第一掩模，以已知金属沉积、光刻及蚀刻等工艺形成第一图案化导电层140于外延层120之上，其厚度约为5000

[0004] 接着，参考图1B，以第一图案化导电层140为掩模，蚀刻外延层120以形成多个外延结构125。接着，使用第二掩模，以电镀的方式形成第二图案化导电层150于第一图案化导电层140之上，以增加整体导电层的厚度。一般来说，第二图案化导电层150的厚度约为5μm。最后，可于晶片100之上覆盖一层共形的抗反射层，并使用第三掩模图案化此抗反射层，以暴露出部分的第二图案化导电层150共后续电连接之用。

[0005] 图2A及2B为制作已知光电二极管的另一种方法的流程剖面图。参考图2A，首先提供包含基板210及外延层220的晶片200，接着在晶片200的底部形成第一导电层230，供后续电连接之用。接着，使用第一掩模，形成图案化光致抗蚀剂层240于外延层220之上。

[0006] 接着，以图案化光致抗蚀剂层240为掩模，蚀刻外延层220以形成多个外延结构225，如图2B所示。接着，使用第二掩模，以蒸镀的方式形成图案化导电层250，其至少覆盖住多个外延结构225，且厚度约为5μm。最后，可于晶片200之上覆盖一层共形的抗反射层，并使用第三掩模图案化此抗反射层，以暴露出部分的第二图案化导电层250共后续电连接之用。需注意，在图案化导电层250底部两侧附着有厚度为约1000 至约3000 宽度为约1μm至约2μm的足部结构260。一般来说，已知的蒸镀、蚀刻等工艺将在金属线边缘不可避免地产生足部结构260。由于足部结构260具有相当高的电阻值，因此对金属线的导电性并无帮助。此外，足部结构260将挡住部分的入射光线，进而降低光电转换效率，且可能导致不必要的电子特性而对工艺可靠度有不利的影响。另一方面，上述两种已知的方法均需使用至少三道掩模，成本相对偏高。

[0007] 因此，有必要提供一种可更进一步改善光电二极管的光电转换效率、且可减低制作成本的制造方法。

发明内容

[0008] 鉴于先前技术所存在的问题，本发明提供了一种可提高光电转换效率、提升工艺可靠度及降低制作成本的光电二极管制造方法。

[0009] 本发明的一方面在于提供一种光电二极管装置的制造方法。本发明的方法包含：提供包含基板及外延层的晶片，其中基板包含第一表面及第二表面，且外延层形成于第一表面上；形成第一导电层于基板的第二表面；形成图案化导电层于外延层之上；以及以反应性离子蚀刻工艺并使用氩气(Ar)及氦气(He)做为蚀刻剂而蚀刻图案化导电层，以去除图案化导电层底部两侧的足部结构。

[0010] 在一实施例中，本发明的方法在蚀刻图案化导电层的步骤之后，更以图案化导电层为掩模而蚀刻外延层，以暴露基板的第一表面。此实施例相较于已知的工艺步骤可减少一道掩模的使用。

[0011] 在另一实施例中，本发明的方法在形成图案化导电层的步骤之前，先图案化外延层，以形成多个外延结构，其中图案化导电层覆盖至少多个外延结构。

[0012] 本发明的其它方面，部分将在后续说明中陈述，而部分可由说明中轻易得知，或可由本发明的实施而得知。本发明的各方面将可利用后附的权利要求中所特别指出的元件及组合而理解并达成。需了解，先述的一般说明及下列详细说明均仅作举例之用，并非用以限制本发明。附图说明

[0013] 图1A及1B为制作已知光电二极管的流程剖面图；

[0014] 图2A及2B为制作已知光电二极管的另一种方法的流程剖面图；

[0015] 图3A至图3F为根据本发明一实施例，而绘示制造光电二极管的流程剖面图；以及[0016] 图4A至图4E为根据本发明另一实施例，而绘示制造光电二极管的流程剖面图。

[0017] 附图标记说明

[0018] 100、200、300、400 晶片

[0019] 110、210、310、410 基板

[0020] 120、220、320、420 外延层

[0021] 125、224、325、425 外延结构

[0022] 130、230、330、430 第一导电层

[0023] 140 第一图案化导电层

[0024] 150 第二图案化导电层

[0025] 240、440 图案化光致抗蚀剂层

[0026] 250、340、450 图案化导电层

[0027] 260、350、460 足部结构

[0028] 312、412 第一表面

[0029] 314、414 第二表面

[0030] 360 抗反射层

[0031] 470 图案化抗反射层

具体实施方式

[0032] 本发明披露一种光电二极管的制造方法，可提高光电二极管的转换效率，且可减少所需的掩模数量，进而降低制作成本。为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图3A至图4E的图示。然以下实施例中所述的装置、元件及方法步骤，仅用以说明本发明，并非用以限制本发明的范围。应注意，为清楚呈现本发明，附图中的各元件并非按照实物的比例绘制，而且为避免模糊本发明的内容，以下说明亦省略已知的次要结构、相关材料及其相关处理技术。

[0033] 于本发明的方法中建立在基板上的各层物质，可以经由本领域技术人员所熟知的方法来执行，例如沉积法(deposition)，化学气相沉积法(chemical vapor deposition)、等离子体增强化学气相沉积法(plasma enhanced chemical vapor deposition(PECVD))或原子层沉积法(atomic layer deposition(ALD))等。

[0034] 图3A至图3F为根据本发明一实施例，而绘示制造光电二极管的流程剖面图。参考图3A，在本发明的一实施例中，提供晶片300，其包含基板310及形成于基板310的第一表面312上的外延层320。基板310可为任何合适的半导体基板，例如硅基板、锗基板、砷化镓基板等。外延层320为包含至少一P-N结的多层结构，其材料可为符合晶格匹配及能级需求的各种半导体材料的组合。外延层320可例如使用有机金属化学气相沉积法(MOCVD)等已知薄膜工艺而形成。此外，外延层320可还包含多个透明导电层分别介于各P-N结之间，用以加强光电流的收集。

[0035] 一般来说，外延层320所包含的多个P-N结是使用不同的半导体材料所制成，其具有不同的能隙，用以吸收不同波长的太阳光。举例来说，外延层320可包含GaInP层、GaAs层及GaInAs层。在一实施例中，越接近基板的P-N结具有越小的能隙，用以吸收波长越长的太阳光。利用多个具不同能隙的P-N结，可提高光波长的吸收范围，进而提升光电转换效率。

[0036] 接着，在基板310的第二表面314形成第一导电层330，其材料可为任何合适的导电金属，例如钛、银、铂、金、锡、镍、铜或其所构成的合金等、或其它合适的导电材料。形成第一导电层330的方法可例如为印刷或各种真空镀膜技术。

[0037] 参考图3B，形成图案化导电层340于外延层320之上。图案化导电层340的材料可为各种合适的导电材料，如金属或金属合金，其厚度约为4μm至约6μm，然不在此限。图案化导电层340可使用已知的金属沉积工艺(如蒸镀)及蚀刻工艺而形成。举例来说，可先于外延层320上形成图案化光致抗蚀剂层(图未示)，接着以蒸镀的方式形成第二导电层(图未示)，最后再利用剥离(lift-off)工艺去除图案化光致抗蚀剂层及位于图案化光致抗蚀剂层之上的部分第二导电层，而形成如图3B所示的图案化导电层340。图案化导电层340的两侧底部可能因为蒸镀、光刻或蚀刻工艺的限制而形成足部结构(footing)350。一般而言，足部结构350的厚度为约1000 至约3000 宽度为约1μm至约2μm。

[0038] 接着，参考图3C，使用例如反应性离子蚀刻(RIE)等干法蚀刻法对晶片300进行全面性的蚀刻，以去除足部结构350。在本发明一实施例中，去除足部结构350所使用的蚀刻条件是在10-30mTorr的压力、100-500Watt及300-600V的直流偏压下，使用15-25sccm流量的惰性气体氩(Ar)及氦(He)对晶片300执行RIE工艺。由于此蚀刻步骤可对整个晶片300实施，因此不需使用任何掩模。然而，在本发明其它实施例中，亦可使用对惰性气体具有很低蚀刻率的材料(例如镍(Ni)、钨(W)、钼(Mo)、钛(Ti)或钽(Ta)等)，先在图案化导电层340顶部形成保护层(图未示)，再执行RIE工艺以去除足部结构350。

[0039] 参考图3D，以图案化导电层340为掩模，蚀刻外延层320，以形成多个外延结构325，其蚀刻深度可到达基板310的第一表面312。蚀刻外延层320的方法可例如为已知的湿蚀刻工艺，举例来说，可使用NH4OH溶液或是由H3PO4、H2O2、H2O依特定比例混合所形成的溶液作为蚀刻溶液。

[0040] 参考图3E，共形地形成抗反射层360，以降低入射光反射的机会，提高光电转换之效率。抗反射层360的材料可为折射率低于基板310的各种透明材料，例如二氧化硅(SiO2)、氮化硅(Si3N4)、二氧化钛(TiO2)、氧化铝(Al2O3)或包含一种或多种上述材料所形成的单层或双层结构，其厚度可依材料折射率的不同或应用所需而调整。抗反射层360的形成方法可例如为已知的各种沉积技术，如蒸镀、溅射、化学气相沉积等。

[0041] 接着，参考图3F，使用已知曝光光刻工艺，移除部分的抗反射层360，以暴露出底下的图案化导电层340，作为后续电连接之用。将部分抗反射层360移除的步骤可例如为先涂布光致抗蚀剂层(图未示)于抗反射层360上，再利用曝光显影等图案转移技术将光致抗蚀剂层图案化而定义出所欲暴露的图案化导电层340的位置，再以此图案化光致抗蚀剂层作为掩模，蚀刻抗反射层360而得到如图3F所示结构。

[0042] 在图3A至3F所示的实施例中，不但可去除对光电转换效率有不良影响的足部结构，且制造过程只需使用2道掩模，因此可有效地降低制作成本。

[0043] 图4A至图4E为根据本发明另一实施例，而绘示制造光电二极管的流程剖面图。参考图4A，在本发明一实施例中，提供晶片400，其包含基板410及形成于基板410的第一表面412上的外延层420。基板410及外延层420的结构及材料可参考前述说明。接着，以例如印刷或真空镀膜技术等方法在基板410的第二表面414形成第一导电层430。接着，形成图案化光致抗蚀剂层440于外延层420上，以定义出所欲蚀刻的位置。图案化光致抗蚀剂层440的形成方法可例如为先全面性地涂布光致抗蚀剂层(图未示)于外延层420上，再利用曝光显影等图案转移技术图案化光致抗蚀剂层，而形成如图4A所示的图案化光致抗蚀剂层440。

[0044] 参考图4B，以图案化光致抗蚀剂层440为掩模，蚀刻外延层420，以形成多个外延结构425。蚀刻外延层420的方法可参考前述相关说明。接着，参考图4C，移除图案化光致抗蚀剂层440后，形成图案化导电层450以至少覆盖多个外延结构425。形成图案化导电层450的方法可包含：以旋转涂布、曝光及显影等光刻技术形成图案化光致抗蚀剂层(图未示)于基板410上，其中图案化光致抗蚀剂层未覆盖外延结构425；以例如蒸镀等已知的金属沉积工艺全面性地形成第二导电层(图未示)以覆盖图案化光致抗蚀剂层及所有外延结构425；再以剥离(lift-off)工艺去除图案化光致抗蚀剂层及位于图案化光致抗蚀剂层之上的部分第二导电层而得到图4C中的图案化导电层450。一般来说，形成图案化导电层450时，其两侧底部可能会因为工艺的限制而无法避免地形成厚度为约1000 至约3000 宽度为约1μm至约2μm的足部结构460。图案化导电层450的材料可为各种合适的导电材料，厚度约为4μm至约6μm，然不在此限。

[0045] 接着，参考图4D，使用例如反应性离子蚀刻(RIE)等干法蚀刻法对晶片400进行全面性的蚀刻，以去除足部结构450。在本发明一实施例中，去除足部结构450所使用的RIE工艺是以惰性气体氩(Ar)及氦(He)作为蚀刻剂，在流量15-25sccm、压力10-30mTorr、100-500Watt及300-600V的直流偏压下对晶片400执行。由于此蚀刻步骤可对整个晶片
400实施，因此不需使用任何掩模。然而，在本发明其它实施例中，亦可使用对惰性气体具有很低蚀刻率的材料(例如镍(Ni)、钨(W)、钼(Mo)、钛(Ti)或钽(Ta)等)，先在图案化导电层450顶部形成保护层(图未示)，再执行RIE工艺以去除足部结构460。

[0046] 参考图4E，形成图案化抗反射层470于基板410之上，其暴露部分的图案化导电层450以作为后续电连接之用。图案化反射层470的形成方法可例如包含以下步骤：以已知的沉积工艺全面性地形成共形抗反射层(图未示)，其材料与其它细节可参考前述说明；接着，形成图案化光致抗蚀剂层于共形抗反射层上，以定义出所欲暴露的图案化导电层450的位置；最后再以此图案化光致抗蚀剂层为掩模，蚀刻共形抗反射层，而得到如图4E所示的图案化抗反射层470。

[0047] 相较于已知的光电二极管装置制造方法，本发明所提供的方法可在不增加(甚至减少)工艺所需的掩模的数量下，去除图案化导电层底部两侧的足部结构，避免因为产生遮光现象而降低光电转换效率，同时也可提升工艺可靠度并减少制作成本。

[0048] 以上所述仅为本发明的优选实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的专利保护范围之内。

标题	发布/更新时间	阅读量
磁性设备制造方法	2020-05-14	294
半导体制造系统中的离子源清洁方法	2020-05-14	963
干式蚀刻方法和磁记录介质的制造方法	2020-05-16	401
磁性设备制造方法	2020-05-14	729
低介电常数电介质与铜线的制造方法	2020-05-13	907
离子源及其操作方法	2020-05-14	164
电介质蚀刻中的形貌控制	2020-05-16	673
碟片原版制作方法	2020-05-12	875
通过反应性离子蚀刻使表面结构化的方法、结构化表面和用途	2020-05-11	884
连续等离子体中的原子层蚀刻	2020-05-12	309

光电二极管装置的制造方法

光电二极管装置的制造方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：