技术领域
[0001] 本
发明涉及
半导体制作技术领域，具体涉及
钝化层干法刻蚀方法。
背景技术
[0002] 刻蚀指的是有选择地去除淀积在
硅片表面的互连材料，以形成由
光刻技术生成的
电路图形。刻蚀工艺分为两种：干法刻蚀和湿法刻蚀。干法刻蚀是把
硅片表面曝露于气态中产生的
等离子体，等离子体通过
光刻胶中开出的窗口，与硅片发
生物理和/或化学反应，从而去掉曝露的表面材料。
[0003] 在半导体制造的
金属化过程中，为了增加互连金属如：
铝的抗
腐蚀能
力，通常会在铝垫上方增加两层钝化层，称为第一钝化层和第二钝化层，其中，第二钝化层位于第一钝化层下方，这样，在刻蚀铝垫前，需要先对第一、二钝化层进行刻蚀。图1为现有的钝化层干法刻蚀方法
流程图，如图1所示，其具体步骤如下：
[0004] 步骤101：采用CF4、CHF3、O2和Ar等离子体对第一钝化层和第二钝化层进行主刻蚀。
[0005] 第一钝化层可以是氮化硅(SiN)或四乙基
氧化硅(TEOS)，第二钝化层可以是TEOS或SiN。
[0006] 其中，刻蚀腔的压力通常为：15-250毫托(mt)，刻蚀功率通常为：500-3500瓦(w)，CF4的流量通常为：20-300毫升/分钟(sccm)，CHF3的流量通常为：5-60sccm，O2的流量通常为：5-30sccm，Ar的流量通常为：50-800sccm；刻蚀时长通常为：40-70秒(s)。
[0007] 步骤102：采用CF4、CHF3、Ar和N2等离子体对第二钝化层进行过刻蚀。
[0008] 其中，刻蚀腔的压力通常为：15-250mt，刻蚀功率通常为：500-3500w，CF4的流量通常为：20-300sccm，CHF3的流量通常为：5-60sccm，Ar的流量通常为：50-800sccm，N2的流量通常为：10-200sccm；刻蚀时长通常为：70-140s。
[0009] 步骤103：将硅片放置在快速
退火装置中进行退火。
[0010] 退火装置的压力通常为：5-30mt，功率通常为：0-600w，使用的CO的流量通常为：50-300sccm，Ar的流量通常为：100-800sccm；退火时长通常为：1-30s。
[0011] 图2给出了现有的钝化层干法刻蚀过程图，其中分别给出了刻蚀前、主刻蚀完成后、过刻蚀完成后的硅片结构示意图。
[0012] 刻蚀时，包含带能离子、
电子和激发分子的等离子体可引起对硅片上的敏感器件引起等离子体诱导损伤(PID，Plasma Induce Damage)。第二钝化层刻蚀被认为是产生PID现象的根本原因，由于在第二钝化层刻蚀过程中等离子体会作用在铝垫上，并通过铝垫前层的
铜互连线传递到栅氧化层，对栅氧化层造成破坏，使得栅氧化层漏
电流增大。
[0013] 目前，通常通过减少等离子体的
能量或者增加源极和漏极栅氧化层的厚度，来降低PID。前者的缺点是：
等离子体能量的降低将使得整个硅片的刻蚀均匀性降低。后者的缺点是：虽然增加源极和漏极的栅氧化层的厚度，会增加对源极和漏极的保护，但是，栅氧化层厚度的增加将使得开启
电压及电流增加，使得正常工作电压下无法正常工作。
发明内容
[0014] 本发明提供一种钝化层干法刻蚀方法，以降低PID。
[0015] 本发明的技术方案是这样实现的：
[0016] 一种钝化层干法刻蚀方法，在硅片表面的铝垫上方淀积第二钝化层和第一钝化层，其中，第二钝化层位于第一钝化层下方，该方法包括：
[0017] 使用包含氩气Ar的等离子体对第一钝化层和第二钝化层进行刻蚀，当发现第二钝化层的厚度下降到预设厚度时，停止使用Ar，继续对第二钝化层进行刻蚀。
[0018] 所述停止使用Ar的同时进一步包括：降低刻蚀功率。
[0019] 所述使用包含Ar的等离子体对第一钝化层和第二钝化层进行刻蚀包括：
[0020] 使用包含Ar和氧气O2的等离子体对第一钝化层进行刻蚀，当发现刻蚀生成物的
信号值下降到预设值时，将O2替换为氮气N2，开始对第二钝化层进行刻蚀。
[0021] 所述发现刻蚀生成物的信号值下降到预设值包括：
[0022] 采用光发射谱检测生成物的信号值，并按照预设取样
频率，对生成物信号进行取样，当发现在第一预设时长内，生成物信号的变化范围在预设范围内时，则确定生成物信号稳定，计算该时长内生成物信号的平均值，将该平均值作为生成物信号基准值，继续对生成物信号进行取样，当发现在第二预设时长内生成物信号值相对生成物信号基准值下降的百分比始终大于预设百分比时，确定刻蚀生成物的信号值下降到预设值。
[0023] 所述预设百分比的取值范围为10-30％。
[0024] 所述预设厚度的取值范围为：不小于1500纳米。
[0025] 当所述第二钝化层位于硅片中心处的铝垫拐
角处上方时，所述预设厚度的取值范围为：不小于1600纳米；
[0026] 当所述第二钝化层位于硅片中心处的铝垫中心区上方时，所述预设厚度的取值范围为：不小于1800纳米；
[0027] 当所述第二钝化层位于硅片边缘处的铝垫拐角处上方时，所述预设厚度的取值范围为：不小于1500纳米；
[0028] 当所述第二钝化层位于硅片边缘处的铝垫中心区上方时，所述预设厚度的取值范围为：不小于1650纳米。
[0029] 所述继续对第二钝化层进行刻蚀包括：
[0030] 采用包含N2的等离子体对第二钝化层进行刻蚀，
[0031] 其中，刻蚀腔压力范围为：100-500毫托mt，刻蚀功率范围为：100-500瓦w，N2的流量范围为：0-100毫升/分钟sccm；刻蚀时长范围为：20-90秒。
[0032] 所述使用包含Ar和氧气O2的等离子体对第一钝化层进行刻蚀包括：
[0033] 使用的刻蚀腔的压力范围为：15-250mt，刻蚀功率范围为：500-3500w，O2的流量范围为：5-30sccm，Ar的流量范围为：50-800sccm；
[0034] 所述当发现刻蚀生成物的信号值下降到预设值时，将O2替换为氮气N2，开始对第二钝化层进行刻蚀包括：
[0035] 当发现刻蚀生成物的信号值下降到预设值时，采用的刻蚀腔的压力范围为：15-250mt，刻蚀功率范围为：500-3500w；Ar的流量范围为：50-800sccm，N2的流量范围为：
10-200sccm。
[0036] 与
现有技术相比，本发明中，当发现第二钝化层的厚度下降到预设厚度时，停止使用Ar，继续对第二钝化层进行刻蚀。本发明降低了对栅氧化层的物理轰击，从而降低了PID。
附图说明
[0037] 图1为现有的钝化层干法刻蚀方法流程图；
[0038] 图2为现有的钝化层干法刻蚀过程示意图；
[0039] 图3为本发明
实施例提供的钝化层干法刻蚀方法流程图；
[0040] 图4为本发明实施例提供的钝化层干法刻蚀过程示意图；
[0041] 图5-1为对硅片采用现有的钝化层干法刻蚀方法后，对硅片进行PID测试时，各
采样点的累积概率值；
[0042] 图5-2为对硅片采用本发明实施例提供的钝化层干法刻蚀方法后，对硅片进行PID测试时，各采样点的累积概率值。
具体实施方式
[0043] 下面结合附图及具体实施例对本发明再作进一步详细的说明。
[0044] 图3为本发明实施例提供的钝化层干法刻蚀方法流程图，本实施例中，第一、二钝化层位于铝垫上方，且第二钝化层位于第一钝化层下方，如图3所示，其具体步骤如下：
[0045] 步骤301：采用CF4、CHF3、O2和Ar等离子体对第一钝化层进行主刻蚀，当发现刻蚀生成物的信号值下降到预设值时，确定主刻蚀完毕，开始执行步骤302。
[0046] 其中，刻蚀腔的压力通常为：15-250mt，刻蚀功率通常为：500-3500w，CF4的流量通常为：20-300sccm，CHF3的流量通常为：5-60sccm，O2的流量通常为：5-30sccm，Ar的流量通常为：50-800sccm。
[0047] 这里，当第一钝化层为SiN时，刻蚀生成物为C-N副产物。可以采用光发射谱检测生成物的信号值，并按照预设取样频率例如：5次/秒，对生成物信号进行取样，当发现在第一预设时长如：3秒内，生成物信号值的变化范围在预设范围内时，则确定生成物信号稳定，计算该时长内生成物信号的平均值，将该平均值作为生成物信号基准值，此后，继续对生成物信号进行取样，当发现在第二预设时长如：1秒内生成物信号值相对生成物信号基准值下降的百分比始终大于预设百分比时，确定对第一钝化层刻蚀完毕。这里，预设百分比的取值范围为10-30％。
[0048] 步骤302：采用CF4、CHF3、Ar和N2等离子体对第二钝化层进行第一级过刻蚀，当发现第二钝化层的剩余厚度达到预设值时，停止第一级过刻蚀。
[0049] 这里，预设值为不小于1500纳米的值。其中，由于硅片中心处比硅片边缘处遭受的等离子体轰击严重，铝垫中心区比铝垫拐角处遭受的等离子体轰击严重，因此，位于硅片中心处的第二钝化层比位于硅片边缘处的第二钝化层需剩余的厚度大，位于铝垫中心区上方的第二钝化层比位于铝垫拐角处上方的第二钝化层需剩余的厚度大。
[0050] 通常，对于硅片中心处，位于铝垫拐角处上方的第二钝化层的剩余厚度应不小于1600纳米，位于铝垫中心区上方的第二钝化层的剩余厚度需应不小于1800纳米；对于硅片边缘处，位于铝垫拐角处上方的第二钝化层的剩余厚度应不小于1500纳米，位于铝垫中心区上方的第二钝化层的剩余厚度应不小于1650纳米。
[0051] 其中，刻蚀腔的压力通常为：15-250mt，刻蚀功率通常为：500-3500w，CF4的流量通常为：20-300sccm，CHF3的流量通常为：5-60sccm，Ar的流量通常为：50-800sccm，N2的流量通常为：10-200sccm。
[0052] 步骤303：降低刻蚀功率，并停止使用Ar，采用CF4、CHF3和N2等离子体对第二钝化层进行第二级过刻蚀。
[0053] 这里，通常将刻蚀功率降低为原来的1/5-1/7。
[0054] 其中，刻蚀腔的压力通常为：100-500mt，功率通常为：100-500w，CF4的流量通常为：150-250sccm，CF4的流量与CHF3的流量的比值通常为：8-15，N2的流量通常为：0-100sccm；刻蚀时长通常为：20-90s，通常取55s。
[0055] 步骤304：将硅片放置在快速退火装置中进行退火。
[0056] 退火装置的压力通常为：5-30mt，功率通常为：0-600w，使用的CO的流量通常为：50-300sccm，Ar的流量通常为：100-800sccm；退火时长通常为：1-30s。
[0057] 图4给出了本发明实施例提供的钝化层干法刻蚀过程示意图，其中分别给出了刻蚀前、主刻蚀完成后、第一级过刻蚀完成后、第二级过刻蚀完成后的硅片结构示意图。将图4与图2对比，可以发现：
[0058] 一、本发明实施例方法与现有方法的主刻蚀过程使用的等离子体相同，都为：CF4、CHF3、O2和Ar，本发明实施例方法的第一级过刻蚀过程和现有方法的过刻蚀过程使用的等离子体相同，都为CF4、CHF3、N2和Ar。区别在于：本发明实施例的主刻蚀过程中只对第一钝化层进行刻蚀，在第一级过刻蚀过程中才对第二钝化层进行刻蚀；而现有方法中，在主刻蚀过程中，同时对第一、二钝化层进行刻蚀。由于主刻蚀过程中使用的CF4、CHF3、O2和Ar等离子体的物理轰击性较强，而第一级过刻蚀过程中使用的CF4、CHF3、N2和Ar等离子体的物理轰击性相对较弱，因此，本发明实施例中，主刻蚀过程只对第一钝化层进行刻蚀，则可以减少对栅氧化层的损伤，从而降低PID。
[0059] 二、本发明实施例方法中，在采用CF4、CHF3、Ar和N2等离子体进行第一级过刻蚀时，若发现第二钝化层的剩余厚度达到预设值，则降低刻蚀功率并停止使用Ar，降低刻蚀功率很显然可以减少对栅氧化层的损伤，从而降低PID，而由于Ar分子较大，且物理轰击性较强，因此，停止使用Ar也可以降低PID。
[0060] 在完成对硅片的刻蚀后，可对硅片进行PID测试，PID测试过程为：在硅片上加预设电压，然后测试每个采样点的
漏电流，对漏电流值进行对数运算，将得到的值作为该-12点的PID测试累积概率。例如：若一个采样点的漏电流为10 安，则其PID测试累积概率-12
为：-lg10 ％＝12％。通常，若一个采样点的PID测试累积概率＜10.5％，则认为对该点的PID测试失败。
[0061] 图5-1给出了对硅片采用现有的钝化层干法刻蚀方法后，对硅片进行PID测试时，各采样点的累积概率值。
[0062] 图5-2给出了对硅片采用本发明实施例提供的钝化层干法刻蚀方法后，对硅片进行PID测试时，各采样点的累积概率值。
[0063] 可见，采用现有的钝化层干法刻蚀方法，硅片上存在未通过PID测试的点，且这些点分布较分散。而采用本发明实施例提供的钝化层干法刻蚀方法后，硅片上不存在未通过PID测试的点。
[0064] 以上所述仅为本发明的过程及方法实施例，并不用以限制本发明，凡在本发明的精神和原则之内所做的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
