[0002] John DeBauche，美国公民，居住地：WhiteBear Twp.,MN。
[0003] Dan Campion，美国公民，居住地：WhiteBear Chanhassen,MN。Michael Andres，美国公民，居住地：WhiteBear Inver Grove Heights,MN。
[0004] Steve Rott，美国公民，居住地：WhiteBear St.Cloud,MN。
[0005] Jeffrey Sherry，美国公民，居住地：WhiteBear Savage,MN。
[0006] Brian Halvorson，美国公民，居住地：St.Paul,MN。
[0007] Brian Eshult，美国公民，居住地：St.Paul,MN。
技术领域
[0008] 本发明涉及用于测试微电路的设备。
背景技术
[0009] 随着微电路持续演进得更小并且更加复杂，测试微电路的测试装备也在演进。现在正努
力改进微电路测试装备，所述改进导致提高可靠性、增加处理量并且/或者减少开销。
[0010] 把有
缺陷的微电路安放到
电路板上的代价相对较高。安装通常包括将微电路
焊接到电路板上。一旦被安放在电路板上之后，移除微电路就成为问题，这是因为第二次
熔化焊料的行为就会毁坏电路板。因此，如果微电路存在缺陷，则电路板本身也可能被毁坏，这意味着此时附加到电路板上的所有价值都已丧失。出于所有这些原因，通常在安装到电路板上之前对微电路进行测试。
[0011] 必须测试每一个微电路，从而识别出所有存在缺陷的器件，但是不能错误地将良好的器件识别为存在缺陷。任何一种错误如果频繁发生的话都会大大增加电路板制造工艺的总体成本，并且可能会增加对于被错误地识别为有缺陷器件的器件的重新测试成本。
[0012] 微电路测试装备本身非常复杂。首先，测试装备必须与每一个紧密间隔的微电路探针进行精确并且低
电阻的非破坏性临时电
接触。由于微电路探针及其之间的间隔尺寸较小，所以在进行探测时的即使很小的误差也将导致不正确的连接。而连接到失准的或者在其他方面不正确的微电路将会导致测试装备把待测管芯(DUT)识别为存在缺陷，尽管导致这一错误的原因是测试装备与DUT之间的存在缺陷的电连接，而不是DUT本身中的缺陷。
[0013] 微电路测试装备中的另一个问题出现在自动化测试中。测试装备可以每分钟测试100个或者甚至更多的器件。测试的数目众多导致在测试期间与微电路
端子进行电连接的测试器针上的磨损。这种磨损会导致从测试器针和DUT端子脱落导电碎片，导电碎片会污染测试装备以及DUT本身。
[0014] 碎片最终导致测试期间的不良电连接和被测管芯缺陷的错误指示。除非从微电路中去除所述碎片，否则粘附到微电路上的碎片可能会导致套件故障。去除碎片又会增加成本并且在微电路本身当中引入另一个缺陷来源。
[0015] 此外还存在其他考虑因素。性能良好又便宜的测试器针是有利的。使得更换测试器针所需的时间最小化也是合乎期望的，这是因为测试装备较为昂贵。如果测试装备长时间离线以进行延长周期的正常维护，则测试一个单独微电路的成本会增加。
[0016] 当前使用的测试装备具有测试探针阵列，其模拟微电路端子阵列的模式。测试探针阵列在一个精确保持探针相对于彼此对准的结构中得到
支撑。由保持器和探针引导件将微电路本身与测试探针对准。测试探针、探针引导件和保持器安放在探针卡上，探针卡具有电连接到测试探针的导电焊盘。探针卡焊盘连接到在测试
电子装备与测试探针之间承载
信号和电力的电路路径。
[0017] 对于电测试，希望在待测管芯上的每一个端子与探针卡上的相应电焊盘之间形成临时电连接。一般来说，焊接并移除由测试台上的相应电
探头接触的微电路上的每一个电端子的做法是不切实际的。取代焊接并移除每一个端子，测试器可以采用设置成一定模式的一系列导电针，其中所述模式对应于待测管芯上的端子和探针卡上的电焊盘。当施力令待测管芯与测试器接触时，所述探针完成各个待测器管芯与相应的探针卡焊盘之间的电路。在测试之后，当释放待测管芯时，所述端子与探针分离，并且电路被断开。
[0018] 本
申请涉及探针阵列系统的改进，该系统能够实现精细间距晶片的高性能的测试。
[0019] 存在一种被称作“开尔文(Kelvin)”测试的测试类型，其测量待测管芯上的两个端子之间的电阻。基本上来说，开尔文测试涉及到强制
电流在两个端子之间流动，从而测量两个端子之间的
电压差，并且利用欧姆定律导出所述端子之间的电阻，即由电压除以电流给出。待测管芯上的每一个端子电连接到探针卡上的两个接触焊盘。两个焊盘的其中一个提供已知电流大小的电流。另一个焊盘是充当伏特计的高阻抗连接，其只汲取少量电流。换句话说，经历开尔文测试的待测管芯上的每一个端子同时电连接到探针卡上的两个焊盘，其中一个焊盘提供已知大小的电流，另一个焊盘测量电压并且与此同时只汲取少量电流。每次对两个端子进行开尔文测试，从而单次电阻测量使用探针卡上的两个端子和四个接触焊盘。
[0020] 在本申请中，可以按照几种方式来使用形成待测管芯与探针卡之间的临时电连接的针。在“标准”测试中，每一根针将待测管芯上的特定端子连接到探针卡上的特定焊盘，其中端子与焊盘成一对一关系。对于这些标准测试，每一个端子精确地对应于一个焊盘，并且每一个焊盘精确地对应于一个端子。在“开尔文”测试中，有两根针接触待测管芯上的每一个端子，正如前面所描述的那样。对于这些开尔文测试，(待测管芯上的)每一个端子对应于(探针卡上的)两个焊盘，并且(探针卡上的)每一个焊盘精确地对应于(待测管芯上的)一个端子。虽然测试方案可以不同，但是不管测试方案如何，探针的机械结构和使用实质上是相同的。
[0021] 所述测试台的许多方面可以从旧有或现有的测试台合并。举例来说，可以使用来自现有测试系统的许多机械
基础设施和电路，其可以与这里所公开的导电探针相兼容。下面将列出并概括这样的现有系统。
[0022] 常常在安装之前测试的一种特定类型的微电路具有通常被称作球栅阵列(BGA)端子布置的封装或外罩。典型的BGA封装可以具有平坦矩形
块的形式，其典型地在一侧具有5mm到40mm的尺寸并且具有1mm的厚度。
[0023] 典型的微电路具有封闭实际电路的外罩。信号和电力(S&P)端子处在外罩的两个较大平坦表面的其中之一上。一般来说，端子占据表面边缘与任何一个或多个间隔物之间的大部分面积。应当提到的是，在某些情况下，间隔物可以是被密封的芯片或接地焊盘。
[0024] 每一个端子可以包括一个较小的近似球形的焊球，其牢固地粘附到从内部电路穿透表面的引线，因此被称作“球栅阵列”。每一个端子和间隔物从表面伸出较小距离，其中端子从表面突出的距离长于间隔物。在组装期间，所有端子都被同时熔化，并且粘附到先前形成在电路板上的被适当
定位的
导线。
[0025] 端子本身可以彼此相当靠近。一些端子的中心线间隔可以小至0.1mm，甚至间隔相对较宽的端子仍然可以相距大约1.5mm。相邻端子之间的间隔常常被称作“间距”。
[0026] 除了前面提到的因素之外，BGA微电路测试还涉及到附加的因素。
[0027] 首先，在与球端子进行临时接触时，测试器不应当损坏与电路板接触的S&P端子表面，这是因为这样的损坏可能会影响对应于该端子的焊接接点的可靠性。
[0028] 其次，如果承载信号的导线被保持得较短，则测试处理更加精确。理想的测试探针布置具有短的信号路径。
[0029] 第三，出于环境原因，现今通常用于BGA端子的焊料主要是
锡。基于锡的焊料
合金可能会在外表面上产生
导电性很差的
氧化物膜。早前的焊料合金包括大量铅，其不会形成氧化物膜。测试探针必须能够穿透所存在的氧化物膜。
[0030] 在本领域内当前已知并使用的BGA测试接触件采用由多个零件构成的
弹簧探针，其包括弹簧、主体以及顶部和底部插棒。
[0031] 2003年10月16日公开的标题为“Method of making an electronic contact(用于进行电子接触的方法)”的美国
专利申请No.US 2003/0192181A1示出了配备有以规则模式布置的不平整的微电子接触件，比如柔性片状悬臂接触件。每一处不平整在其远离接触件表面的尖部都有尖锐特征。随着
配对的微电子元件与接触件接合，扫滑动作使得所述不平整的尖锐特征刮擦配对元件，从而提供有效的电互连，并且可选地在激活粘接材料之后在接触件与配对元件之间提供有效的
冶金粘接。
发明内容
[0032] 以下
摘要用于帮助读者理解本发明的一些基本概念，而不是用于限制发明的范围。
[0033] 其他概念在下文中公开。一种用于测试集成电路(IC)的测试系统，包括以下任何或全部的元件：
[0034] a.上探针引导板，其具有间隔开的上孔的阵列，所述上孔用于接纳测试探针；
[0035] b.下探针引导板，其具有与所述上孔的阵列类似的间隔开的下孔的阵列，所述下孔与所述上引导件的上孔共线对准或所述下孔接纳测试探针；
[0036] c.弹性体块，其具有与所述上孔的阵列类似的间隔开的孔(通道)的阵列，所述弹性体块的孔用于接纳测试探针且与所述上引导件的上孔共线对准；
[0037] d.多根细长的测试探针，其具有位于远端的探针尖端、位于基端的连接端以及从每根所述探针大致垂直地延伸出的交叉部件，所述交叉部件的延伸程度使得所述交叉部件不能从所述上孔或所述弹性体块的通道中穿过；
[0038] e.所述探针穿过所述上孔、所述下孔以及所述通道，且所述交叉部件位于所述上探针引导板和所述弹性体块之间，从而所述弹性体块的
偏压力驱动所述探针向上穿过所述上板的运动在所述交叉部件接合到所述上板处停止；
[0039] f.所述测试探针的所述基端被分组为多个子组，从所述下探针引导件起测量，所述子组中的每个基端相对于该子组中的其他基端具有相同的高度，并且其中每个子组中的基端相对于其他子组具有不同的高度；
[0040] g.所述子组排列成这样的模式：最高探针被一起分组在中央区域，依次缩短的子组被分组为围绕在相邻的较高探针的周围；由此形成最高探针在所述中央区域并从所述最高探针起各子组中的探针高度递减的错列结构；
[0041] h.多层柔性电路，其具有多个用于与所述测试探针的基端接合的连接点，所述柔性电路在与各子组的高度对应的多个平面中横向间隔开，使得一个柔性电路与一个子组对应，
[0042] i.所述柔性电路中的第一电路，其构造为具有与所述中央区域中的最高探针接合的连接点；以及后继的柔性电路，其具有与后继探针之中的最高的探针(即，次高探针)的子组接合的连接点并具有与由在先的更高探针的子组占据空间相对应的孔，从而使得后继的柔性电路相对于在先的柔性电路具有逐级变大的孔。
[0043] 本发明还公开了一种用于使测试集成电路的测试系统中的电测试探针的矩阵的末端电连接的连接方法，该方法包括以任意顺序进行的以下任意或全部步骤：
[0044] a.将所述矩阵中的探针的长度调整成不同高度的子组，其中第一子组至少包含最高探针，并且其中第二子组和后继的子组包含与相邻的子组相比逐级缩短的探针，并且其中所述后继子组的探针包括围绕着相邻的较高子组的探针，使得各探针共同形成最高探针位于中央区域的错列结构；
[0045] b.设置与子组数量相对应的多个堆叠的电路板，每个电路板具有连接头，所述连接头构造为触碰(reach)相应子组的探针；其中多个电路板中的第一电路板堆叠在底部，后继的电路板依次放置在在先电路板的顶上，其中每个后继的电路板在中央区域包括足够允许较高探针由此穿过而不与这个电路板接合的孔；从而所述最高探针将与底部电路板接合而较短的探针将与后继的电路板接合。
[0046] 本发明还公开了一种利用具有顶端和底端的探针的矩阵来测试集成电路(IC)的方法，所述探针与所述IC上的测试焊盘的
位置相对应，该方法包括以任意顺序进行的以下任意或全部步骤：
[0047] a.形成带有多个用于接纳所述探针的顶端的槽的上探针引导板；
[0048] b.形成带有多个用于接纳所述探针的底端的槽的底部引导板；
[0049] c.在所述探针的顶端和底端之间形成具有增大截面直径的部分，所述直径大于所述上板上的所述槽的尺寸，由此形成上止挡结构；
[0050] d.在所述上板和所述下板之间、所述上止挡结构的下方形成围绕探针的弹性体块；
[0051] 从而，所述弹性体将朝向所述上板驱动所述具有增大截面直径的部分，以便在所述探针上提供朝向所述IC的偏压力。
附图说明
[0052] 图1是除去顶探针引导件的探针阵列的分解透视图。
[0053] 图2是探针阵列的透视图，其中探针突出到探针的上停止位置。
[0054] 图3是图2的放大视图。
[0055] 图4是探针阵列的分解透视图。
[0056] 图5是针结构、弹性体和柔性电路的局部剖开的侧视透视图。
[0057] 图6是图5的侧平面图。
[0058] 图7是探针底部与柔性电路之间的接合的放大侧视透视图。
[0059] 图8是从顶部或底部看到的柔性电路矩阵的平面图。
[0060] 图9是弹性体中的探针的透视图。
[0061] 图10是从探针引导件保持器中突出的探针的透视图。
[0062] 图11是与图10类似的视图，只是相对于图10旋转了90度。
[0064] 图13是第二实施例的针阵列的局部剖开的侧视透视图。图13A是与图13类似的视图，只是示出了不同高度的针。图13B是图13A的局部剖开的侧视透视图。图13C是图13B的侧平面图。
[0065] 图14是抗侵入板的俯视透视图。
[0066] 图15是清楚地示出抗侵入板的与图14类似的视图。
[0067] 图16是图15的侧视剖视图。
[0068] 图17是类似于图13的放大图。
[0069] 图18A、图18B和图18C分别是弹性层的透视图、俯视图和侧视图。
[0070] 图19A、图19B、图19C分别是针和接触球的局部侧视图、俯视图和局部侧视图。
[0071] 图20A-图20C是针的各部分的侧视透视图，图20A是针尖并示出了整根针，图20B是部分透视图，并且图20C是底部部分的侧视透视图。
[0072] 图21A-图21B分别是矩形孔和圆形孔中的针的俯视图。
[0073] 图22A-图22B是上部牵引针类型的开尔文针(图22A)和同轴屏蔽针(图22B)的放大图，同轴针242的其他平面图和透视图示出在图22C-图22H中。
[0074] 图23是与柔性电路连接点接合的不同类型的针的透视图，包括双并排针(double side by side pin)242B。
[0075] 图24A-图24B是带有用于导电
嵌体的
沟道的针的透视图。
[0076] 图25A-图25D是锥型针尖的局部侧视图、局部正视图、另一局部侧视图和局部透视图。
[0077] 图26A-图26D是凿型针尖的局部侧视图、局部正视图、另一局部侧视图和局部透视图。
[0078] 图27A-图27D是斜面型针尖的局部侧视图、局部正视图、另一局部侧视图和局部透视图。
[0079] 图28A-图28D是带有圆形槽的双凿型针尖的局部侧视图、局部正视图、另一局部侧视图和局部透视图。
[0080] 图29A-图28D是穹顶型针尖的局部侧视图、局部正视图、另一局部侧视图和局部透视图。
[0081] 图30A-图30D是槽型针尖的局部侧视图、局部正视图、另一局部侧视图和局部透视图。
[0082] 图31是针和柔性电路连接点之间的连接的局部放大透视图。
[0083] 图32A是柔性电路中内部电路设备的局部放大透视图。
[0084] 图32B是一个单独的柔性电路层，图33是带有同轴屏蔽件的柔性电路的放大透视图。
[0085] 图33是图32B所示内容的局部放大图。
[0086] 图34是测试
外壳阵列和柔性电路的顶部的分解透视图。
[0087] 图35是测试外壳阵列和柔性电路的底部的分解透视图。
[0088] 图36是几个柔性电路层的俯视图。
[0089] 图37是一种类型的外壳阵列的俯视透视图。
[0090] 图38是局部分解的与图37类似的视图。
[0091] 图39是外壳和堆叠的柔性电路的一部分的侧平面图，其中顶层的柔性电路远离堆叠地折叠以避免由相邻层引起的阻抗改变。
[0092] 图40是外壳和堆叠的柔性电路的一部分的侧平面图，其中顶层的柔性电路折叠到底层电路下面以避免由相邻层引起的阻抗改变。
[0093] 图41是柔性电路间的凹凸板通孔的特写示意图。
[0094] 图42是在外壳上平行布置的一系列柔性电路的分解透视图。
[0095] 图43A和图43B是应用于外壳的夹持板的俯视透视图和仰视透视图。
[0096] 图44是用于应变释放和允许侧向运动的保持器系统的侧视透视图。
具体实施方式
[0097] 考虑被制造出以并入到较大系统的电子芯片，即，集成电路。在使用时，该芯片通过一系列的针或端子将器件与较大系统电连接。例如，电子芯片上的针可以插入到计算机上相应的插口中，从而计算机电路可以以预定的方式与芯片电路电连接。这种芯片的一个例子可以是用于计算机的存储卡或处理器，它们每个都可以插入到与该芯片进行一个或多个电连接的特定插槽或插口中。
[0098] 非常希望在将芯片发货之前或者在将芯片安装到其他系统中之前测试这些芯片。当芯片还在形成它们的晶圆上时进行测试甚至更加值得期待。这样的芯片被称作管芯(晶粒)(dice)或者单个管芯(individual die)，所述管芯可以用带有测试针矩阵的从一个管芯移动到另一个管芯的探针(
机器人)来测试，测试针矩阵与管芯焊盘完全对准接合。这种组件级的测试可以帮助诊断制造工艺中的问题，并且对于引入该芯片的系统可以帮助改进系统级的产出。因此，已经开发出了复杂的测试系统来确保芯片中的电路按照设计执行操作。将芯片附接到测试器上作为“待测管芯”加以测试，然后从测试器上取下来。一般情况下，希望尽可能快地进行探针向管芯的移动和对管芯的测试，从而使得测试器的处理能力尽可能的高。
[0099] 测试系统通过与稍后将在芯片的最终应用中用于连接该芯片的接触件或端子相同的针或端子来
访问芯片电路。结果，对于执行测试的测试系统会有一些一般性要求。一般来说，测试器应当与各种针或端子建立电接触，从而针不会遭到损坏，并且从而与每一根针进行可靠的电连接。
[0100] 此外，在晶圆级，探针被紧密地排列在一起，寻找到将引线连接到探针然后连接到探针卡或其等同物上的方法是一项技术挑战。
[0101] 下面是本公开文本的一般性概括。
[0102] 晶圆级待测管芯(DUT)的端子仅是IC管芯上的焊盘，并且待测管芯的端子由机器人装置进行探测，该机器人装置移动探针阵列以使探针阵列与管芯接触。探针可以简单但要承受预定大小的力，探针阵列必须能够吸收该力而不受到损坏。然后测试管芯/DUT，探针必须把进出芯片的信号传送到探针卡(用来描述探针阵列下游的电路的术语，其可以是物理PC板也可以不是)，然后探针缩回和移动到另外的芯片(由于
散热问题，步骤不必是紧邻的)。由于探针阵列紧密排列，把引线接入矩阵以将信号提取至探针卡或等同物是较成问题的。本发明提供了一种解决方案，该方案根据高度将探针的基端(离探针卡最近或离DUT最远)分组，使得中央区域的最高探针位于中间区域，逐级缩短的探针被分组在一起并且围绕较高探针，以便逐级地形成朝中央的最高探针和逐级的朝周边的较短探针的环的错列结构。电路板(诸如与子组数量相对应的柔性电路)彼此相互堆叠并具有带连接头的基端，这些连接头根据其探针子组而触碰不同组的探针的基端。最高的(一根或多根)探针接纳来自第一柔性电路的连接头，该连接头触碰该最高探针。次高探针的子组被堆叠中的下一个柔性电路触碰，该柔性电路具有围绕着中央区域的多个连接头，还具有允许较高探针从中穿过以到达在先柔性电路的连接头的空隙/孔。因此柔性电路的堆叠具有逐级变大的空隙/孔以允许在先子组的探针从中穿过。用这种方式，矩阵中所有的探针都将被无交叉(crossover)地连接到柔性电路。
[0103] 前述段落仅仅是本发明的概述，并且不应将其看作是任何方式的限定。下面将更加详细地描述测试装置。
[0104] 应该理解的是，术语顶和底可以互换，这取决于用户的方向。
[0105] 回到图中，图1示出未包括探针卡、DUT/IC或探针器的测试系统10的底部，所有这些元件都是本领域中已知的。该系统包括下探针引导件12和上探针引导件14、测试探针的矩阵/多个测试探针16以及弹性体块18。注意弹性体块18可以是任何偏压材料，包括弹簧或弹性管，并且术语“块”应被广义地解释。优选的形式是多个管状弹性件围绕每一个探针。它们可以由桥连在一起(以保持它们的结合)，也可以不连在一起。这种结构也被称为弹性体块。
[0106] 上探针引导件和下探针引导件是含有允许探针18通过的孔或槽的板。如果需要的话，引导件可以开一个特殊轮廓的槽来防止探针的旋转。优选材料是陶瓷但无论如何应是非导体或覆有绝缘体的导体。
[0107] 图2和图3是俯视图，其示出了延伸穿过顶部引导板的探针18。探针伸出引导板的距离由下文中说明的上限位特征决定。探针卡20设置有电路板以向DUT施加信号。探针18和负载板20之间的互联是借助于多个柔性电路22和连接块24实现的。
[0108] 图4示出优选实施例的各个层。在本实施例中，上探针引导件14容纳在下探针引导件12中，并通过用于保持上探针引导件的下探针引导件上的周向边缘而保持在下探针引导件中。弹性体可以是带有所示出的块部分的块或板。柔性电路22示出在相对应的依次相叠的层22a、22b、22c和22d中。
[0109] 图5示出探针上的上限位特征以及探针和柔性电路之间的互联电路。
[0110] 探针18具有远端/或探针尖端18a，该远端/尖端与DUT在接触点/焊盘处接合。该尖端可以具有以引用的方式并入本文的US公开号No.US-2013/0002285-A1中所示的多种形状。探针18的基端18b优选地是尖锐的，以便能够被容纳和电接合于(也可能是焊接于)柔性电路22上的接触点30。
[0111] 末端18a/18b之间是交叉部件19，该交叉部件可以是与探针的纵向相切的垂直延伸部或大致是探针直径增大部。其功能是为探针提供上停止点，从而使探针从上板伸出适于探针器的预定距离。
[0112] 夹在上、下引导板之间的是弹性体，弹性体优选为可压缩的弹性材料块。该弹性体也可以是包括多个弹簧的其他弹性体，或者如果探针偏移力需要是非线性的或遵循某些优选的响应，则该弹性体还可以是具有不同
弹性模量或抗压缩性的不同层的组合。
[0113] 为了经由探针获得进出DUT的信号，需要提供探针与探针卡之间的互连。在优选实施例中，这是由柔性电路板22来实现的，该电路板22在其远端包括多个迹线以及带有接纳探针18的尖锐/剑形末端的孔的连接终端30。
[0114] 为了能触碰到所有的探针，需要按照高度将探针的长度调整成子组，其中最高的探针(相对于下探针引导件最高)位于矩阵的中央(中央区域)。图8是柔性电路的俯视图。柔性电路22d和连接焊盘30布置于最里面且最高的探针。下个柔性电路触碰到围绕在第一组探针周围的次高子组探针。为实现该布置，柔性电路22c具有足以允许最高探针穿过并到达柔性电路22d的空隙/孔32。参照图4，其中示出了四层柔性电路22a、22b、22c和22d，孔32从柔性电路22d至柔性电路22a逐级地变大，从而使位于中央区域的最长探针能触碰到最底层的柔性电路22d，并且每个环形或环绕的探针的子组逐级触碰到更浅的柔性电路直到最后一个柔性电路22a仅与探针矩阵最外围的最短的探针接触。
[0115] 图6示出探针点30的放大图，所述探针点优选为中空的环形孔圆形探针，探针末端18b部分地穿过该探针点30或者通过其他方式与探针点30连接。
[0116] 图9示出去除上引导板、露出与交叉部件19邻接的弹性体16的视图。如上所述，只要交叉部件能防止探针从上引导件通过，交叉部件可以具有多种构造。
[0117] 图10和11分别从两个
角度示出探针尖端18a。优选构造是中空点双峰设计，尽管本发明考虑其他形状。
[0118] 除了结构被公开外，制造方法也被公开了。
[0119] 例如，本发明公开了一种使得用于测试集成电路的测试系统中的电测试探针矩阵的末端电连接的连接方法，该方法包括以任意顺序进行的以下任意或全部步骤：
[0120] a.将测试探针矩阵中的探针的长度调整(诸如但不限定于成形加工或切割)成不同高度的子组，其中第一子组至少包含最高探针，最高探针像摩天大楼一样被定位于中央区域，并且第二子组及其后继子组包含与相邻的较高探针的子组相比逐级缩短的探针，其中后继子组的探针包含围绕相邻较高探针的子组的探针，从而各探针共同形成最高探针在中央区域且周围探针高度递减的错列结构；
[0121] b.设置多个堆叠的电路板(诸如柔性电路板或其他迹线或引线)，电路板的数量优选为至少与子组的数量相对应，各电路板具有连接头，连接头构造为触碰相应子组探针的末端；其中多个电路板中的第一电路板堆叠在底部，而后继的电路板被依次放置在前一电路板的顶上，其中每个后继的电路板在中央区域包括足够允许较高探针由此穿过而不与该电路板接合的孔；从而最高探针将与底部的电路板接合，而较短的探针将与后继的电路板接合。
[0122] 本发明还公开了一种利用具有顶端和底端的探针矩阵来测试集成电路(IC)的方法，所述探针与集成电路(IC)上的测试焊盘的位置相对应，该方法包括以任意顺序进行的以下任意或全部步骤：
[0123] a.形成(诸如通过
铣削或
铸造)带有多个用于接纳所述探针的顶端的槽的上探针引导板，所述槽可以被成形为防止探针旋转,
[0124] b.形成带有多个用来接纳所述探针的底端的槽的底部引导板；
[0125] c.在所述探针的顶端和底端之间形成具有增大截面直径的部分；诸如隆起或渐扩部件或交叉部件等，所述直径大于所述上板上的槽，由此形成上止挡结构；
[0126] d.在所述上止挡结构的下面，所述上板和所述下板之间形成围绕探针的弹性体块；弹性体块也可以是弹簧或其他偏置元件；使得所述弹性体能朝向所述上板驱动所述增大直径的部分从而在所述探针上提供朝向所述IC的偏压力。
[0127] 图12至图43示出了外壳和针阵列110的可选的实施例。外壳包括多个分别设置为测试来自晶片的不同管芯的针阵列组112。在图4中管芯可以同时被测试。如将会在本文中所说明，多个平行堆叠的柔性电路120将信号输入和输出针阵列组112。在柔性电路堆叠120的下面是导电
凸块插板(conductive bump interposer board)124，导电凸块插板包括孔板144(未在图4中示出，但在图36和图41B中示出)上的导电通孔140，该导电通孔将信号从柔性电路传送到负载板(未示出)。凹凸板(bump plate)是带有多个如图36和图41B所示导电通孔的非导电体，这些导电通孔与柔性电路和负载板上的类似接触件对准。示出了临时的装运板(shipping plate)150，但该装运板150可以由已知的负载板所替代。
[0128] 为了保持柔性电路、凹凸板与负载板之间的电接触，设置具有
螺栓和
螺母的
夹板148。
[0129] 图13至图18示出针阵列112的结构。带有针顶117和针顶117a的具有不同高度的多个滑动针118根据管芯的板或球构造布置成阵列。图13中可以看出该布置可能不是先前实施例中的直线布置，而是根据要求可以使针布置成任何模式。针高度也可以如一些图中所示的那样可变/不均匀。
[0130] 如在之前的实施例(图5)中那样，针118包括交叉部件119(在图20B的放大图中示出)，交叉部件横向延伸并大体与针的长度形成直角。交叉部件为针设置上止挡或下止挡。上针/探针引导件116包括多个接纳针的孔。孔可以是圆形的，或者如果需要附加的防转动引导件，孔也可以是矩形的。见图21A至图21B。引导板也可以用单独的对准板130(细节见图14)来进一步辅助，该对准板包括多个成形为接纳针并防止它们转动的槽131。
[0131] 为防止交叉部件119侵入弹性体层/弹性体140，抗侵入层(AIL)132被置于对准板130(如果使用)和弹性体层140之间。抗侵入层防止交叉部件切入弹性体并最终破坏弹性体。图15更详细地示出了抗侵入层，抗侵入层130包括多个足够大以容纳针轴但不允许交叉部件119从中穿过的孔133。该孔理所当然与对准板和探针板的孔对准。由于弹性体是有弹性的，通过交叉部件作用于抗侵入层的偏压力，针可能向下偏移，抗侵入层转而压缩弹性体140但不能将该压缩弹性体刺破。
[0132] 弹性体也被特别地设计成带有多个渐
缩孔135(图18A到图18B、图17、图13)，这些渐缩孔同样与抗侵入层的孔对准。弹性体中的孔如图所示地从底部到顶部逐级缩小，并且优选地呈圆锥形。该渐缩形能有效提供针上的
应力释放并在针偏移时提供更多线性力。其他孔的形状也是可行的，只要孔的一端去除的材料比另一端多以提供弹性体偏移的空间并防止非线性的
压缩力即可，如果存在堆积则可能会产生这种非线性的压缩力。也可以出于同样的目的挖空弹性体的孔中的通道的一部分。
[0133] 本实施例包括多根针的上部/顶部尖端和底部尖端的几何形状，这如图19至图29所示。针118包括顶部尖端118a和下部尖端/末端118b。图19A示出了管芯球接触件
121的视图。图19A中针的上部尖端118a是叉状的，其具有两个被凹部或槽229分隔开来的脊面228。通过减少接触面面积以及设置碎片捕捉/通道，槽在脊面上提供大的接触力。
在图19C中示出了带有中央突起部230的下尖端，该中央突起部的尺寸被设计为能与柔性电路(见下文)中的孔接合。
[0134] 图20A至图20C示出可选的具有中央谷229以及在中央谷/槽两旁的弧形谷229a、229b的四点冠状尖端228a到228b。图22A示出带有尖端的类似的针118a，然而这是具有单独的力和感测导体228a、228b的开尔文型针，这些导体通过不导电的中央绝缘片240相互绝缘，因此导电部分粘合在该中央绝缘片两侧由此传送力和感测信号。
[0135] 图22B是同轴型针118b，其具有两侧都包围绝缘体241的中央导体，绝缘体241提供在高频测试时可能需要的同轴阻抗匹配。可用于屏蔽的导体242可以粘合到绝缘体241上以完成同轴结构。这种结构也在图23中示出。
[0136] 图24A到图24B示出另一种针的实施例118d。这种针有用来接纳导电体(未示出)的纵向凹部，该导电体将会填充到该凹部。这个导电体插入物(通常为
铜)提供比其余的针的材料低的电阻。
[0137] 在本实施例中存在一个冠状尖端240a和与该冠状尖端240a相邻接的
屋顶状尖端240b。这也可以被用于开尔文环境。
[0138] 图25到图30示出了可选的几何形状。
[0139] 图25A到图25D示出带有中心线和两个斜面的屋顶形状。
[0140] 图26A到图26D示出的是图25的反转，图中以槽替代了峰并有两个分开的峰，这两个分开的峰具有向槽倾斜的壁和竖直的外壁。
[0141] 图27A到图27D示出带有侧脊部的从一侧到另一侧的单个斜面。
[0142] 图28A到图28D示出弧形外壁先汇合成峰然后回缩形成弧形的槽。
[0143] 图29A到图29D示出弧形穹顶。
[0144] 图30A到图30D示出一对中间带有平槽的三角楔形物。其他尖端的几何形状也是可行的。
[0145] 图31示出针底端160连接到具有孔330的柔性迹线指322的互联。在优选实施例中，底端160被焊接335或可导电地粘合到孔。
[0146] 和先前的实施例中针具有预定的长度和位置的情况不同，本实施例的针的位置和长度可以根据需要而变化。因此可能不会出现图5中所示的最长的针位于中央区域的直线阵列。
[0147] 为适应这种结构，提供如图33、图34和图35所示的指状模式结构，其中示例性地示出了柔性电路的分别构造于每根针的每个末端的七个柔性层，并在需要时被构造为提供同轴的接地平面区域来保持需要的阻抗。这些指状部被布置为触碰恰当的针而不考虑针的位置。图34示出多个柔性电路层可以彼此叠置地应用，并且通过使指部“触碰”所需位置的指部，某些针不必如图5所示的那样只与
指定的柔性层结合。例如如图32B所示，这也允许使用接地平面指部(即与地面连接的指部)来围绕某些针接触点以及使用其他指部来
维持期望的阻抗。在图32B中，针160被接地平面指部330b同轴地围绕，针160与接地平面指部不发生接触而是提供阻抗。
[0148] 同样地，对于某些信号可能有必要放大或调节进出针的信号。如图32A所示，直插式有源器件340可以和迹线
串联来调节信号。图32A中还示出如何通过接地迹线163在信号迹线165任一侧的特定布置来实现接地屏蔽。通过调整地面和信号迹线的间隔可以产生同轴屏蔽，这对高频信号尤其有用。
[0149] 图37示出图35所示的七层柔性电路120a中的四层。区域360示出接地屏蔽区，该接地屏蔽区围绕着针连接件从而保持要求/期望的阻抗。
[0150] 图36示出并排平行装配的柔性电路堆叠120。将会在这里说明多个平行堆叠的柔性电路120携带信号进出针阵列组112。在柔性电路堆叠120下方是可选的导电凸块插板124，该导电凸块插板包括孔板144上的导电通孔140阵列，该导电通孔140将信号从柔性电路传送到负载板。凹凸板是带有多个如图36和图41B所示导电通孔的非导电体，这些导电通孔与柔性电路和负载板上的类似接触件对准。示出了临时的装运板150，但该装运板150可以由已知的负载板所替代。
[0151] 多个并排柔性堆叠120被托架380所压缩，该托架380保持堆叠、针和(可选的)凹凸板与负载板的接触。利用该并排关系，可以将单根针阵列和柔性电路堆叠作为可更换的盒从相邻的阵列112移除，以便实现快速和简单的更换。图42示出通过从
螺柱384上移除C形夹382来移除一个堆叠。
[0152] 图39示出当柔性堆叠120彼此沿不同方向取向时的可选的实施例，通常两个堆叠相对于其相邻的堆叠垂直地取向。这允许接触点沿负载板的大部分进行散布，以便负载板上的基
板面不是如此集中。在这种构造中，为了类似的简单更换，任何堆叠都可以在不移除相邻的堆叠的情况下被移除。
[0153] 图39是阵列堆叠120和针阵列112的侧剖视图。在该图中，顶部柔性层120a卷到所有其他层的下面以使得顶部柔性层120a最接近负载板150。这样直接将顶层带到负载板，而消除了穿过如图41所示的通孔140的需要。这种穿过相邻的其他柔性电路的通孔连接可能产生不可接受的阻抗。对高频测试点来说尤其如此。应认识到，附加的柔性层可以缠绕到底层下面，但如果要缠绕许多层这将会很快产生需要避免的问题。
[0154] 作为选择，在图40B中，顶层120a横向地延伸出堆叠120，以提供另一种与负载板直接连接的方式。图39至图40的方法可以一起使用，只要图40的横向延伸部用于卷起的下层之上的那些层即可。
[0155] 图43A至图43B是
压板148(也在图12中示出)的俯视透视图和仰视透视图，压板将柔性电路堆叠压缩在负载板上。
[0156] 图44是保持器系统的视图，该系统用来保持堆叠120对准。螺柱410a穿过柔性电路堆叠120中的圆孔。孔410b穿过椭圆形孔412，椭圆形孔412允许柔性堆叠被夹紧但通过允许一定程度的X轴运动来允许公差而去除了任何可能在两孔之间积累的应变。
[0157] 如上所述的对本发明及其应用的描述均为示例性的，其并非试图限制本发明的范围。可以对在此公开的实施例进行各种变化和
修改，并且本领域技术人员在学习本专利文献后可以理解实施例的各种元素的实际应用替换以及等价物。可以在不脱离本发明的范围和精神的情况下对本文公开的实施例进行这些和其他的变化和修改。
