首页 / 专利库 / 制造过程 / 翘曲 / 一种IGBT结构及其制备方法

一种IGBT结构及其制备方法

阅读:219发布:2023-01-23

专利汇可以提供一种IGBT结构及其制备方法专利检索,专利查询,专利分析的服务。并且本 发明 公开了一种IGBT结构及其制备方法,属于 半导体 大功率器件的技术领域。该结构包括n‑漂移区、一个以上的沟槽栅、p基区、n+发射极区、浅p基区、层间 氧 化层、金属层和p+集 电极 区;其中,n‑漂移区的上方有至少两个的沟槽栅,p基区分别位于沟槽栅的内侧,沟槽栅之间为浅p基区,层间氧化层在沟槽栅和浅p基区上,n+发射极区分别位于沟槽栅的两侧,金属层在层间氧化层上,p+集电极区在n‑漂移区的背面。本发明拉宽沟槽型IGBT中发射极之间的距离,大大降低了 翘曲 发生的概率。另外, 电流 密度 比较低,能够降低整个器件的 短路 电流,拓宽器件安全工作区。,下面是一种IGBT结构及其制备方法专利的具体信息内容。

1.一种IGBT结构的制备方法,其特征在于,包括如下步骤:
将N-型衬底制备成n-漂移区;
在所述n-漂移区的上方刻蚀出两个沟槽栅,在两个所述沟槽栅之间注入B离子,其中,注入的剂量为1e14atom/cm2,注入的能量为80kev,150min-200min后,经过1000℃~1200℃的退火,形成浅p基区;
在左侧的所述沟槽栅的左侧以及右侧的所述沟槽栅的右侧注入B离子,其中,注入的剂量为1e13atom/cm2,注入的能量为80kev,通过100min后退火,退火温度为1000℃,形成p基区;
在左侧的所述沟槽栅的左侧以及右侧的所述沟槽栅的右侧注入As离子及P离子,形成n+发射极区,注入能量和剂量分别为80kev和2e15atom/cm2;
在N-型衬底表面,采用低压化学淀积工艺,在580℃~650℃下热分解烷,形成厚度为
1um的多晶硅层,刻蚀除沟槽以外的多晶硅层,形成栅极;
使用低压化学沉积工艺,在650℃~750℃下分解正硅酸乙酯,在N-型衬底表面形成层间化层;
在层间氧化层上淀积金属层,该金属层的金属为Al;
在N-型衬底的背面,通过高能离子注入形成p+集电极区,其中,p+集电极区的离子为B元素,离子的能量为50kev,离子的剂量为1e15atom/cm2;
其中,两个所述沟槽栅之间的距离在20um以上;
其中,所述浅p基区的深度大于所述沟槽栅的深度。

说明书全文

一种IGBT结构及其制备方法

技术领域

[0001] 本发明属于半导体大功率器件的技术领域,特别涉及一种IGBT结构及其制备方法。

背景技术

[0002] IGBT的全称是Insulate Gate Bipolar Transistor,即绝缘栅双极晶体管。它兼具MOSFET和GTR的多项优点,极大的扩展了功率半导体器件的应用领域。作为新型电半导体器件的主要代表,IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。
[0003] 高压IGBT目前还是设计上的一个难点。为了减小器件本身的功率损耗,希望器件的导通压降越小越好;为了达到更高的反向阻断电压,需要增加N-漂移区的厚度及电阻率,而这样势必加大器件的导通压降。为了调和反向阻断电压和导通压降二者的矛盾,要求IGBT各个结构参数做尽可能的最优化设计。
[0004] 沟槽栅型IGBT是IGBT的一个发展方向,它采用沟槽栅代替平面栅,改善了器件的导通特性,降低了导通电阻,现有技术中IGBT的结构如图1所示,1为n-漂移区,2为沟槽栅(器件的栅极G),其中,两个沟槽栅之间的距离在10um之内,5为层间化层,6为发射极金属,7为p+集电极区(器件的集电极C),在沟槽栅结构中,n+发射极区4和p型基区3内形成了垂直于片表面的沟道。工作时电流从p+集电极区出发经过N-漂移区1直接流进垂直沟道而进入n+发射极区4。
[0005] 为了达到更高的电压,需要增加N-漂移区的厚度及电阻率,而这样势必加大器件的导通电阻。而且现有的沟槽IGBT的饱和电流密度过大,也使得短路安全工作区(SCSOA)减小。因为有源区域中沟槽所占比例较高,在圆片制备过程中,发生翘曲险很大。翘曲一旦发生,可能会导致后续光刻版无法对准,严重的会导致碎片。

发明内容

[0006] 本发明所要解决的技术问题是提供一种IGBT结构及其制备方法,解决了现有技术中IGBT结构容易翘曲的技术问题。
[0007] 为解决上述技术问题,本发明提供了一种IGBT结构,包括n-漂移区、一个以上的沟槽栅、p基区、n+发射极区、浅p基区、层间氧化层、金属层和p+集电极区;其中,所述n-漂移区的上方有至少两个的沟槽栅,所述p基区分别位于所述沟槽栅的内侧,所述沟槽栅之间为所述浅p基区,所述层间氧化层在所述沟槽栅和所述浅p基区上,所述n+发射极区分别位于所述沟槽栅的两侧,所述金属层在所述层间氧化层上,所述p+集电极区在所述n-漂移区的背面。
[0008] 进一步地,所述沟槽栅之间的距离在20um以上。
[0009] 进一步地,所述浅p基区的深度大于所述沟槽栅的深度。
[0010] 一种IGBT结构的制备方法,包括如下步骤:
[0011] 将N-型衬底制备成n-漂移区;在所述n-漂移区的上方刻蚀出一个以上的沟槽栅,在所述沟槽栅之间依次经过离子注入和高温退火形成浅p基区;然后在所述沟槽栅的两侧通过离子注入和高温退火形成p基区和n+发射极区,在所述沟槽栅和浅p基区上通过低压化学沉积方法形成层间氧化层,在所述层间氧化层上淀积金属层,在N-型衬底的背面,通过高能离子注入形成p+集电极区。
[0012] 进一步地,所述形成浅p基区的离子为B离子。
[0013] 进一步地,所述B离子的剂量为1e14atom/cm2。
[0014] 本发明提供的一种IGBT结构,拉宽沟槽型IGBT中发射极之间的距离,增强了电导调制效应,降低了器件的导通压降,降低了整个芯片中,沟槽所占比例,从而大大降低了翘曲发生的概率。另外,电流密度比较低,能够降低整个器件的短路电流,拓宽器件安全工作区。附图说明
[0015] 图1为现有技术提供的IGBT结构示意图;
[0016] 图2为本发明实施例提供的一种IGBT结构示意图;
[0017] 附图标记:
[0018] 1、n-漂移区,2、沟槽栅,3、p基区,4、n+发射极区,5、浅p基区,6、层间氧化层,7、金属层,8、p+集电极区。

具体实施方式

[0019] 参见图1,本发明实施例提供的一种IGBT结构,包括n-漂移区1、一个以上的沟槽栅2、p基区3、n+发射极区4、浅p基区5、层间氧化层6、金属层7和p+集电极区8;其中,n-漂移区1的上方刻蚀至少两个沟槽,形成沟槽栅2,p基区3分别位于沟槽栅2的两侧,沟槽栅2之间为浅p基区5,层间氧化层6在沟槽栅2和浅p基区5上,n+发射极区4分别位于沟槽栅2的两侧,金属层7在层间氧化层6上,p+集电极区8在n-漂移区1的背面。另外,该IGBT结构同时适用于NPT及FS型IGBT器件。
[0020] 其中,沟槽栅2之间的距离在20um以上。本发明实施例增大了沟槽型IGBT的两个发射极的距离。当IGBT的集射极加以正向电压(VCE>0),栅射极电压(VGE)超过栅极的阈值电压(VT)时,在p基区与沟槽栅的交界面开始形成导电沟道,电子由n+发射区经沟道流向n-漂移区,导致n-漂移区电位下降,于是IGBT的p+集电极区不断向n-漂移区注入空穴。注入的空穴一部分与沟道过来的电子在这里复合,形成电子电流,一部分会在n-漂移区中扩散,经过p基区最终到达发射极,形成空穴电流。
[0021] 本发明实施例提供的IGBT结构的制备方法如下:
[0022] 步骤101:选择N-型衬底,将所述N-型衬底制备成n-漂移区1;
[0023] 步骤102:使用第二光刻掩膜版,在n-漂移区的上方刻蚀出一个以上的沟槽栅;
[0024] 步骤103:使用第一块光刻掩膜版,在沟槽栅之间注入B离子,其中,注入的剂量为1e14atom/cm2,注入的能量80kev,约150min-200min后,经1000℃-1200℃的退火,形成浅p基区5;
[0025] 步骤104:在在所述沟槽栅的两侧注入B离子,其中,注入的剂量约为1e13atom/cm2,注入的能量为80kev,通过100min后退火,退火温度为1000℃,形成p基区3;
[0026] 步骤105:使用第四块光刻掩膜版,在沟槽栅的两侧注入AS离子及P离子,形成n+发射极区4,注入能量和剂量分别为80kev和2e15atom/cm2;
[0027] 步骤106:在N-型衬底表面,采用低压化学淀积工艺,在580℃-650℃下热分解硅烷,形成厚度约为1um的多晶硅层;使用第三块光刻掩膜版,刻蚀除沟槽以外的多晶硅层,形成栅极;
[0028] 步骤107:使用低压化学沉积工艺,在650℃-750℃下分解正硅酸乙酯,在N-型衬底表面形成层间氧化层6;
[0029] 步骤108:在层间氧化层上淀积金属层7,该金属层的金属为Al;
[0030] 步骤109:在N-型衬底的背面,通过高能离子注入形成p+集电极区8;p+集电极区的离子为B元素,离子的能量50kev,离子的剂量1e15atom/cm2。
[0031] 本发明实施例提出的IGBT结构中,两个沟槽中间间隔较大,且没有连接发射极。因此注入的空穴在n-漂移区扩散过程中,会在浅p基区积累起来,因为浅p基区与n-漂移区电位相连,因此积累的空穴导致n-漂移区的电位升高。为了保持n-漂移区的电中性,n+发射区向n-漂移区注入大量的电子,即产生电导调制效应,此时IGBT体内充满了大量的非平衡载流子。上述过程不断重复,最终达到动态平衡,n-基区充满了非平衡载流子,具有很低的通态压降。
[0032] 当IGBT的VGE低于阈值电压VT,并降为零或负值时,导电沟道立即消失,从发射极注入的电子电流很快减小到零,此时,n-漂移区中的非平衡载流子除不断复合外,一部分电子进入集电极区,一部分空穴通过扩散进入p基区,直到所有的非平衡截流子复合消失,器件彻底关断。
[0033] 本发明实施例通过改变栅极结构,在集电极侧空穴注入不增加的情况下,大大增加发射极侧的电子注入量,从而器件内部靠阴极侧的载流子浓度明显提高,其分布类似于通态时的pin二极管。由于注入增强效应引起的是阴极侧的电子注入增强,而集电极侧的空穴注入并没有增强,所以,与传统IGBT相比,本发明的关断时间不会明显增大。
[0034] 随着现代硅片加工工艺的进步,硅晶片尺寸越来越大,厚度越来越薄。在这样的硅晶片上进行复杂的刻蚀、淀积等操作,以及多步升降温及高温处理,其中产生的机械应力热应力容易使平整的硅片发生翘曲。翘曲一旦发生,轻则使掩膜版对准困难,光刻图形出现偏差,影响最终器件的性能。重则整枚硅片破碎废片。对沟槽型IGBT来说,沟槽密度越大,则发生翘曲的风险也越高。本发明提出的结构,加大了沟槽间距,因而降低了沟槽密度,能够有效防止翘曲。
[0035] 如果只是一味的加大沟槽间的距离,则器件的反向阻断电压会随着沟槽间距的增大而降低。在两个沟槽中间注入p型离子,形成掺杂较浅,深度较深(深于沟槽的深度)的p型掺杂区,浅p基区的深度大于沟槽栅的深度,可以平衡电场,保证反向阻断电压不会随沟槽间距的增加而降低。从而保持反向阻断电压不降低。
[0036] 本发明的优点:
[0037] 1、本发明在传统IGBT的基础上,拉宽沟槽型IGBT中发射极之间的距离,增强了电导调制效应,降低了器件的导通压降;
[0038] 2、在相邻的两个沟槽之间,注入B离子,形成浅P基区,此区域深度大于沟槽底部,可以平衡电场,保证反向阻断电压不会随沟槽间距的增加而降低;
[0039] 3、本发明降低了整个芯片中,沟槽所占比例,从而大大降低了翘曲发生的概率;
[0040] 4、本发明电流密度比较低,能够降低整个器件的短路电流,拓宽器件安全工作区。
[0041] 最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。
相关专利内容
标题 发布/更新时间 阅读量
抗翘曲铜箔 2020-05-11 332
高光防翘曲增强尼龙PA66 2020-05-12 198
防表面翘曲的光学装置 2020-05-13 268
一种防翘曲拼接地毯 2020-05-11 67
塑料平板翘曲处理方法 2020-05-12 591
降低基板翘曲的结构 2020-05-12 570
下一代翘曲测量系统 2020-05-13 585
板翘曲矫正装置以及板翘曲矫正方法 2020-05-11 789
薄封装中的翘曲平衡 2020-05-12 886
翘曲测量仪 2020-05-11 645
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈