一种集成电路的验证调试方法及系统专利检索-明显错误国际申请申请专利权专利检索查询-专利查询网

一种集成电路的验证调试方法及系统

阅读：710发布：2020-05-17

专利汇可以提供一种集成电路的验证调试方法及系统专利检索，专利查询，专利分析的服务。并且本发明适用于集成电路的调试技术领域，提供了一种集成电路的验证调试方法及系统。其中方法包括：接收合法配置信息；获取待验证集成电路的当前操作信息，并将当前操作信息与接收到的相应的合法配置信息进行比较，生成比较结果并输出。该方法是针对软件配置类错误或非法操作类错误而提出的，具体是通过对待验证集成电路的合法配置信息与当前操作信息进行比较，并输出比较结果来实现对集成电路的软件配置类错误或非法操作类错误的定位的。由于有效减少了对定位一些因异常操作而进行的仿真或对集成电路插入扫描链的复杂验证过程，减少了对集成电路的验证调试时间，提高了验证调试效率，节约了大量研发时间成本，收益明显，实现方式简单。，下面是一种集成电路的验证调试方法及系统专利的具体信息内容。

权利要求

1.一种集成电路的验证调试方法，其特征在于，所述方法包括以下步骤：
接收合法配置信息；
获取待验证集成电路的当前操作信息，并将所述当前操作信息与接收到的相应的所述合法配置信息进行比较，生成比较结果并输出；
所述当前操作信息包括集成电路的当前地址。
2.如权利要求1所述的集成电路的验证调试方法，其特征在于，若所述当前操作信息与相应的所述合法配置信息相符合，则所述比较结果为验证通过提示信息；若所述当前操作信息与相应的所述合法配置信息不相符，则所述比较结果包括验证错误提示信息、错误类型和错误内容。
3.如权利要求2所述的集成电路的验证调试方法，其特征在于，在所述生成比较结果并输出的步骤之后，所述方法还包括以下步骤：
将输出的所述比较结果通过一显示终端显示。
4.如权利要求2所述的集成电路的验证调试方法，其特征在于，在所述生成比较结果并输出的步骤之后，所述方法还包括以下步骤：
接收并存储输出的所述比较结果；
若所述比较结果包括所述验证错误提示信息，则向一上位机输出提示信息或一中断信号，由所述上位机根据所述提示信息或中断信号读取存储的所述比较结果，并根据所述比较结果进行错误类型和错误内容的判断。
5.如权利要求1至4任一项所述的集成电路的验证调试方法，其特征在于，所述集成电路是现场可编程门阵列。
6.一种集成电路的验证调试系统，其特征在于，所述系统包括：
合法性检查配置单元，用于接收合法配置信息；
合法性检查单元，用于获取待验证集成电路的当前操作信息，并将获取的所述当前操作信息与所述合法性检查配置单元接收到的相应的所述合法配置信息进行比较，生成比较结果并输出；
所述当前操作信息包括集成电路的当前地址。
7.如权利要求6所述的集成电路的验证调试系统，其特征在于，若所述当前操作信息与相应的所述合法配置信息相符合，则所述比较结果为验证通过提示信息；若所述当前操作信息与相应的所述合法配置信息不相符，则所述比较结果包括验证错误提示信息、错误类型和错误内容。
8.如权利要求7所述的集成电路的验证调试系统，其特征在于，所述合法性检查单元将所述比较结果输出至一外部显示终端，并通过所述外部显示终端显示所述比较结果。
9.如权利要求7所述的集成电路的验证调试系统，其特征在于，所述系统还包括：
检查状态单元，用于接收所述合法性检查单元输出的比较结果并存储，若所述检查状态单元存储的所述比较结果包括所述验证错误提示信息，则向一上位机输出提示信息或一中断信号，由所述上位机根据所述提示信息或中断信号读取所述检查状态单元存储的所述比较结果，并根据所述比较结果进行错误类型和错误内容的判断。
10.如权利要求8所述的集成电路的验证调试系统，其特征在于，所述合法性检查配置单元、所述合法性检查单元和所述检查状态单元之间通过总线连接；所述集成电路是现场可编程门阵列。

说明书全文

一种集成电路的验证调试方法及系统

技术领域

[0001] 本发明属于集成电路的调试技术领域，尤其涉及一种集成电路的验证调试方法及系统。

背景技术

[0002] 公知地，集成电路的设计过程包括两个阶段：设计阶段和验证阶段。随着集成电路设计复杂度的增长，验证和调试过程也越来越复杂，并在产品研发中占用了越来越多的时间成本。

[0003] 验证阶段是对集成电路的功能和性能进行确认的过程，对验证阶段发现的问题需要进行问题定位和校正。以现场可编程门阵列(Field-Programmable Gate Array，FPGA)为例，现有技术提供了两种对FPGA的验证调试方法：一种方法是通过对FPGA环境进行仿真来实现对FPGA的验证调试的，在该种方法下，需要搭建环境，之后在搭建的环境下对事件进行仿真，之后利用仿真信息定位出错误原因；另一种方法是通过对FPGA插入扫描链的方法来实现对FPGA的问题定位，在该种方法下，利用内嵌逻辑分析仪，通过总线接口实时读取FPGA的内部信息，根据读取的内部信息进行调试以定位错误。

[0004] 该两种验证调试方法可准确的实现对FPGA中各类错误的定位，但针对常见的软件配置类错误或非法操作类错误，则消耗的时间较长。举例来说，在FPGA的验证调试过程中，以一规模为300万的等效逻辑门的设计为例，在前一种方法下，需要约3个小时才可定位到软件配置类错误或非法操作类错误，而在后一种方法下，需要3.5个小时才可定位到软件配置类错误或非法操作类错误，验证调试效率低，进一步增加了研发的时间成本。

发明内容

[0005] 本发明的目的在于提供一种集成电路的验证调试方法，旨在解决现有技术通过对FPGA环境进行仿真或通过对FPGA插入扫描链来实现对FPGA的验证调试，对于软件配置类错误或非法操作类错误，验证调试效率低的问题。

[0006] 本发明是这样实现的，一种集成电路的验证调试方法，所述方法包括以下步骤：

[0007] 接收合法配置信息；

[0008] 获取待验证集成电路的当前操作信息，并将所述当前操作信息与接收到的相应的所述合法配置信息进行比较，生成比较结果并输出。

[0009] 本发明的另一目的在于，还提供了一种集成电路的验证调试系统，所述系统包括：

[0010] 合法性检查配置单元，用于接收合法配置信息；

[0011] 合法性检查单元，用于获取待验证集成电路的当前操作信息，并将获取的所述当前操作信息与所述合法性检查配置单元接收到的相应的所述合法配置信息进行比较，生成比较结果并输出。

[0012] 本发明提供的集成电路的验证调试方法和系统是针对软件配置类错误或非法操作类错误而提出的，具体是通过对待验证集成电路的合法配置信息与当前操作信息进行比较，并输出比较结果来实现对集成电路的软件配置类错误或非法操作类错误的定位的。当本发明提供的集成电路的验证调试方法和系统应用于FPGA的验证调试时，由于避免了对FPGA环境仿真或对FPGA插入扫描链的复杂验证过程，减少了对FPGA的验证调试时间，提高了验证调试效率，节约了大量研发时间成本，收益明显，且实现方式简单。附图说明

[0013] 图1是本发明实施例提供的集成电路的验证调试方法的流程图；

[0014] 图2是本发明实施例提供的集成电路的验证调试系统的结构图。

具体实施方式

[0015] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0016] 针对现有技术存在的问题，本发明实施例提供的集成电路的验证调试方法是通过对待验证集成电路的合法配置信息与当前操作信息进行比较，并输出比较结果来实现对集成电路的软件配置类错误或非法操作类错误的定位的。

[0017] 图1示出了本发明实施例提供的集成电路的验证调试方法的流程。

[0018] 在步骤S101中，接收合法配置信息，该合法配置信息可以是合法地址范围信息、合法地址格式信息、合法数据格式信息、使能信息、或其它可能由于软件配置或用户非法操作而出现错误的配置信息。

[0019] 在步骤S102中，获取待验证集成电路的当前操作信息，该当前操作信息包括当前配置信息以及其它操作信息，之后将该当前操作信息与接收到的相应合法配置信息进行比较，生成比较结果并输出。若当前操作信息与相应合法配置信息相符合，如：集成电路的当前地址在合法地址范围内，则比较结果为验证通过提示信息；若当前操作信息与相应合法配置信息不相符，则比较结果包括验证错误提示信息、错误类型和错误内容。

[0020] 与现有技术不同，本发明实施例提供的集成电路的验证调试方法是针对软件配置类错误或非法操作类错误而提出的，具体是通过对待验证集成电路的合法配置信息与当前操作信息进行比较，并输出比较结果来实现对集成电路的软件配置类错误或非法操作类错误的定位的。当本发明提供的集成电路的验证调试方法应用于FPGA的验证调试时，由于避免了对FPGA环境仿真或对FPGA插入扫描链的复杂验证过程，减少了对FPGA的验证调试时间，提高了验证调试效率，节约了大量研发时间成本，收益明显，且实现方式简单。

[0021] 本发明实施例中，在由步骤S102得到比较结果并输出后，可以将输出的比较结果直接通过一显示终端显示，也可以进一步包括以下步骤：接收并存储输出的比较结果；若比较结果包括验证错误提示信息，则向上位机输出提示信息或一中断信号，由上位机根据该提示信息或中断信号读取存储的比较结果，并根据读取的比较结果进行错误类型和错误内容的判断。

[0022] 图2是本发明实施例提供的集成电路的验证调试系统的结构，为了便于说明，仅示出了与本发明实施例相关的部分。

[0023] 本发明实施例提供的集成电路的验证调试系统包括：合法性检查配置单元11，用于接收合法配置信息，该合法配置信息可以是合法地址范围信息、合法地址格式信息、合法数据格式信息、使能信息、或其它可能由于软件配置或用户非法操作而出现错误的配置信息；合法性检查单元12，用于获取待验证集成电路的当前操作信息，并将该当前操作信息与合法性检查配置单元11接收到的相应合法配置信息进行比较，生成比较结果并输出。若当前操作信息与相应合法配置信息相符合，如：集成电路的当前地址在合法地址范围内，则比较结果为验证通过提示信息；若当前操作信息与相应合法配置信息不相符，则比较结果包括验证错误提示信息、错误类型和错误内容。

[0024] 本发明实施例提供的集成电路的验证调试系统还可以包括：检查状态单元13，用于接收并存储合法性检查单元12输出的比较结果；若比较结果包括验证错误提示信息，则向一上位机输出提示信息或一中断信号，由该上位机根据该提示信息或中断信号读取检查状态单元13存储的该比较结果中的错误类型和错误内容并显示。当然，具体实现时，合法性检查单元12也可以直接将比较结果输出至一显示终端，并通过该显示终端显示比较结果。

[0025] 本发明实施例提供的集成电路的验证调试系统可以有多种应用场景：在一种应用场景下，将该系统集成于一上位机中。验证调试开始后，将待验证集成电路连接该上位机，现场人员通过上位机向合法性检查配置单元11输入合法配置信息。在验证调试过程中，若有错误发生，则在该上位机上显示相关错误信息提示，该上位机根据检查状态单元13输出的提示信息，进行错误类型和错误内容的判断，以对相关错误进行进一步的修订。

[0026] 在另一种应用场景下，将该系统集成于待验证集成电路中。一般地，针对每一待验证集成电路，其合法配置信息是固定的，因此，本发明实施例提供的集成电路的验证调试系统此时还可以包括：存储合法配置信息的存储单元。验证调试开始后，将待验证集成电路连接一上位机，合法性检查配置单元11获取该存储单元存储的合法配置信息，合法性检查单元12实时的将当前操作信息与相应合法配置信息进行比较。在验证调试过程中。若有错误发生，则该上位机根据检查状态单元13输出的中断，读取检查状态单元13存储的比较结果，并根据读取的比较结果进行错误类型和错误内容的判断。当然，在此种应用场景下，现场人员也可以通过上位机向合法性检查配置单元11输入合法配置信息。

[0027] 在再一种应用场景下，待验证集成电路和一上位机分别集成有该系统。现场人员可以自行选择启动待验证集成电路中的该系统或上位机中的该系统对待验证集成电路进行验证调试。

[0028] 进一步地，为了简化系统布线，当该系统集成于待验证集成电路中时，本发明实施例中，检查状态单元13与上位机之间可以通过总线连接，该总线可以是周边元件扩展接口(Peripheral Component Interconnection，PCI)总线，各种串行总线、寄存器总线等；合法性检查单元12与待验证集成集成电路之间可以通过自定义接口连接。

[0029] 本发明实施例提供的集成电路的验证调试方法和系统是针对软件配置类错误或非法操作类错误而提出的，具体是通过对待验证集成电路的合法配置信息与当前操作信息进行比较，并输出比较结果来实现对集成电路的软件配置类错误或非法操作类错误的定位的。当本发明提供的集成电路的验证调试方法和系统应用于FPGA的验证调试时，由于避免了对FPGA环境仿真或对集成电路插入扫描链的复杂验证过程，减少了对FPGA的验证调试时间，提高了验证调试效率，节约了大量研发时间成本，收益明显，且实现方式简单。另外，本发明实施例提供的集成电路的验证调试方法和系统可以应用于集成电路研发阶段的产品验证调试，也可以应用于产品出厂前或出厂后的测试，可快速诊断出软件配置类错误或非法操作类错误，提高集成电路的易用性，特别适用于对FPGA的验证调试过程。

[0030] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

标题	发布/更新时间	阅读量
一种利用近似环额外信息度与分割移位的低错误平层QC-LDPC码构造方法	2020-05-15	434
基于双端读数insert size分布的contig错误连接区域识别方法	2020-05-11	425
一种利用DRAM不良品的方法	2020-05-15	245
基于多视点视频整帧丢失的自适应错误掩盖方法	2020-05-11	544
视频图象中的错误检测	2020-05-14	556
一种利用ACE与Zig-Zag的低错误平层QC-LDPC码构造方案	2020-05-16	481
视频图象中的错误检测	2020-05-16	938
实现数据包重发的方法、装置及系统	2020-05-12	265
一种注意缺陷多动障碍儿童的错误相关负电位的检测方法	2020-05-13	572
一种改善记忆力的组合物及其制备方法	2020-05-16	994

一种集成电路的验证调试方法及系统

一种集成电路的验证调试方法及系统

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：