技术领域
[0001] 本
发明涉及
半导体制造技术领域，尤其涉及一种半导体晶圆缺陷的检测方法。
背景技术
[0002] 先进的集成
电路制造工艺一般都包含几百步的工序，任何环节的微小错误都将导致整个芯片的失效，特别是随着电路关键尺寸的不断缩小，其对工艺控制的要求就越严格，所以在实际的生产过程中为能及时发现和解决问题都需要配置有高灵敏度光学缺陷检测设备对产品进行在线检测。
[0003] 其中，电路图形的转移是通过将电路掩
模版上设计好的图形通过
光刻的方法投射到晶圆上，电路掩模版上的一个缺陷都会被转移到晶圆上的很多芯片上如图1所示。所以在生产的过程中，会有专用的电路掩模版检测设备对其进行缺陷的检测，如图2就表示一个电路掩模版的一次缺陷检测结果，其上面有很多的缺陷。
[0004] 当然，只有当缺陷位于设计的电路上的时候才会对投射到晶圆上的图形造成影响。对于晶圆的缺陷检测不管是光学和
电子的缺陷检测，其工作的基本原理都是通过设备获得几个芯片的
信号，然后再进行数据的比对，如图3表示为相邻的3个芯片，通过对3个芯片的图形数据进行同时采集，然后通过B芯片和A芯片的比较得出有信号差异的
位置如图4所示，再通过B芯片和C芯片的比较得出有信号差异的位置如图5所示，那么这两个对比结果中差异信号的相同位置就是B芯片上侦测到的缺陷的位置。
[0005] 然而，在实际的晶圆上由于存在较多的
背景噪音，如图6所示的圈中图形的缺陷是不容易被检测到的，通常需要将晶圆缺陷检测的程序灵敏度调到很高才能发现；同时，晶圆上若有很多的噪音如图7所示，则会造成判断的难度大大增加，甚至根本没法识别。
[0006] 因此，如何提供一种晶圆缺陷的检测方法，提高捕捉图形缺陷的灵敏度，以检测到更全的缺陷，是本领域技术人员亟待解决的技术问题之一。
发明内容
[0007] 为了实现本发明的发明目的，本发明提供一种晶圆缺陷检测方法，用来解决
现有技术无法全面检测到晶圆上缺陷的问题。
[0008] 本发明提供的晶圆缺陷检测方法包括以下步骤：
[0009] 步骤S01，提供一晶圆以及该晶圆光刻所用的掩模版；
[0010] 步骤S02，对该掩模版进行缺陷检测，得到含有缺陷位置信息的第一检测结果；
[0011] 步骤S03，将该第一检测结果输入到晶圆缺陷检测设备中；
[0012] 步骤S04，在晶圆缺陷检测设备中提高对该晶圆上与该掩模版缺陷位置信息的相对应位置的检测灵敏度，对该晶圆进行缺陷检测。
[0013] 进一步地，该第一检测结果包括掩模版缺陷坐标轴图以及缺陷在该坐标轴图上的坐标。
[0014] 进一步地，步骤S03包括根据掩模版缺陷在该坐标轴图上的位置，得到掩模版缺陷相对于掩模版图形上一固定点的具体位置信息，在晶圆缺陷检测设备中设定芯片图形相同位置的固定点，并将该掩模版缺陷的具体位置信息转移到芯片图形上。
[0015] 进一步地，该固定点为掩模版图形的左下端点。
[0016] 进一步地，步骤S03包括将该第一检测结果自动同步到晶圆缺陷检测设备的晶圆缺陷检测程序中，并由该晶圆缺陷检测程序读取。
[0017] 进一步地，步骤S04中为提高该缺陷位置周围1-100μm的检测灵敏度。
[0018] 进一步地，步骤S04中为提高40-60％的检测灵敏度。
[0019] 本发明的晶圆缺陷检测方法，通过将掩模版缺陷检测结果转移到晶圆缺陷检测设备中，并提高掩模版上缺陷对应位置周围的检测灵敏度，以检测实际晶圆上的缺陷，可以对在掩模版检测中发现的缺陷，在生产中验证其对实际电路的影响，从而实现掩模版缺陷检测在生产中晶圆缺陷检测的联动，对晶圆缺陷检测中难以捕捉的缺陷提高灵敏度，进而提高晶圆缺陷检测的查全率。
附图说明
[0020] 为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳
实施例进行详细描述，其中：
[0021] 图1是现有电路掩模版上的一个缺陷被转移到晶圆上多个芯片上的示意图；
[0022] 图2是现有电路掩模版的一次缺陷检测结果示意图；
[0023] 图3是现有晶圆缺陷检测方法中相邻三个芯片的示意图；
[0024] 图4是图3中B芯片与A芯片的数据比较图；
[0025] 图5是图3中B芯片与C芯片的数据比较图；
[0026] 图6是现有电路图形缺陷正常与缺陷异常的示意图；
[0027] 图7是现有电路图形重复缺陷和噪音同时存在的缺陷分布示意图；
[0028] 图8是本发明晶圆缺陷检测方法的流程示意图；
[0029] 图9是本发明方法一实施例中掩模版缺陷的坐标示意图；
[0030] 图10是本发明方法一实施例中晶圆缺陷的坐标示意图。
具体实施方式
[0031] 请参阅图8，本实施例的晶圆缺陷检测方法包括以下步骤：
[0032] 步骤S01，提供一晶圆以及该晶圆光刻所用的掩模版，由于掩模版存在一个或多个缺陷，导致其光刻后的晶圆也必然存在由掩模版转移的一个或多个缺陷，其中，本发明所述“缺陷”一般包括两类：掩模版上应刻空而未刻空之处；掩模版上不应刻空而刻空之处，前者为主要、常见缺陷；
[0033] 步骤S02，对该掩模版进行缺陷检测，得到含有缺陷位置信息的第一检测结果；
[0034] 步骤S03，将该第一检测结果输入到晶圆缺陷检测设备中；
[0035] 步骤S04，在晶圆缺陷检测设备中提高对该晶圆上与该掩模版缺陷位置信息的相对应位置的检测灵敏度，对该晶圆进行缺陷检测。
[0036] 通过本发明的晶圆缺陷检测方法，将掩模版缺陷检测结果转移到晶圆缺陷检测设备中，并提高掩模版上缺陷对应位置周围的检测灵敏度，以检测实际晶圆上的缺陷，可以对在掩模版检测中发现的缺陷，在生产中验证其对实际电路的影响，从而实现掩模版缺陷检测在生产中晶圆缺陷检测的联动，对晶圆缺陷检测中难以捕捉的缺陷提高灵敏度，进而提高晶圆缺陷检测的查全率。
[0037] 在本实施例中，为了便于晶圆缺陷检测设备读取缺陷相关信息，第一检测结果包括掩模版缺陷坐标轴图以及缺陷在该坐标轴图上的坐标。由于掩模版缺陷检测设备生成的图形与晶圆缺陷检测设备分析的图形可能基于不同坐标原点，较佳地，步骤S03包括将该掩模版的坐标轴图对应到晶圆芯片上，以使掩模版图形与芯片图形相对应。更加地，步骤S03包括根据掩模版缺陷在该坐标轴图上的位置，得到掩模版缺陷相对于掩模版图形上一固定点的具体位置信息，在晶圆缺陷检测设备中设定芯片图形相同位置的固定点，并将该掩模版缺陷的具体位置信息转移到芯片图形上。
[0038] 如图9和图10所示，图9是掩模版缺陷检测设备生成的图形，其坐标原点位于掩模版图形的左下方，图10是晶圆缺陷检测设备可读取、分析的图形，其坐标原点即是芯片图形的左下端点。通过上述步骤，先将掩模版缺陷图形中多个掩模版缺陷的坐标分别作修整调整，即以该坐标原点与掩模版图形左下端点(即所述“固定点”)的x向、y向差值作为基数，得到基于掩模版图形左下端点的各缺陷具体坐标，作为第一检测结果，并转移到芯片图形上，就能获得芯片图形上与掩模版缺陷位置相对应的缺陷位置信息。
[0039] 实际应用中，步骤S03包括将该第一检测结果自动同步到晶圆缺陷检测设备的晶圆缺陷检测程序中，并由该晶圆缺陷检测程序读取，以提高检测的自动化效率。
[0040] 在本实施例中，提高晶圆缺陷检测设备在这些缺陷位置周围1-10000μm的检测灵敏度，较佳地，提高检测灵敏度的距离范围可以在1-100μm之间，以进一步精确检测范围，提高检测效率。在本实施例中，提高检测灵敏度为0-100％，较佳地，提高灵敏度程度的范围可以在40-60％之间，既保证检测的查全率，又能提高检测的效率。
[0041] 本实施例所用的掩模版缺陷检测设备包括但不仅限于Lasertec；晶圆缺陷检测设备包括但不仅限于KLA2835。
