技术领域
[0001] 本
发明涉及集成电路可靠性测试领域，特别是涉及一种偏压温度不稳定性测试电路及其测试方法。
背景技术
[0002] 偏压温度不稳定性(Bias Temperature Instability，简称BTI)是互补金属
氧化物
半导体(Complementary Metal Oxide Semiconductor，简称CMOS)可靠性的基本问题之一。其中，BTI分为负偏压温度不稳定性(Negative Bias Temperature Instability，简称NBTI)和正偏压温度不稳定性(Positive Bias Temperature Instability，简称PBTI)。NBTI是指在高温下对PMOS管施加负栅压而引起的一系列电学参数的退化，NBTI效应的产生过程主要涉及正电荷的产生和
钝化，即界面陷阱电荷和氧化层固定正电荷的产生以及扩散物质的扩散过程，氢气和
水汽是引起NBTI的两种主要物质。对于
硅材料的栅介质构成的纳米尺度的CMOS，PMOS管的NBTI是影响器件寿命的主要原因。但对高k栅介质的CMOS，PMOS管的NBTI和NMOS管的PBTI都是影响器件寿命的重要原因。
[0003] 图1为
现有技术中的偏压温度不稳定性测试电路的示意图，该偏压温度不稳定性测试电路基于环形
振荡器电路，通过测试PMOS管和NMOS管在施加压
力电压前后的环形回荡器电路振荡
频率的变换，测试PMOS管的负偏压温度不稳定性和NMOS管的正偏压温度不稳定性，但该偏压温度不稳定性测试电路无法区分PMOS管的负偏压温度不稳定性和NMOS管的正偏压温度不稳定性对电路振荡频率影响的程度。
[0004] 因此，如何提供一种能够测试PMOS管的负偏压温度不稳定性和NMOS管的正偏压温度不稳定性的测试电路和测试方法，已成为本领域技术人员需要解决的问题。
发明内容
[0005] 本发明的目的在于，提供一种能够测试PMOS管的负偏压温度不稳定性和NMOS管的正偏压温度不稳定性的偏压温度不稳定性测试电路及其测试方法。
[0006] 为解决上述技术问题，本发明提供一种偏压温度不稳定性测试电路，包括：
[0007] 环形回荡器电路，所述环形振荡器电路包括n级测试电路，每级测试电路的结构相同，每一测试电路包括第一
节点、第二节点和第三节点，每一测试电路的第一节点与其前一测试电路的第三节点相连，n为正整数；其中
[0008] 每一测试电路包括互补的待测PMOS管和待测NMOS管、互补的
开关PMOS管和开关NMOS管以及至少一对互补的分压PMOS管和分压NMOS管，且所述待测PMOS管的源极接第一电压端、栅极接第一节点，所述待测NMOS管的源极接低电平、栅极接第一节点，所述开关PMOS管的源极接第一电压端、栅极接第二电压端、漏极接第三节点，所述开关NMOS管的源极接低电平端、栅极接第三电压端、漏极接地第三节点，所述分压PMOS管的漏极接第二节点、栅极接第四电压端、源极接所述待测PMOS管的漏极，所述分压NMOS管的漏极接第二节点、栅极接第五电压端、源极接所述待测NMOS管的漏极。
[0009] 进一步的，所述每一测试电路的第三节点与其下一测试电路的第一节点之间接入一传输
门。
[0010] 进一步的，所述传输门为一对互补的放大PMOS管和放大NMOS管。
[0011] 进一步的，所述放大PMOS管的栅极和所述放大NMOS管的栅极接第六电压端。
[0012] 进一步的，n≥3。
[0013] 进一步的，本发明还提供一种偏压温度不稳定性测试电路的测试方法，包括：
[0014] 提供上述偏压温度不稳定性测试电路；
[0015] 测试待测PMOS管的负偏压温度不稳定性；
[0016] 测试待测NMOS管的正偏压温度不稳定性。
[0017] 进一步的，所述测试待测PMOS管的负偏压温度不稳定性包括：
[0018] 待测PMOS管处于压力状态，所述第一电压端、第二电压端和第四电压端为
应力电压，第三电压端为工作电压，第五电压端接地，第一节点接低电平；
[0019] 待测PMOS管处于测试状态，所述第一电压端、第二电压端和第五电压端为工作电压，第三电压端接地，所述第四电压端接地。
[0020] 进一步的，所述测试待测NMOS管的正偏压温度不稳定性包括：
[0021] 待测NMOS管处于压力状态，所述第一电压端和第四电压端为应力电压，第二电压端、第三电压端和第五电压端接地，第一节点接应力电压；
[0022] 待测NMOS管处于测试状态，所述第一电压端、第二电压端和第五电压端为工作电压，第三电压端和第四电压端接地。
[0023] 进一步的，所述应力电压大于所述工作电压。
[0024] 进一步的，所述偏压温度不稳定性通过环形回荡器电路振荡频率的变化来表征，或通过环形回荡器电路中待测PMOS管和待测NMOS管的
电流变化来表征。
[0025] 进一步的，本发明还提供一种偏压温度不稳定性测试电路的测试方法，包括：
[0026] 提供上述偏压温度不稳定性测试电路；
[0027] 所述每一测试电路的第三节点与其下一测试电路的第一节点之间接入一传输门，所述传输门为一对互补的放大PMOS管和放大NMOS管，所述放大PMOS管的栅极和所述放大NMOS管的栅极接第六电压端；
[0028] 测试待测PMOS管的负偏压温度不稳定性；
[0029] 测试待测NMOS管的正偏压温度不稳定性。
[0030] 进一步的，所述测试待测PMOS管的负偏压温度不稳定性包括：
[0031] 待测PMOS管处于压力状态，所述第一电压端、和第四电压端第二电压端为应力电压，第三电压端和第六电压端为工作电压，第五电压端接地，第一节点接低电平；
[0032] 待测PMOS管处于测试状态，所述第一电压端、第二电压端和第五电压端为工作电压，第三电压端、第四电压端和第六电压端接地。
[0033] 进一步的，所述测试待测NMOS管的正偏压温度不稳定性包括：
[0034] 待测NMOS管处于压力状态，所述第一电压端和第四电压端为应力电压，第二电压端、第三电压端和第五电压端接地，第六电压端为工作电压，第一节点接应力电压；
[0035] 待测NMOS管处于测试状态，所述第一电压端、第二电压端、第五电压端和第六电压端为工作电压，第三电压端和第四电压端接地。
[0036] 进一步的，所述应力电压大于所述工作电压。
[0037] 进一步的，所述偏压温度不稳定性通过环形回荡器电路振荡频率的变化来表征，或通过环形回荡器电路中待测PMOS管和待测NMOS管的电流变化来表征。
[0038] 与现有技术相比，本发明提供的偏压温度不稳定性测试电路及其测试方法具有以下优点：
[0039] 1、本发明提供的偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路加入与待测PMOS管和待测NMOS管并联的开关PMOS管和开关NMOS管，与现有技术相比，本发明通过分别控制压力状态和测试状态下，开关PMOS管和开关NMOS管的打开或关闭状态，及待测PMOS管和待测NMOS管的源极、栅极、漏极接入不同的电压，从而可以测量待测PMOS管的负偏压温度不稳定性和待测NMOS管的正偏压温度不稳定性。
[0040] 2、本发明提供的偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路在待测PMOS管和待测NMOS管之间
串联加入分压PMOS管和分压NMOS管，与现有技术相比，该分压PMOS管和分压NMOS管可以分担电路中的电压，提高电路的可靠性。
[0041] 3、本发明提供的偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路加入传输门，与现有技术相比，该传输门可以放大
信号，增大偏压温度不稳定性测试的敏感度。
附图说明
[0042] 图1为现有技术中的偏压温度不稳定性测试电路的示意图；
[0043] 图2为本发明一
实施例中偏压温度不稳定性测试电路的示意图；
[0044] 图3为本发明一实施例中偏压温度不稳定性测试电路测试方法的
流程图；
[0045] 图4a-图4d为本发明一实施例中偏压温度不稳定性测试电路测试方法的示意图；
[0046] 图5为本发明另一实施例中偏压温度不稳定性测试电路的示意图；
[0047] 图6a-图6d为本发明另一实施例中偏压温度不稳定性测试电路测试方法的示意图。
具体实施方式
[0048] 下面将结合示意图对本发明的偏压温度不稳定性测试电路及其测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以
修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0049] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0050] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和
权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0051] 本发明的核心思想在于，提供一种偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路包括环形回荡器电路，所述环形振荡器电路包括n级测试电路，每一测试电路包括一对互补的待测PMOS管和待测NMOS管，一对互补的开关PMOS管和开关NMOS管，通过控制开关PMOS管和开关NMOS管的打开或关闭状态，使待测PMOS管和待测NMOS管处于压力状态或测试状态。
[0052] 结合上述核心思想，本发明提供一种偏压温度不稳定性测试电路，包括：
[0053] 环形回荡器电路，所述环形振荡器电路包括n级测试电路，每级测试电路的结构相同，每一测试电路包括第一节点、第二节点和第三节点，每一测试电路的第三节点与其前一测试电路的第一节点相连，n为正整数；其中
[0054] 每一测试电路包括互补的待测PMOS管和待测NMOS管、互补的开关PMOS管和开关NMOS管以及至少一对互补的分压PMOS管和分压NMOS管，且所述待测PMOS管的源极接第一电压端、栅极接第一节点，所述待测NMOS管的源极接低电平、栅极接第一节点，所述开关PMOS管的源极接第一电压端、栅极接第二电压端、漏极接第三节点，所述开关NMOS管的源极接低电平端、栅极接第三电压端、漏极接地第三节点，所述分压PMOS管的漏极接第二节点、栅极接第四电压端、源极接所述待测PMOS管的漏极，所述分压NMOS管的漏极接第二节点、栅极接第五电压端、源极接所述待测NMOS管的漏极。
[0055] 进一步，结合上述偏压温度不稳定性测试电路，本发明还提供了一种测试方法，包括以下步骤：
[0056] 步骤S01，提供上述偏压温度不稳定性测试电路；
[0057] 步骤S02，测试待测PMOS管的负偏压温度不稳定性；
[0058] 步骤S03，测试待测NMOS管的正偏压温度不稳定性。
[0059] 以下列举所述一种偏压温度不稳定性测试电路及其测试方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
[0060] 【第一实施例】
[0061] 以下请参考图2，其为发明第一实施例的偏压温度不稳定性测试电路的示意图。
[0062] 本发明所述偏压温度不稳定性测试电路包括环形回荡器电路、n级测试电路，每级测试电路包括一对互补的待测PMOS管和待测NMOS管、一对互补的开关PMOS管和开关NMOS管以及一对互补的分压PMOS管和分压NMOS管。
[0063] 如图2所示，在本实施例中，所述偏压温度不稳定性测试电路以环形回荡器电路为
基础，所述环形振荡器电路包括n级测试电路，每级测试电路的结构相同，其中n为正整数，在图2中，S1为第1级测试电路，S2为第2级测试电路，S3为第3级测试电路。该环形振荡器电路较佳的还包括必要的器件，如
反相器，在图2中不具体示出。较佳的，n≥3，如n为5、10、15、20等。
[0064] 以第2级测试电路为例，具体说明每级测试电路的结构。如图2所示，第2级测试电路包括一对互补的待测PMOS管PA2和待测NMOS管NA2，一对互补的分压PMOS管PB2和分压NMOS管NB2，和一对互补的开关PMOS管PC2和开关NMOS管NC2，还包括第一节点a2、第二节点b2和第三节点c2，第2级测试电路的第一节点a2与第1级测试电路的第三节点c1相连。分压PMOS管PB2和分压NMOS管NB2可以分担电路中的电压，使第二节点b2和第三节点c2之间的电压差减少，提高电路的可靠性。还可以在待测PMOS管PA2和待测NMOS管NA2之间接入多个分压PMOS管和多个分压NMOS管，以进一步的分压。
[0065] 待测PMOS管PA2的源极和开关PMOS管PC2的源极接第一电压端V1，待测NMOS管NA2的源极和开关NMOS管NC2的源极接低电平，待测PMOS管PA2的栅极和待测NMOS管NA2的栅极通过第一节点a2连接在一起，并与第1级的第三节点c1相连。开关PMOS管PC2的栅极与第二电压端V2相连，开关NMOS管NC2的栅极与第三电压端V3相连，开关PMOS管PC2的漏极与开关NMOS管NC2的漏极通过第三节点c2相连。分压PMOS管PB2的源极接待测PMOS管PA2的漏极，分压NMOS管NB2的源极接待测NMOS管NA2的漏极，分压PMOS管PB2的漏极与分压NMOS管NB2的漏极通过第二节点b2相连，分压PMOS管PB2的栅极接第四电压端V4，分压NMOS管NB2的栅极接第五电压端V5。第1级测试电路中待测PMOS管PA1的栅极和待测NMOS管NA1的栅极通过第一节点a1连接在一起，并与第n级测试电路的第三节点cn相连，使该n级测试电路形成环形连接。
[0066] 以下结合图3和图4a-图4d具体说明本实施例中偏压温度不稳定性测试电路的测试方法。图3为本发明一实施例中偏压温度不稳定性测试电路测试方法的流程图，图4a-图4d为本发明一实施例中偏压温度不稳定性测试电路测试方法的示意图。
[0067] 步骤S11，提供本实施例中所述的偏压温度不稳定性测试电路。
[0068] 步骤S12，测试待测PMOS管的负偏压温度不稳定性。所述测试待测PMOS管的负偏压温度不稳定性包括：
[0069] 待测PMOS管PA2处于压力状态，如图4a所示，第一电压端V1和第二电压端V2为应力电压Vdd_stress，第三电压端V3为工作电压Vdd，第一节点a2接低电平0，第四电压端V4为应力电压Vdd_stress，第五电压端V5接地GND，此时，第2级测试电路中只有待测PMOS管PA2处于负偏压温度不稳定性的压力状态；
[0070] 待测PMOS管PA2处于测试状态，如图4b所示，第一电压端V1和第二电压端V2为工作电压Vdd，第三电压端V3接地GND，第四电压端V4接地GND，第五电压端V5为工作电压Vdd，此时，第2级测试电路中，分压PMOS管PC2和分压NMOS管NC2处于常规的打开状态，开关PMOS管PC2和开关NMOS管NC2处于常规的关闭状态。因此，第2级测试电路的不稳定性是待测PMOS管PA2的负偏压温度不稳定性造成的。所以在整个环形回荡器电路中，待测PMOS管的负偏压温度不稳定性可以通过环形回荡器电路振荡频率的变化来表征，或通过环形回荡器电路中待测PMOS管的电流变化来表征。
[0071] 步骤S13，测试待测NMOS管的正偏压温度不稳定性。所述测试待测NMOS管的正偏压温度不稳定性包括：
[0072] 待测NMOS管NA2处于压力状态，如图4c所示，第一电压端V1为应力电压Vdd_stress，第二电压端V2和第三电压端V3接地GND，第一节点a2接应力电压Vdd_stress，第四电压端V4为应力电压Vdd_stress，第五电压端V5接地GND，此时，第2级测试电路中只有待测NMOS管NA2处于负偏压温度不稳定性的压力状态；
[0073] 待测NMOS管NA2处于测试状态，如图4d所示，第一电压端V1和第二电压端V2为工作电压Vdd，第三电压端V3接地GND，第四电压端V4接地GND，第五电压端V5为工作电压Vdd，此时，第2级测试电路中，分压PMOS管PC2和分压NMOS管NC2处于常规的打开状态，开关PMOS管PC2和开关NMOS管NC2处于常规的关闭状态。因此，第2级测试电路的不稳定性是待测NMOS管NA2的正偏压温度不稳定性造成的。所以在整个环形回荡器电路中，待测NMOS管的正偏压温度不稳定性可以通过环形回荡器电路振荡频率的变化来表征，或通过环形回荡器电路中待测NMOS管的电流变化来表征。
[0074] 在本实施例中，应力电压Vdd_stress大于工作电压Vdd。偏压温度不稳定性可以通过环形回荡器电路振荡频率的变化来表征，或通过环形回荡器电路中待测PMOS管和待测NMOS管的电流变化来表征。
[0075] 【第二实施例】
[0076] 以下请参考图5，其为发明第二实施例的偏压温度不稳定性测试电路的示意图。第二实施例在第一实施例的基础上，区别在于，第二实施例的偏压温度不稳定性测试电路还包括传输门。所述每一测试电路的第三节点与其下一测试电路的第一节点之间接入一传输门。当k为2时，如图5所示，第2级测试电路还包括一传输门，传输门的一端与第2级测试电路中的第三节点c2相连，传输门的另一端与第3级测试电路中的第一节点a3相连。第n级测试电路中的传输门一端与第n级测试电路中的第三节点cn相连，另一端与第1级测试电路中的第一节点a1相连，使该n级测试电路形成环形连接。
[0077] 较佳的，传输门为一对互补的放大PMOS管PD2和放大NMOS管ND2，放大PMOS管PD2的栅极和放大NMOS管ND2的栅极接第六电压端V6。
[0078] 以下结合图6a-图6d具体说明本实施例中偏压温度不稳定性测试电路的测试方法，图6a-图6d为本发明另一实施例中偏压温度不稳定性测试电路测试方法的示意图。第二实施例的测试方法在第一实施例的测试方法的基础上，区别在于：
[0079] 在步骤S12中，测试待测PMOS管的负偏压温度不稳定性还包括：待测PMOS管PA2处于测试状态，如图6a所示，第六电压端V6为工作电压Vdd；如图6b所示，待测PMOS管处于测试状态，第六电压端V6为接地GND，此时，放大NMOS管ND2也处于常规的关闭状态，第六电压端V6为接地GND，待测PMOS管的负偏压温度不稳定性被放大。
[0080] 在步骤S13中，测试待测NMOS管的正偏压温度不稳定性还包括：待测NMOS管处于压力状态，如图6c所示，第六电压端V6为工作电压Vdd；待测NMOS管处于测试状态，如图6d所示，第六电压端V6为工作电压Vdd，此时，放大PMOS管PD2也处于常规的关闭状态，第六电压端V6为工作电压Vdd，待测NMOS管的正偏压温度不稳定性被放大。
[0081] 在本第二实施例中的偏压温度不稳定性测试电路，同样可以实现第一实施例中偏压温度不稳定性测试电路的功能，即能够测试PMOS管的负偏压温度不稳定性和NMOS管的正偏压温度不稳定性的偏压温度不稳定性，但第二实施例中通过加入传输门，能够达到放大不稳定性的信号，增大偏压温度不稳定性测试的敏感度的有益效果。
[0082] 综上所述，本发明提供一种偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路包括环形回荡器电路，所述环形振荡器电路包括n级测试电路，第k级测试电路包括一对互补的待测PMOS管和待测NMOS管，一对互补的开关PMOS管和开关NMOS管，通过控制开关PMOS管和开关NMOS管的打开或关闭状态，使待测PMOS管和待测NMOS管处于压力状态或测试状态。与现有技术相比，本发明提供的含有偏压温度不稳定性测试电路具有以下优点：
[0083] 1、本发明提供的偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路加入与待测PMOS管和待测NMOS管并联的开关PMOS管和开关NMOS管，与现有技术相比，本发明通过分别控制压力状态和测试状态下，开关PMOS管和开关NMOS管的打开或关闭状态，及待测PMOS管和待测NMOS管的源极、栅极、漏极接入不同的电压，从而可以测量待测PMOS管的负偏压温度不稳定性和待测NMOS管的正偏压温度不稳定性。
[0084] 2、本发明提供的偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路在待测PMOS管和待测NMOS管之间串联加入分压PMOS管和分压NMOS管，与现有技术相比，该分压PMOS管和分压NMOS管可以分担电路中的电压，提高电路的可靠性。
[0085] 3、本发明提供的偏压温度不稳定性测试电路及其测试方法，该偏压温度不稳定性测试电路加入传输门，与现有技术相比，该传输门可以放大信号，增大偏压温度不稳定性测试的敏感度。
[0086] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
