一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的
方法
技术领域
[0001] 本
发明涉及一种平面纳米线三维坡面阵列生长方法，特别是通过对掩模层与衬底进行循环刻蚀形成坡面纳米引导台阶，从而实现高
密度坡面平行纳米线阵列的方法。本发明提供了一种获得高密度三维纳米线
沟道阵列的可靠方法，可广泛应用于
半导体微纳
电子器件，尤其针对大面积电子(平板显示TFT应用)、3D逻辑、柔性/可穿戴电子和场效应
生物化学
传感器件。
背景技术
[0002] 晶
硅或相关半导体纳米线(Nanowire)是开发新一代高性能微纳电子逻辑、传感和显示应用的关键构建单元。基于
自上而下的电子束直写(EBL)技术制备直径在10～100nm范围的纳米线结构，已经验证各种新型纳米线功能器件的优异特性，但由于其制备成本极其昂贵、产量低等因素，一直以来都难以得到规模化应用。相比之下，通过纳米金属液滴催化的
自下而上的自组装(Self-assembly)纳米线生长，可以大批量制备直径在百纳米以下的晶态硅、锗和各种
合金半导体纳米线。然而，通常采用的气-液-固(VLS)生长模式所制备的纳米线多为竖直随机阵列，难以直接在目前的平面电子工艺中实现可靠且低成本的
定位集成。
[0003] 为了更好地与平面电子工艺相兼容，并实现定位集成，本
申请人最早提出了一种平面固液固(IP SLS)生长模式：其中，采用非晶硅作为前驱体，由低熔点金属铟、
锡纳米颗粒吸收非晶硅而生长出晶硅纳米线结构。同时，基于此方法，可利用平面衬底上定义的简单的单边台阶作为引导，金属液滴在台阶边缘
覆盖的非晶硅吸引下，顺延台阶边缘运动，从而将纳米线生长在台阶边缘，实现平面纳米线的定位、定形生长。然而，基于此前方法，仍然需要
光刻来定义引导台阶，台阶之间的间距由光刻工艺的
精度决定。对于常规光刻技术，在小面积衬底上，光刻精度在～1微米以上，而对于大面积衬底(如尺寸在若干平方米的平板显示应用中)，光刻精度仅能达到2～5微米。由于每个台阶一般只能引导一条纳米线生长，所以所能实现的平面纳米线阵列密度(间距的倒数)受到限制。目前，最高密度只能达到2微米间距，既0.5根纳米沟道/微米的平面密度。对于面向平板显示的纳米线TFT应用，这也就限制了纳米线阵列的单位沟道宽度的
电流承载和驱
动能力(难以满足新型AMOLED显示所需要的较大驱动电流)。发明内容：
[0004] 针对上述问题：本发明目的是，提出了一种利用
硅片、玻璃、金属、化合物或其他衬底作为
基础，通过光刻、电子束刻蚀和掩模板技术定义台阶
位置，再利用湿法或者干法气相刻蚀，在坡面上形成间距可控的密排引导纳米台阶。如此，可以将纳米线直接引导到3D坡面上生长，从而制备高密度(间隔可达到百纳米以下)的纳米线沟道。基于此方法，不需要引入昂贵的超高精度光刻技术(如
电子束曝光刻蚀EBL)，既能在现有大面积衬底上，在
指定的位置和方向，可靠地制备高密度3D坡面纳米线阵列沟道。将纳米线沟道的间距由原来的2微米缩小到至少0.2微米以下，从而实现一个纳米沟道至少一个数量级的提高。
[0005] 为了实现上述目的，本发明采取以下技术方案：一种循环交替刻蚀同质多级坡面台阶引导生长(三维坡面)纳米线阵列的方法，即利用循环交替刻蚀获得多级坡面纳米台阶，以用于引导生长高密度三维坡面纳米线阵列的方法。
[0006] 1)首先，准备好晶硅、玻璃、
聚合物或者介质层覆盖的金属
薄膜作为衬底，或者利用薄膜淀积技术，淀积非晶薄膜作为衬底；
[0007] 2)其次，利用光刻、电子束刻蚀或者掩模板技术在硅片衬底，化合物衬底(如氮化硅、
氧化硅、氮氧化硅、氧化
铝)，玻璃衬底，柔性衬底(多为聚合物)，铝箔或其它金属衬底上定义台阶边缘图案；，定义引导台阶预定的坡面位置即将台阶边缘图案转移到衬底上；再用ICP或者RIE交替循环刻蚀方法刻蚀出坡面多级台阶结构直到衬底表面；刻蚀过程中先使用C4F8、CF4、SF6或其混合气体等具有不同陡直特性和表面
钝化特性的反应气体进行刻蚀或者交替循环使用上述C4F8、CF4、SF6不同刻蚀气氛；再用包括O2、Cl2等在横向和纵向具有不同刻蚀速率的反应气体刻蚀掩模层，如此交替循环刻蚀，直至掩模层被刻完，形成多级坡面台阶；利用电感耦合
等离子体刻蚀(ICP)或者反应离子体刻蚀(RIE)等气相刻蚀技术时，首先采用C4F8、CF4、SF6(或其混合)气体进行第一步刻蚀，将边缘图案转移如衬底；再用氧气(O2)或氯气(Cl2)等刻蚀气体对掩模层(可为
光刻胶及各种相对于衬底材料有刻蚀选择性的薄膜，如氧化物掩模、金属掩模等)进行第二步刻蚀，使掩膜层的边缘往内缩进一定距离。如此两步循环交替进行，从而制备两级或多级台阶形状坡面结构；
[0008] 3)随后，在坡面台阶之一端，利用光刻工艺和
蒸发或者溅射等金属淀积工艺，制备包括铟或锡金属的催化层，厚度在1～500nm范围内，此端点可作为纳米线的生长起点位置；随后在氢气等还原性气体的等离子体作用下，在高于金属熔点的
温度进行处理，使覆盖在
侧壁坡面引导沟道上的催化金属层转变成为分离的铟或锡金属纳米颗粒；
[0009] 4)通过PECVD，CVD或者PVD沉积技术，在铟或锡金属纳米颗粒样品表面覆盖与所需生长纳米线相应的非晶半导体前驱体薄膜层；即降低温度到金属催化颗粒熔点以下，覆盖非晶半导体层作为前驱体；
[0010] 5)生长纳米线：当温度提高到适当温度以上，以使得纳米金属颗粒重新融化，并开始在前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构；借助坡面侧壁上形成的多级纳米台阶的引导沟道作用，获得平行排布于三维坡面侧壁之上的高密度纳米线阵列；
[0011] 6)最后，剩余非晶前驱体层可通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。
[0012] 步骤2)中所获得多层坡面台阶结构包括至少两级台阶结构(可以多级)，每级台阶高度在1～1000纳米范围，台阶级数范围为2～100。
[0013] 步骤3)中通过控制其处理时间、温度、功率和气压等参数，将坡面上的金属颗粒的直径控制在10～1000nm范围内。
[0014] 步骤4)中通过PECVD，CVD或者PVD沉积技术，在表面覆盖一层或多层，与所需要生长纳米线成分相对应的，非晶薄膜前驱体层(覆盖非晶半导体层作为前驱体)；前驱体层为非晶硅a-Si、非晶锗a-Ge、非晶
碳a-C或者其中的非晶合金层，以及异质叠层(如a-Ge/a-Si)结构。
[0015] 步骤5)中纳米线将平行生长于三维坡面侧壁之上的高密度纳米线阵列；生长方向由引导坡面整体走向决定；相邻纳米线的间距由台阶间隔决定，利用台阶厚度精确调控在几纳米到几百纳米之间。
[0016] 步骤2)中根据不同的反应气体配比和交替工艺，能够获得不同倾斜程度的倾斜坡面；即同质多级坡面台阶结构。形成多级台阶的衬底为晶硅片、非晶氮化硅、氧化硅、氮氧化硅、氧化铝、玻璃、聚合物、铝箔或其它金属；以及本征或具有掺杂成分的硅片、非晶硅、非晶锗、非晶锗硅等半导体材料组成；衬底制备工艺可以由
化学气相沉积(CVD)，等离子体增强PECVD，
原子层淀积(ALD)、热蒸发和各种溅射
物理气相沉积(PVD)技术的一种或者多种来完成；衬底的厚度范围大于5nm，循环周期可以为1～100范围之内。
[0017] 步骤2)中利用含有C4F8、CF4、SF6、(或其混合气体)或者与衬底对应的刻蚀成分的湿法或气相
干法刻蚀技术，对所暴露形成的坡面结构进行处理，利用O2、Cl2或与掩模层相对应刻蚀成分的湿法或气相干法刻蚀技术对光刻胶进行处理，使其产生由于掩模层与衬底之间对刻蚀氛围的不同刻蚀响应，在坡面上形成多级倾斜坡面台阶结构；利用C4F8刻蚀硅衬底，利用O2刻蚀光刻胶；同时，根据台阶数目的需求，调节光刻胶的厚度，以便提高循环交替刻蚀的周期数，从而获得更多的坡面台阶。
[0018] 在引导坡面台阶的一端，通过光刻、电子束刻蚀或者掩模板技术，定义图案并通
过热蒸发，CVD，PECVD或者各种PVD技术制备一层在坡面上厚度在1～500nm范围内的金属催化层，例如铟、锡、镓、铋、金、
铜、镍、
钛、
银、铅以及其合金等；然后，在高于金属熔点的温度，利用还原性气体氛围(例如在PECVD中的氢气或
氨气等离子体在200～500℃之间)处理金属催化层，使之转变成为分离的纳米颗粒，并通过控制其处理时间、温度(或对于PECVD系统中的等离子体功率和气压等)，将坡面上的金属颗粒的直径控制在10～1000nm范围内；在PECVD系统中，处理功率密度为1mW/cm2～10W/cm2之间，气压在1Pa～100Torr之间。
[0019] 在低于催化金属液滴熔点的温度下，通过PECVD，CVD或者PVD沉积技术，在表面覆盖一层或多层，与所需要生长纳米线成分相对应的，非晶薄膜前驱体层；前驱体层为非晶硅a-Si、非晶锗a-Ge、非晶碳a-C或者其中的非晶合金层，以及异质叠层(如a-Ge/a-Si)结构；在坡面上，每层薄膜覆盖厚度在2～500nm之间。
[0020] 本发明的要点为：1)利用交替循环刻蚀技术，仅需要一次光刻工艺，即可在同质平面衬底上形成多层坡面台阶结构。工艺简单快捷，不需要湿法刻蚀，或者预先淀积的多层
异质结构，即可形成形貌良好、可精确调控的高密度坡面台阶，直接用于引导纳米线在此坡面上平行生长，获得高密度三维坡面纳米线阵列；2)通过此方法获得的坡面台阶间隔及台阶数多少由刻蚀周期和一个周期内C4F8、CF4、SF6、Ar(或其混合气体)和O2、Cl2或其混合气体的刻蚀时间来决定。可以不受平面光刻空间
分辨率的限制，实现的台阶间距可为5～1000纳米范围，并生长出平行且分离的坡面纳米线阵列结构；3)如此排列的三维坡面或侧壁纳米线阵列构架，可在有限的平面投影面积上生长排布高密度纳米线沟道，从而大幅提高纳米线阵列(作为晶体管器件沟道)的电流负载和驱动能力；4)由于此异质台阶三维引导技术可通过传统的光刻和刻蚀技术得以实现，且衬底只需要一种材料，工艺简单，继承保持了传统薄膜工艺的在大面积工艺特性，可广泛地应用于平板显示TFT，生物传感，柔性可穿戴电子以及相关的新型电子逻辑器件。
[0021] 本发明的有益效果：1)解决了平面固液固(IPSLS)台阶引导生长半导体纳米线沟道集成密度不高(及其带来的器件应用中驱动电流受限)的关键问题；2)采用循环刻蚀使坡面上形成的高密度纳米台阶，可以将纳米线的集成密度大幅提高，并且此技术完全兼容大面积薄膜电子器件的基本工艺，不必引入额外的高精度光刻技术；3)与此同时，由于纳米线可以平行集成定位于三维坡面上，为开拓新一代的三维集成微纳电子器件提供了一种关键的纳米沟道实现技术，并且实现工艺可扩展、低成本，并可以实现可编程的三维纳米线形貌调控生长能力；4)由于纳米线生长的坡面
角度可以通过刻蚀工艺调控，可以获得非常高的沟道电流驱动能力，这对于实现平板显示所需要的高性能
薄膜晶体管(TFT)尤为重要。基于此技术，纳米线沟道阵列有望在更小的TFT器件空间内满足实现新型AMOLED显示所需要的驱动电流。这对于建立新一代平面纳米线TFT平板显示技术，既以高世代非晶硅技术为基础实现高性能(迁移率、稳定特性和
开口率等)驱动电流，意义尤其重大。5)另外，此技术还有望帮助实现集成度更高的大面积逻辑
电路，开发或优化新一代显示、传感和信息器件应用。
附图说明
[0022] 图1是本发明提供的一种循环刻蚀同质多级台阶引导生长三维坡面纳米线阵列方法的制备流程示意图。a)衬底准备、b)覆盖光刻胶、c)光刻、d)循环刻蚀、e)覆盖光刻胶、f)第二次光刻、g)淀积催化剂、h)纳米线生长。
[0023] 图2是本发明提供的一种循环刻蚀同质多级台阶引导生长三维坡面纳米线阵列方法的结构示意图。
[0024] 图3是本发明提供的一种循环刻蚀同质多级台阶引导生长三维坡面纳米线阵列方法的制备的坡面台阶以及硅纳米线生长范例结构。(a)为在同质多级坡面上所形成的纳米凹凸引导沟道扫描电镜(SEM)侧视图；(b)为(a)的局部放大图；(c)为在同质多级坡面上所形成的纳米凹凸引导沟道扫描电镜(SEM)俯视图；(d)提供相应的高密度坡面台阶引导纳米线阵列SEM侧视图。
具体实施方式
[0025] 为使本发明的技术方案和优点更加清楚明白，以下结合具体实施范例，并参照附图1和图2，对本发明进一步阐述说明。
[0026] 具体的工艺：
[0027] 1、首先，准备好晶硅、玻璃、聚合物或者介质层覆盖的金属薄膜作为衬底(形成多级台阶的衬底可为晶硅片、非晶氮化硅、氧化硅、氮氧化硅、氧化铝、玻璃、聚合物、铝箔或其它金属等以及不同本征或具有不同掺杂成分的硅片、非晶硅、非晶锗、非晶锗硅等半导体材料组成。衬底可以直接购买或自行制备，制备工艺可以由化学气相沉积(CVD)，等离子体增强PECVD，原子层淀积(ALD)、热蒸发和各种溅射物理气相沉积(PVD)技术的一种或者多种来完成。衬底的厚度范围大于5nm，循环周期可以为1～100范围之内)或者利用一种或多种薄膜淀积技术，例如化学气相沉积(CVD)，等离子体增强PECVD，原子层淀积(ALD)、热蒸发和各种溅射物理气相沉积(PVD)技术的一种或者多种技术，淀积非硅薄膜(例如：非晶氮化硅、氧化硅、氮氧化硅、氧化铝、非晶硅、非晶锗、非晶锗硅等)作为衬底。
[0028] 2、其次，利用光刻、电子束刻蚀或者掩模板技术，定义引导台阶预定的坡面位置；再用ICP或者RIE交替循环刻蚀方法刻蚀出坡面多级台阶结构直到衬底表面；刻蚀过程中可先使用C4F8、CF4、SF6(或其混合气体)等具有不同陡直特性和表面钝化特性的反应气体进行刻蚀(或者交替循环使用不同刻蚀气氛)，再用O2、Cl2等在横向和纵向具有不同刻蚀速率的反应气体刻蚀掩模层，如此交替循环刻蚀，直至掩模层被刻完，形成坡面多级台阶。根据不同的反应气体配比和交替工艺，可以获得不同倾斜程度的倾斜坡面；
[0029] 同质多级坡面台阶结构包括至少两级(可以多级)台阶结构，每级台阶高度在1～1000纳米范围，循环周期可为2～100；
[0030] 3、随后，利用光刻工艺和蒸发或者溅射等金属淀积工艺，在坡面台阶之一端，制备包括铟或锡金属的催化层，厚度在1～500nm范围内，此端点可作为纳米线的生长起点位置；随后在还原性气体的等离子体作用下，在高于金属熔点的温度进行处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离的铟或锡金属纳米颗粒；通过控制其处理时间、温度、功率和气压等参数，将坡面上的金属颗粒的直径控制在10～1000nm范围内。
[0031] 4、将温度降低到金属催化颗粒熔点以下，通过PECVD，CVD或者PVD沉积技术，在表面覆盖一层或多层，与所需要生长纳米线成分相对应的，非晶薄膜前驱体层(覆盖非晶半导体层作为前驱体)。前驱体层可以为非晶硅a-Si、非晶锗a-Ge、非晶碳a-C或者其中的非晶合金层，以及异质叠层(如a-Ge/a-Si)结构。
[0032] 5、当温度提高到适当温度以上，以使得纳米金属颗粒重新融化，并开始在前端吸收非晶层前驱体，而在后端生长淀积出晶态的纳米线结构。借助坡面侧壁上形成的多级纳米台阶的引导沟道作用，可以获得平行排布于三维坡面侧壁之上的高密度纳米线阵列；纳米线将平行生长于三维坡面侧壁之上的高密度纳米线阵列；生长方向由引导坡面整体走向决定。相邻纳米线的间距由台阶间隔决定，可利用叠层膜厚精确调控在几纳米到几百纳米之间。
[0033] 6、最后，剩余非晶前驱体层可通过氢气等离子体或者相应的ICP、RIE刻蚀工艺清除。
[0034] 如图1所示，一种同质多级坡面台阶引导生长三维纳米线阵列的制备方法，可用于在多级台阶坡面上生长平行硅纳米线结构，其制备过程可包括以下步骤：
[0035] 在低于催化金属液滴熔点的温度下，通过PECVD，CVD或者PVD沉积技术，在表面覆盖一层或多层，与所需要生长纳米线成分相对应的，非晶薄膜前驱体层；前驱体层可以为非晶硅a-Si、非晶锗a-Ge、非晶碳a-C或者其中的非晶合金层，以及异质叠层(如a-Ge/a-Si)结构。在坡面上，每层薄膜覆盖厚度在2～500nm之间。
[0036] 所述的循环刻蚀同质多级坡面台阶引导生长三维坡面纳米线阵列的方法，由于坡面生长的纳米线直径大于坡面上剩余非晶薄膜前驱体层，通常直径是薄膜厚度的2～3倍，且在相同的ICP，RIE等刻蚀工艺中，非晶层的刻蚀速率通常高于对晶态纳米线沟道的刻蚀，坡面上的非晶层可被选择性(或牺牲少量晶硅沟道厚度)地清除。
[0038] 1、首先，以晶硅或玻璃作为衬底，利用光刻、电子束刻蚀等技术定义台阶位置；
[0039] 2、利用交替循环刻蚀获得多级坡面纳米台阶，用于引导生长高密度三维坡面纳米线阵列的方法。先利用光刻、电子束直写或掩模板技术在硅片衬底，化合物衬底(如氮化硅、氧化硅、氮氧化硅、氧化铝)，玻璃衬底，柔性衬底(多为聚合物)，铝箔或其它金属衬底上定义台阶边缘图案；然后，利用电感耦合等离子体刻蚀(ICP)或者反应离子体刻蚀(RIE)等气相刻蚀技术，首先采用C4F8、CF4、SF6(或其混合)气体进行第一步刻蚀，将边缘图案转移如衬底；再用氧气(O2)或氯气(Cl2)等刻蚀气体对掩模层(为光刻胶及各种相对于衬底材料有刻蚀选择性的薄膜材料，如氧化物掩模、金属掩模等)进行第二步刻蚀，使掩膜层的边缘往内缩进一定距离；如此两步交替循环进行，从而制备两级或多级台阶形状坡面结构；
[0040] 利用ICP刻蚀方法循环通入C4F8(或SF6)和O2分别刻蚀衬底和光刻胶直到光刻胶被刻蚀完，即可形成多级坡面台阶结构。刻蚀过程使用C4F8和SF6混合(1：1)气体，比例可以调节以获得不同的坡面角度；
[0041] 3、利用光刻定位以及热蒸发技术，在坡面台阶一端淀积金属铟催化层(厚度20～60nm)，作为纳米线的生长起点位置。样品装入PECVD腔体，在在250度进行氢气等离子体处理，使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离铟纳米颗粒，直径在200nm左右。
[0042] 在引导坡面台阶的一端，通过光刻、电子束刻蚀或者掩模板技术，定义图案并通过热蒸发，也可以CVD或者各种PVD技术制备一层在坡面上厚度在1～500nm范围内的金属催化层，例如铟、锡、镓、铋、金、铜、镍、钛、银、铅以及其合金等；然后，在高于金属熔点的温度，利用还原性气体氛围(例如在PECVD中的氢气或氨气等离子体在200～500℃之间)处理金属催化层，使之转变成为分离的纳米颗粒，并通过控制其处理时间、温度(或对于PECVD系统中的等离子体功率和气压等)，将坡面上的金属颗粒的直径控制在10～1000nm范围内；在PECVD系统中，处理功率密度为1mW/cm2～10W/cm2之间，气压在1Pa～100Torr之间。
[0043] 4、将温度降低到100～160度，在PECVD系统中表面覆盖一层非晶硅薄膜(20～100nm)前驱体层；
[0044] 5、当温度提高到350度，以使得纳米铟颗粒重新融化，并开始在前端吸收非晶硅，而在后端生长淀积出晶态的硅纳米线结构。借助坡面纳米台阶的引导作用，纳米线将平行生长与坡面之上，顺延引导坡面整体走向。如图2示意结构，以及图3b-3d中SEM图像所示；
[0045] 需要在
真空或者惰性气体保护的环境中，将温度升高到金属熔点(或金属与薄膜前驱体和合金eutectic温度)以上，坡面上的金属颗粒将重新变为液滴，并开始在前端不断吸收非晶前驱体，而在后端界面淀积出晶态的纳米线结构。由于坡面纳米台阶的引导作用，纳米线将平行生长与坡面之上，生长方向由引导坡面整体走向决定。故而，纳米线的线形可以通过对引导台阶的设计而精确编程设计，既不仅仅是生长简单直线阵列，而是可以生长出可编程的平面线形纳米线结构。同时，相邻纳米线的间距由台阶间隔决定，可利用叠层膜厚精确调控在几纳米到几百纳米之间。通过调节刻蚀条件可控制坡面陡直度，从而获得高密度3D平行坡面纳米线阵列。
[0046] 6、最后，剩余非晶前驱体层可通过氢气等离子体在PECVD腔体中进行选择性刻蚀去除剩余的非晶硅层。
[0047] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何
修改、等同替换、改进等，均应包含在本发明的保护范围之内。
