[0002] 本申请要求2014年4月16日提交的美国临时
专利申请61/980,055的权益，通过引用将其并入在此。
技术领域
[0003] 本
发明一般涉及光
电子(optoelectronic)组件和系统。
背景技术
[0004] 集成
光子(photonic)模
块通常包括诸如激光
二极管芯片的
光电子芯片、以及辅助的微光学和/或电子组件。芯片和辅助组件被一起安装在裸露的硅裸片(die)(其被称为“硅光具座(optical bench)”(SiOB))上。一般地，组件在SiOB上被对准且结合(cement)在适当的
位置，并且光电子芯片通过线接合被电连接至其它电子组件。替代地，光电子和电子组件可以被安装在合适的印刷
电路板上并通过印刷电路迹线(trace)电连接。
[0005] 作为该类构造的例子，美国专利申请公开2011/0049334描述了一种光学模块，其通过并联的多个光纤传输光
信号。所述光学模块包括包含
电极图案的衬底、安装在衬底的电极图案上的多个光学元件、以及安装在衬底的电极图案上并电连接至光学元件的电子器件。光学元件和电子器件被相互接近地布置在衬底上，使得光学元件和电子器件之间的传输线的长度被最小化。
[0006] 作为另一个例子，美国专利7,496,251描述了用于封装包括诸如硅光具座(SiOB)的光具座结构的光学通信器件的装置和方法。所述光具座包括其中形成有电转向通路(electrical turning via)的衬底。光电子(OE)芯片和集成电路(IC)芯片被安装在光具座上并使用电转向通路被电连接。电转向通路既在垂直于衬底表面的方向上又在横向于衬底表面的方向上延伸，使得OE芯片和IC芯片可以被很接近地安装在光具座的垂直表面上并使用电转向通路被电连接。
发明内容
[0007] 在下文中描述的本发明的
实施例提供新颖的光子模块以及用于它们的制备的方法。
[0008] 因此根据本发明实施例提供一种集成光子模块，其包括被配置为用作光具座的
半导体衬底。绝缘和导电材料的交替层被沉积在衬底上并且被
图案化从而限定电连接。光电子芯片被安装在衬底上，与电连接
接触。驱动芯片被安装在衬底上，从而经由电连接将电驱动
电流提供至光电子芯片。
[0009] 在一些实施例中，绝缘和导电材料的交替层被图案化从而限定在驱动芯片和光电子芯片之间的传输线，其中所述传输线具有匹配光电子芯片的输入阻抗的特性阻抗。典型地，传输线的特性阻抗小于5Ω。在公开的实施例中，导电材料的层包括被配置为接地平面的第一金属层、以及第二金属层，所述第二金属层通过绝缘材料的层与第一金属层分离，在所述第二金属层中形成至少一个
馈线，由此限定传输线。所述绝缘材料的层的厚度h与所述至少一个馈线的宽度W的比率典型地小于1/50。
[0010] 另外地或者替代地，传输线包括差分(differential)传输线，所述差分传输线包括在导电材料的层之一中形成的一对平行(parallel)馈线。
[0011] 进一步另外地或者替代地，模块包括去耦电容器，其被安装在衬底上并且被插入在驱动芯片和光电子芯片之间的传输线中。
[0012] 在公开的实施例中，光电子芯片包括
激光二极管，并且模块包括安装在衬底上的、与光电子芯片对准的至少一个光学元件。
[0013] 根据本发明实施例还提供一种用于制备光子模块的方法。所述方法包括：提供被配置为用作光具座的半导体衬底，在衬底上沉积绝缘和导电材料的交替层，并且图案化所述层从而限定电连接。在衬底上安装光电子芯片，与电连接接触，并且在衬底上安装驱动芯片，从而经由电连接将电驱动电流提供至光电子芯片。
[0014] 从对本发明实施例的以下详细描述与
附图一起将更充分地理解本发明。
附图说明
[0015] 图1是根据本发明实施例的集成光子模块(IPM)的示意性截面图；
[0016] 图2是根据本发明实施例的IPM的示意性顶视图；
[0017] 图3是根据本发明实施例的IPM的示意性截面图，其示出了用于设计IPM中的传输线的参数和尺寸；以及
[0018] 图4是根据本发明实施例的IPM的电路图。
具体实施方式
[0019] 激光二极管一般特征在于非常低的输入阻抗(在1Ω的量级)和通常在高频操作。为了有效地驱动激光二极管，因此希望将
激光器连接至其它电路组件的线或迹线具有非常低的电感和低的总体阻抗。这些要求将严格的约束施加于包含激光二极管的模块的设计，并通常规定电路组件和激光二极管被非常接近地放置在一起，以便使导体的长度(以及因此电感和总体阻抗)最小化。
[0020] 在此描述的本发明的实施例提供减轻这些限制的有源(active)SiOB。就以下意义而言SiOB是“有源的”：它包括多个金属导电层，所述多个金属导电层沉积在用作SiOB的晶片上。通过一个或更多个居间的绝缘层(诸如
氧化物(SiO2)层)分隔金属层，所述绝缘层同样地沉积在晶片上。可以使用标准的制造技术在晶片上沉积以及图案化金属和氧化物层。
[0021] 这样的制造技术能够产生非常薄的绝缘层，在1μm或更小的量级(与层叠的陶瓷印刷
电路板中的厚得多的绝缘层相对照)。作为非常薄的绝缘层以及在硅衬底上沉积的金属层中的导体之间的小距离的结果，可以在SiOB上产生非常低阻抗的传输线—典型地小于5Ω，并且当需要时甚至1Ω或更小—由此，匹配诸如激光二极管的器件的输入阻抗。由此有源SiOB同时用于两个目的：
[0022] ·它提供用于连同激光二极管自身一起的诸如微反射镜和透镜的集成光子模块的光学组件的精确、稳定的安装平台；以及
[0023] ·它提供包括激光二极管和
驱动器电路的模块的电子组件之间的良好匹配的、低阻抗的电连接。
[0024] 虽然在下文中描述的实施例主要涉及将激光二极管和辅助组件安装在SiOB上，但是可以使用其它类型的半导体衬底和其它种类的光电子集成电路(不仅包括发射器，而且包括诸如
调制器和接收器的组件)类似地应用本发明的原理。
[0025] 由此，本发明的一些实施例提供集成光子模块，其包括被配置为用作光具座的半导体衬底。绝缘和导电材料的交替层被沉积在衬底上并被图案化从而限定电连接。诸如激光二极管的光电子芯片被安装在衬底上，与电连接接触。驱动芯片也被安装在衬底上，从而经由电连接向光电子芯片提供电驱动电流。绝缘和导电材料的交替层可以被有利地图案化，从而限定驱动芯片和光电子芯片之间的传输线，所述传输线具有匹配光电子芯片的输入阻抗的特性阻抗。
[0026] 图1是根据本发明实施例的集成光子模块(IPM)20的示意性截面图。从底部开始向上，IPM 20包括被配置为用作IPM的SiOB的硅衬底22。诸如SiO2的绝缘材料26、30与诸如金、
铝或另一金属的导电材料24、28的交替层被沉积在衬底22上。虽然图1仅示出两个绝缘层以及两个导电层，但是在替代的实施例(图中未示出)中可以使用更多数目的层，以便实现更复杂的电路设计。
[0027] 如随后的图中所示，使用在集成电路的领域中已知的
光刻或者其它技术来图案化层24、26、28和30，以限定电连接。这些连接典型地包括导电线、通路、连接焊盘、以及所需的其它结构。例如，第一图案化的金属层24可以被配置为用作接地平面，而第二图案化的金属层28包含用于将诸如激光二极管芯片的光电子(OE)元件32连接至驱动器芯片34的导电线和焊盘。
[0028] 在上部金属层28之上安装IPM 20的组件。这些组件例如可以包括诸如激光二极管芯片的光电子元件32、以及驱动器芯片34和无源组件36。这些无源组件可以包括诸如
电阻器和电容器的分立电组件以及光学组件两者。虽然典型地通过在SiOB上沉积的金属层24和28中的导体来互连IPM 20内的电组件，但是线接合可以被用来特别是在IPM和外部的功率、感测和控制组件之间产生附加的电连接。诸如微透镜和微反射镜的光学组件被安装在SiOB上，与激光二极管或者其它OE元件精确对准。可选地，可以通过附加的光学元件38(诸如盖玻璃帽，其通过图案化的间隔件40被
支撑在SiOB之上)保护激光二极管和其它的光学组件。
附加地或者替代地，可以以该方式在SiOB之上支撑诸如透镜、光学图案化元件和/或滤光器的其它种类的光学组件。
[0029] 现在参考图2-4，其示意性地示出根据本发明实施例的基于图1的层结构的IPM 42。图2是IPM 42的顶视图，而图3是部分截面图，并且图4是电路图。
[0030] 激光二极管48安装在IPM 42中的有源SiOB 44上。激光二极管48通过低阻抗的差分传输线56连接到驱动器芯片52中的电流源50，所述差分传输线56限定电流环路，去耦电容器54插入在接地(返回)侧的传输线中。传输线56包括在SiOB 44上的上部金属层(对应于图1中的层28)中的一对平行馈线58、60，接地平面46在下部金属层(图1中的层24)中。电流环路和接地平面分别连接至IPM 42的电源管脚(VCC)62和接地管脚(ground pin)64。
[0031] 虽然在图中示出馈线58和60相对地远离，但是在实际的设计中馈线可以被紧密地间隔以便使电感最小化。驱动器52和激光器48之间的输入线58的电长度等于通过电容器的返回线60的电长度。
[0032] 如在下文中进一步描述的那样对传输线的设计参数的适当选择使得可以将传输线56的阻抗与激光二极管48的输入阻抗相匹配，同时相对于本领域中已知的设计仍然允许将驱动器芯片52和激光二极管48远离地放置，典型地分离直到约8mm(受衰减效应限制)。本设计的该特征为去耦电容器54留出更多空间，并且在SiOB 44上放置IPM 42的光学组件方面提供更大灵活性。
[0033] 图3示出用于确定IPM 42中的传输线56的特性阻抗的参数和尺寸。阻抗依赖于在馈线58、60和接地平面46之间的绝缘层66的有效
介电常数εeff，其继而依赖于构成层66的绝缘材料的特性介电常数εr以及馈线和绝缘层的几何结构。具体地：
[0034]
[0035] 其中，如图3所示，h是绝缘层66的厚度，并且W是馈线58、60的宽度。对于SiO2,εr＝10。
[0036] 对于
带状线类型的传输线(在接地平面之上仅具有单个馈线)，特性阻抗是Z0，如由以下公式(其中，t是馈线的厚度)给出的那样：
[0037]
[0038] 在以上公式中，W′＝W+ΔW′，
[0039]
[0040] 并且
[0041]
[0042] 对于诸如包括馈线58和60的传输线56的差分传输线，特性阻抗由以下给出：
[0043]
[0044] 其中，如图3所示，S是两个馈线之间的间隔。为了获得几欧姆量级的低阻抗，对于εr＝10，绝缘层66的厚度h与馈线58和60的宽度W的比率应该小于约1/50。为了将阻抗减小至约1Ω，值应该使得h/W≌1/150。当h非常小(例如0.5μm，如可以在上面描述的有源SiOB设计中产生的那样)时，利用W＝75μm可以获得希望的阻抗。
[0045] 虽然以上呈现的图和描述出于具体的目的涉及某种特定的IPM设计(其具有某种层顺序以及那些层内的组件和导体的布局)，但是基于本发明原理的其它设计对本领域技术人员将是显而易见的，并且被认为在本发明的范围之内。例如，虽然图示出包括在硅衬底上形成的两个绝缘层和两个金属层的IPM设计，但是其它实施例可以使用仅单个金属层(有或者没有居间的绝缘层)或者三个或更多个层。此外，这样的设计不限于硅衬底，而是可以替代地在基于其它类型的半导体衬底的模块中实现。
[0046] 由此将理解，作为例子来引用上面描述的实施例，并且本发明不限于已经在上文中具体地示出和描述的内容。不如说，本发明的范围包括在上文中描述的各种特征的组合和子组合两者，以及本领域技术人员在阅读上述描述时将想到的且在
现有技术中没有公开的其变动和
修改。
