本发明一般涉及制造集成电路。特别是，本发明涉及在集成电路 中利用熔丝链增加电路密度和／或减少衬底损伤的改进技术。

半导体集成电路(IC)及其制造技术是众所周知的。在典型的集 成电路中，在硅衬底上可以制造大量的半导体器件。为了达到所要求 的功能，通常提供多个导体将所选器件耦连在一起。

在某些集成电路中，导电链耦合到制造后可以利用激光或电力切 断或烧断的熔丝。在动态随机存取存储器(DRAM)电路中，例如， 在制造期间可以利用熔丝保护某些晶体管栅叠层不意外带电。一旦IC 制造基本完成，可以熔断或切断熔丝使DRAM电路运行，好象保护电 路从没存在。此外，可以利用熔丝链重新布置导线，从而修改电路的 功能。

激光熔丝链通常是利用激光能量能够迅速熔开的金属丝。激光能 量使链材料部分蒸发和部分熔化。通常，熔丝链是薄的并且由铝或多 晶硅构成，或它可以由和芯片导体相同的金属构成。工作时，预定弧 (光点)的短脉冲激光能量撞击在链上。

电熔丝链包括利用电力能够熔开的金属丝，该电力引起部分链材 料蒸发，熔化或相反，形成电中断或“断开”。通常，由金属导体(例 如，铝)或多晶硅形成电熔丝链。在操作中，利用短脉冲电力，使熔 丝断开。

因为不需要熔断每个链，重要的是确保相邻的熔丝不被反射光或 热能所熔断。现在利用两种方法保证仅仅熔断所要求的熔丝和不意外 熔断相邻的熔丝。第一种方法简单的把熔丝隔离二个或三个光点直径 距离。第二种方法在相邻的熔丝之间设置金属壁。这两种方法都导致 大的熔丝间距，显著地占用了芯片面积。

在熔丝链是由和芯片导体相同的材料构成；变得更厚；由包括耐 熔金属(钨和各种硅化物)层的复合层构成；或由高反射金属(铜／铝) 构成等情况下，利用激光熔断熔丝变成更难。

增加逻辑芯片的速度要求是使用这些熔丝链材料的驱动力。通常， 可以利用熔丝设置DRAM电路冗余阵列元件的使能位和地址位。

图1表示具有主存储阵列102的典型动态随机存取存储器集成电 路。为了易于替换主存储阵列102中的有缺陷的主阵列元件，提供如 图所示的冗余阵列104。熔丝阵列106中的多个熔丝通过熔丝锁存阵 列108和熔丝解码电路110耦合到冗余阵列104。为了替换有缺陷的 主存储器元件，可以熔断或切断熔丝阵列106中的单个熔丝，根据解 码电路按照需要设置其值为“1”或“0”。

在运行期间，通常把熔丝阵列106的各熔丝的值在加电时载入熔 丝锁存阵列108。然后在运行时利用熔丝解码电路110解码这些数值， 因此易于用冗余阵列104的特定冗余元件替换特定的有缺陷的主存储 阵列元件。现有技术中利用冗余阵列元件替代有缺陷的主存储器阵列 元件的技术是众所周知的，为了简洁起见，下面不进行详细的讨论。

如上所述，利用激光束或电力可以选择地烧断或切断熔丝阵列106 中的熔丝链。一旦烧断，熔丝则从高导电状态变到高阻(即不导电) 状态。烧断的熔丝阻止电流通过，表示电通路处于开路状态。参看图 2A，熔丝阵列元件106的熔丝链202，204，206，208表示它们处于 没烧断(即导电状态)状态。如图2B所示，利用激光束或电力切断或 烧断一个熔丝链204，从而禁止电流通过。

已经发现，利用激光束设置，切断或烧断熔丝链，可能使熔丝链 下面的区域或相邻熔丝链易受激光的损伤，主要由于在熔丝设置工作 期间吸收激光能量。因为可能受激光损伤，通常在熔丝链下面的区域 不设置半导体器件(例如，晶体管)，在常规系统中远离熔丝。

即使在熔丝链或其它邻近的熔丝链的下面没有有源器件，衬底本 身也可能受到激光引起的某种程度的损伤。这是因为作为典型衬底材 料的硅容易吸收激光能量，特别是短波激光能量。因为这种原因，在 常规系统中利用诸如红外激光等相对长波激光进行设置熔丝操作。

即使红外激光有助于使下面衬底受激光损伤最小，利用具有相对 长波的激光包含了某些不希望的危害。例如，红外激光相对长的波长 在设置熔丝操作期间在衬底上形成相对大的斑点，它限制其后相互之 间设置熔丝链的距离。具有例如大约1微米波长的红外激光，在衬底 上产生的光点可能是大约2倍波长或大约2到2．5微米宽。

下面参看图3A和3B来说明相对长波激光的缺点。图3A是包括 熔丝链202，204，206，208的熔丝阵列106的一部分的横截面图。如 图3A所示，熔丝链202，204，206，208由钝化层302密封。衬底304 位于熔丝链下面，如图所示。应当注意，为了易于说明，高度简化图 3A所示的内容，熔丝阵列106可以包括其它常规层和／或众所周知的 部件。

如图3B所示，利用激光束熔断或切断了图3A所示的熔丝链204。 代替熔丝链204存在有一个空位310，它的直径C大约是所利用的激 光束波长的2倍。激光光点的直径C关于相邻熔丝链之间的最小熔丝 间距312具有较低的限制。如果对于给定激光波长使熔丝相互之间太 接近，则可能意外地熔断或切断相邻的熔丝链，易于损坏IC。

利用较短波长的激光，便会减少激光光点的直径C并且伴随着减 少熔丝间距。但是，较短波长的激光显著地增加常规系统中下面衬底 损伤的可能性，因为硅衬底更容易从短波激光吸收激光能量。如果利 用短波激光设置常规系统熔丝阵列106的熔丝链，则可能导致区域320 中过大的衬底损伤，可能引起集成电路缺陷和故障。

鉴于上述情况，通常要求提高制造具有激光和或电熔丝链的集成 电路的技术。特别是通常要求改善激光和／或电熔丝链结构及其方法， 以便减少熔丝元件熔断时造成的损伤量。

因此，本发明的目的是提供动态随机存取存储器集成电路的结构 和制造方法，该电路包括具有主存储器阵列元件的主存储器阵列；耦 连到主存储器阵列的包括冗余存储器阵列元件的冗余存储器阵列；至 少一个激光熔丝链，利用激光能量使至少一个冗余存储器阵列元件选 择地替换有缺陷的一个主存储器元件；至少一个空腔部分位于激光熔 丝链和激光能源之间。

激光熔丝链可以包括第1导电层和位于第1导电层上面的第2导 电层，腔体部分位于第2导电层中。激光熔丝链也可以包括熔丝窗口 容许激光能量达到熔丝链，腔体是位于熔丝链和熔丝窗口之间。腔体 从熔丝链向熔丝窗口导入能量和熔丝材料。动态随机存取存储器包括 位于腔体中的导电岛。导电岛在熔丝链上聚集能量。

本发明集成电路包括主要器件和通过至少一个熔丝选择地替代主 要器件的冗余器件。熔丝也包括具有至少一个熔丝链区的第1层，位 于第1层上的第2层，第2层中的腔体，相对于熔丝链区安置成从集 成电路中的相邻器件排除熔丝材料。第1层包括导电层，第2层也包 括导电层。熔丝窗口许可激光能量达到熔丝链。腔体位于熔丝链和熔 丝窗口之间。腔体从熔丝链区导入能量和熔丝材料。集成电路也包括 位于腔体中的导电岛。导电岛在熔丝链区上聚集激光能量。

形成集成电路熔丝结构的方法，包括下列步骤，形成熔丝链层， 位于熔丝链层上的第2层，位于第2层中的至少一个腔体，使腔体相 对于熔丝链区安置成从集成电路中的相邻器件排除熔丝材料。第2层 包括淀积处理和镶嵌处理。在第2层上形成绝缘层，其中熔丝链层包 括导电层，第2层为导电层。第2层上面的熔丝窗口允许激光能量达 到熔丝链层，其中腔体位于熔丝链层和熔丝之间。腔体从熔丝链层向 熔丝窗口导入能量和熔丝材料。在腔体中形成导电岛。导电岛在熔丝 链上集聚激光能量。

通过下面参考附图详细说明本发明的实施例，将更好的了解本发 明上述的和其它目的，方案和优点，其中：

图1表示为便于讨论示出的典型动态随机存取存储器(DRAM) 集成电路；

图2A表示处于没有熔断(即，导电的)状态的多个常规熔丝链；

图2B表示处于熔断(即，不导电)状态的图2A的熔丝链；

图3A和图3B表示位于衬底上的多个熔丝链，包括在设置熔丝操 作后在其上形成的激光光点；

图4A-4D表示本发明的实施例，包括位于熔丝链上面的腔体区；

图5是表示本发明优选实施例的流程图。

在熔断熔丝链时为了避免对结构周围造成损伤，可以紧接着熔丝 链形成腔体以吸收部分能量和熔丝清洁处理期间排除的蒸发熔丝材 料。本发明包括唯一方便形成的唯一设置的腔体，其从结构上排除能 量和清洁熔丝材料时产生的材料，否则可能使结构受到损伤。

具体参看图4A-4D表示本发明熔丝结构／方法的第1实施例。图4A 表示利用常规淀积技术，光刻和诸如溅射的等离子体刻蚀形成的金属 丝叠层(例如，第1导电“R1”结构)的截面图。金属丝叠层最好包 括电介质衬底450，5nm-50nm厚的第1薄导电(Ti)底层402， 10nm-1000nm厚的第2导电(AlCu合金)层401。在该结构中，AlCu合金层401作为可熔元件或熔丝链。

正如本公开所给出的技术领域中普通技术人员公知的那样，利用 大量的类似结构和材料可以形成本发明的结构。例如，导电层402可 以是利用镶嵌工艺形成的下面具有衬垫的金属阻挡层。例如，利用淀 积和化学机械整平(CMP)方法在电介质衬底上形成导电层和衬垫。 最好利用光刻和刻蚀把衬底构图成熔丝结构的形状。在上述镶嵌结构 中，在一部分阻挡层中将形成接触，该阻挡层已被凹切以便用和图4C 所示的腔体410类似的方法形成腔体。

在构图后的金属叠层上，淀积厚度为10nm-1000nm的诸如二氧化 硅的层间电介质(ILD)层400(例如，第2接触“C2”层)。C2层400 对施加到熔丝材料402上的激光能量是透明的。利用常规的光刻和干 刻蚀技术，诸如反应离子刻蚀技术(RIE)，用诸如CF4，CHF3，C4F8， CO，Ar，O2，N2等气体构图ILD层400在C2接触层400上形成窗 孔区403，以便满足布图设计的要求。

如图4B所示，利用选择淀积和刻蚀技术，例如，光刻和利用诸如 BCl3，HCl， Cl2，He，N2和Ar气体的反应离子刻蚀(RIE)，淀积和 构图第2导电“R2”结构，形成由厚度为10nm-1000nm的AlCu层 405和厚度为10nm-50nm的TiN层404形成的类似金属丝叠层。

然后利用诸如干刻蚀(含氟)的各向同性工艺，在50℃-300℃温 度刻蚀由C2接触层400窗孔403露出的TiN层401的区域。上述刻蚀 仅仅对TiN层401起作用，对层间电介质400或熔丝材料402没有重 大变化。如图4C所示，该刻蚀处理凹切TiN层，形成腔体410和位 于C2图形400之间的TiN岛406。TiN岛406保留在腔体410中以便 帮助吸收随后用激光熔断熔丝时产生的光学能量，并且提供对ILD400 的机械支撑。

如图4D所示，淀积和构图诸如二氧化硅的接点通孔(TV)电介 质407，利用常规技术形成熔丝窗口408和焊接区窗口409。当熔化熔 丝时，通过熔丝窗口408输出激光能量，或把额外电压／电流加到熔丝 元件402，它熔化／蒸发AlCu合金区域，使熔丝断开。

上述的特定材料和解决方案仅仅是举例说明，是本公开所给出的 技术领域中普通技术人员公知的，可以利用许多类似的材料形成图4D 所示的结构。主要根据所要制造集成电路器件的特殊要求来决定所使 用的材料。

在层401的凹切排泄区410上形成空间，在熔化熔丝处理期间收 集从层402排出的材料，因此，在激光熔断熔丝时使烧伤限制在邻接 区，或在用电熔断熔丝时，由蒸发熔丝引起的损伤限制在局部区域。

图5表示本发明所述实施例的流程图。具体地说，步骤501表示 形成熔丝层402。步骤502表示在熔丝层402上面形成诸如合金层401 的功能层。步骤503表示在功能层401上面形成诸如二氧化硅400的 激光透射材料。

和给定的集成电路所选择的材料成分无关，本发明的一个特征(其 能够包括在本发明任何材料实施例中)是使腔体位于在激光窗口408 和熔丝材料402之间。通过这样确定腔体位置，热隔离最初接收激光 能量的熔丝材料402的表面。因此激光能量将更聚集在熔丝材料402 的表面，从而更稳定和更快速地蒸发／熔化熔丝材料402。

相反，在熔丝材料下方(例如在入射激光能量的反面)形成常规 的腔体。因此，利用常规结构，首先接受激光能量的熔丝链表面和相 邻材料层接触，该熔丝材料表面不能象本发明熔丝链那样被真正地热 隔离。

此外，无论利用激光能量或是利用过量电压／电流断开熔丝链，通 过朝向激光窗口408方向提供腔体，在熔断熔丝工艺中排除的能量和 材料被导向电介质材料400，并脱离可能存在于熔丝材料下面的集成 电路器件，如参照图3B所讨论的那些器件。因此，本发明将由熔断熔 丝工艺产生的任何损伤(例如，破裂或熔化)主要限制在接触层400。 这样，和包括位于集成电路器件下面腔体的熔丝结构相比，显著地减 少了钛层411下面损伤集成电路器件的概率。

不管形成熔丝的材料和周围结构如何，本发明的另一个重要特征 是在形成腔体过程中利用现有层。具体地说，形成腔体410的铜／铝合 金层401是用来在集成电路器件不同部分实现有用功能的合金层。在 反应离子刻蚀期间，仔细选择反应试剂，本发明利用诸如以前现有层 (诸如该结构中的合金401)来减少实现本发明所需要处理步骤的数 量。

此外，如上所述，在腔体410中可以保留岛406，以便有助于熔 丝材料402吸收激光能量。换句话说，腔体410中的岛406聚集透过 激光窗口408的激光能量，在熔丝材料402中增加岛406处的能量吸 收。

在步骤504，例如利用上述各向同性刻蚀工艺过刻蚀功能层401， 形成腔体410和岛406。在步骤505，接着进行另外的工艺处理，形成 诸如绝缘层407和另外的导电层404，405。

在步骤506，根据用电熔断或用激光能量熔断来继续处理。如果 用激光能量熔断熔丝，则在激光透射材料400上形成熔丝窗口408， 如步骤507所示。然后，在步骤508施加激光能量断开熔丝402。相 反，如果用电断开熔丝，则加过量的电压／电流到熔丝402把熔丝断开。 在步骤510结束工艺处理。

本发明的另一个优点是本发明熔丝结构和常规工艺相比不增加额 外的淀积步骤，因为熔丝利用现有的金属丝叠层结构，该结构在别处 作为互连结构用于集成电路芯片方面。

虽然利用优选实施例叙述了本发明，但是本领域技术人员应该认 识到本发明在不脱离附加权利要求的精神和范围的情况下，能够进行 修改。