開示する本発明の技術分野は、酸化物半導体を用いた半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装 置全般を指す。本明細書中において、トランジスタは非線形素子に含まれるものであり、 該非線形素子は半導体装置であり、該非線形素子を含む電気光学装置、半導体回路及び電 子機器についても全て半導体装置に含まれる。

フラットパネルディスプレイに代表される表示装置(例えば、液晶表示装置や発光表示 装置)に含まれているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結 晶シリコンなどのシリコン半導体によって構成されているものが多い。

そのシリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる 技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半 導体と呼ぶことにする。

酸化物半導体としては、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などの 一元系金属酸化物や、ホモロガス化合物であるIn−Ga−Zn系金属酸化物がある。そ して、表示装置における画素のスイッチング素子などに、該金属酸化物を用いて作製した トランジスタを適用する技術が、既に特許文献1及び特許文献2で開示されている。

シリコン半導体用いた半導体装置としては、金属及び酸化絶縁膜を用いる電界効果トラ ンジスタ(Metal−Oxide Silicon Field−Effect Tr ansistor:MOSFET)、接合型電界効果トランジスタ(Junction Field−Effect Transistaor:JFET)及びショットキーバリ アダイオードなど、大電力用途向けの半導体装置がある。

なかでも、シリコン系の半導体材料である炭化珪素(SiC)は、逆方向飽和電流が低 く耐圧特性に優れたショットキーバリアダイオードに用いられている(特許文献3参照) 。

特開2007−123861号公報

特開2007−96055号公報

特開2000−133819号公報

大電力用途向けの半導体装置には、高耐圧、低逆方向飽和電流、及び高いオン電流など 様々な電気特性が必要とされるが、実際に該電気特性を有する半導体装置を作製するには 非常に多くの問題がある。

例えば、炭化珪素は、良質な結晶を得ることが困難であることや、半導体装置を作製す るときのプロセス温度が高いなどの問題を有している。例えば、炭化珪素に不純物領域を 形成するにはイオン注入法が用いられるが、イオン注入により誘起された結晶欠陥の回復 には1500℃以上の熱処理が必要となる。

また、炭素が含まれていることにより、熱酸化により良質な絶縁層を作製することがで きないという問題がある。そして、炭化珪素は化学的にも極めて安定であるため、通常の ウェットエッチングが困難であるという問題を抱えている。

さらに、大電力用途向けの半導体装置は、大電流を流すことで発熱するため、放熱性に ついて考慮された構造が求められる。

そこで上記課題を鑑み、本発明は高耐圧、低逆方向飽和電流、高いオン電流などの電気 特性を有する半導体装置を提供することを課題の一とする。なかでも、非線形素子より構 成されるパワーダイオード及び整流器を提供することを課題の一とする。

本発明の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と、第1の電極と重 畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層の端部を覆う一対の 第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且 つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の電極は酸化物 半導体層の端面に接する半導体装置である。

なお、本明細書中において、酸化物半導体層の端面とは、該酸化物半導体層のゲート絶 縁層側の面を下面とした場合における上面および側面を含む。つまり、一対の第2の電極 は、チャネル形成領域及びゲート絶縁層と接している領域以外の酸化物半導体層に接する ことになる。それゆえ、一対の第2の電極がヒートシンクとなり、チャネル形成領域であ る酸化物半導体層に電流が流れる際に発生する熱を外部へと放散することができる。

本発明の別の一態様は、上記半導体装置において、一対の第2の電極と酸化物半導体層 とのコンタクト抵抗を低減するため、n⁺層がゲート絶縁層及び酸化物半導体層の端部と 一対の第2の電極との間に接して設けられる半導体装置である。

酸化物半導体は、空乏層が非常に厚いために、上記半導体装置において、酸化物半導体 層の厚さを厚くすることで、高いオン電流を得ることができる。つまり、本発明の別の一 態様は、上記半導体装置において、酸化物半導体層の厚さを0.1μm以上50μm以下 、好ましくは0.5μm以上20μm以下である半導体装置である。

上記酸化物半導体層は、結晶性酸化物半導体層としてもよい。このようにすることで、 可視光や紫外光を照射されることで電気的特性が変化してしまうことを抑制し、信頼性の 高い半導体装置とすることができる。さらに、該結晶性酸化物半導体層は、単結晶構造で はなく、非晶質構造でもない構造であり、c軸配向を有した結晶(C Axis Ali gned Crystal; CAACとも呼ぶ)を含む酸化物を有する。なお、該結晶 性酸化物半導体層は、一部に結晶粒界を有している。つまり、本発明の別の一態様は、上 記半導体装置において、酸化物半導体層は結晶性酸化物半導体層であって、該結晶性酸化 物半導体層は表面に平行なa−b面を有し、前記表面に対して垂直方向にc軸配向をして いる半導体装置である。

本発明の別の一態様は、上記半導体装置において、結晶性酸化物半導体層に亜鉛及びイ ンジウムの一方又は双方を含む半導体装置である。

さらに、本発明の別の一態様は、上記半導体装置において、第1の電極はゲート電極と し、一対の第2の電極はソース電極及びドレイン電極とし、第3の電極はバックゲート電 極として機能する半導体装置である。

上記半導体装置として、複数の非線形素子が順方向に直列接続されているパワーダイオ ードがある。つまり、本発明の別の一態様は、第1の電極と、第1の電極を覆うゲート絶 縁層と、第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導 体層に接する一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と 、絶縁層に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の 第2の電極は酸化物半導体層の端面に接し、一対の第2の電極の一方がゲート絶縁層を介 して第1の電極と接している非線形素子を複数有し、非線形素子が順方向に直列接続され ているパワーダイオードである。

また、上記半導体装置として、上記構成を有する2つの非線形素子からなる整流器があ る。つまり、本発明の別の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と、 第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に接 する一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁層 に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の電 極は酸化物半導体層の端面に接し、一対の第2の電極の一方がゲート絶縁層を介して第1 の電極と接している第1の非線形素子と第2の非線形素子を有し、第1の非線形素子のア ノードは低電位側の基準電位に接続され、第1の非線形素子のカソードは入力部と第2の 非線形素子のアノードに接続され、第2の非線形素子のカソードは出力部に接続されてい る整流器である。

さらに、上記半導体装置として、上記構成を有する4つの非線形素子からなる整流器が ある。つまり、本発明の別の一態様は、第1の電極と、第1の電極を覆うゲート絶縁層と 、第1の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に 接する一対の第2の電極と、一対の第2の電極及び酸化物半導体層を覆う絶縁層と、絶縁 層に接して且つ一対の第2の電極の間に設けられる第3の電極と、を有し、一対の第2の 電極は酸化物半導体層の端面に接し、一対の第2の電極の一方がゲート絶縁層を介して第 1の電極と接している第1の非線形素子乃至第4の非線形素子を有し、第1の非線形素子 のアノードは低電位側の基準電位に接続され、カソードは第1の入力部に接続され、第2 の非線形素子のアノードは第1の入力部に接続され、カソードは出力部に接続され、第3 の非線形素子のアノードは第2の入力部に接続され、カソードは出力部に接続され、第4 の非線形素子のアノードは低電位側の基準電位に接続され、カソードは第2の入力部に接 続されている整流器である。

従来よりも高耐圧、低逆方向飽和電流などの特性を有し、高いオン電流を得ることが可 能である半導体装置を提供できる。また、発熱による劣化を抑制可能な半導体装置を提供 できる。

本発明の一態様である非線形素子を説明する平面図及び断面図である。

本発明の一態様である非線形素子の作製方法を説明する平面図である。

本発明の一態様である非線形素子の作製方法を説明する断面図である。

本発明の一態様である非線形素子を説明する平面図及び断面図である。

本発明の一態様である非線形素子の作製方法を説明する断面図である。

本発明の一態様である非線形素子を説明する断面図である。

二次元結晶を説明する図である。

本発明の一態様である非線形素子の作製方法を説明する断面図である。

本発明の一態様である非線形素子を説明する断面図である。

本発明の一態様であるパワーダイオード及び整流器を説明する図である。

本発明の一態様であるダイオードを説明する平面図及び断面図である。

本発明の一態様を作製する製造装置の上面図の一例である。

計算に用いる非線形素子の構造を説明する断面図である。

図13に示す非線形素子におけるドレイン電流の計算結果を示す図である。

比較例として計算に用いる非線形素子の構造を説明する断面図である。

比較例として計算に用いる非線形素子の構造を説明する断面図である。

比較例として計算に用いる非線形素子の構造を説明する断面図である。

図13及び図15乃至図17の非線形素子におけるドレイン電流の計算結果を示す図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明 は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及 び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発 明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面 を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通し て用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さな い場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、又は領域は、明 瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定 されない。

トランジスタを構成する各層(又は電極)の積み重なりを表現する際に、上層端部より はみ出している下層端部を、便宜上、トランジスタの平面図には図示しない場合がある。

AとBとが接続されている、と記載する場合は、AとBとが電気的に接続されている場 合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、対象 物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。

また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場 の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。た だし、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差 のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多 い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし 、電圧を電位と読み替えてもよいこととする。

「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合など には入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」 の用語は、入れ替えて用いることができるものとする。

オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流 れる電流(ドレイン電流)をいう。例えば、n型のトランジスタの場合には、ゲート電圧 がトランジスタのしきい値電圧よりも高いときに流れるドレイン電流である。そして、オ フ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる 電流(ドレイン電流)をいう。例えば、n型のトランジスタの場合には、ゲート電圧がト ランジスタのしきい値電圧よりも低いときに流れるドレイン電流である。また、オンオフ 比とは、オン電流とオフ電流の比率である。

また、本明細書では、nチャネル型トランジスタにおいて、しきい値電圧の値が正であ るトランジスタをノーマリオフのトランジスタと定義する。pチャネル型トランジスタに おいて、しきい値電圧の値が負であるトランジスタをノーマリオフのトランジスタと定義 する。また、nチャネル型トランジスタにおいて、しきい値電圧の値が負であるトランジ スタをノーマリーオンのトランジスタと定義する。pチャネル型トランジスタにおいて、 しきい値電圧の値が正であるトランジスタをノーマリーオンのトランジスタと定義する。

(実施の形態1) 本実施の形態では、本発明の一態様である非線形素子の構造及び作製方法について、図 1乃至図3を用いて説明する。なお、本実施の形態では、トランジスタを例に説明する。

図1(A)は、トランジスタ100の平面図であり、図1(B)は、トランジスタ10 0のA−B間における断面図である。図1(C)は、トランジスタ100のC−D間にお ける断面図である。なお、図1(A)において、下地絶縁層102、ゲート絶縁層105 及び絶縁層111は、便宜上、図示していない。また、図1(A)において、ゲート電極 として機能する第1の電極103を含む配線104と、チャネル形成領域となる酸化物半 導体層107と、ソース電極及びドレイン電極として機能する一対の第2の電極109a 、109bを含む配線110と、一対の第2の電極109a、109bの間に設けられ、 絶縁層111を介して酸化物半導体層107と重畳し、バックゲート電極となる第3の電 極113を含む配線114が図示されている。ここでは第1の電極103は配線104と 、一対の第2の電極109a、109bは配線110と、第3の電極113は配線114 と、それぞれ一体となっているが、電極と配線は別々に形成され、電気的に接続されてい る構成であってもよい。

本実施の形態では、第1の電極103はゲート電極として、一対の第2の電極109a 、109bはソース電極及びドレイン電極として、第3の電極113はバックゲート電極 として機能するが、これに限定されず、第1の電極103、一対の第2の電極109a、 109b、及び第3の電極113は、それぞれゲート電極、ソース電極、ドレイン電極、 及びバックゲート電極のいずれかとして機能する。

図1(B)より、トランジスタ100は、ゲート電極及びバックゲート電極を有するデ ュアルゲート型のトランジスタであり、基板101上に、下地絶縁層102、第1の電極 103、ゲート絶縁層105、酸化物半導体層107、一対の第2の電極109a、10 9b、絶縁層111、第3の電極113が設けられている。

第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1 の電極103を覆って設けられる。酸化物半導体層107はゲート絶縁層105に接して 且つ第1の電極103と重畳して設けられる。一対の第2の電極109a、109bは酸 化物半導体層107の端部を覆って設けられる。絶縁層111は酸化物半導体層107の 一部及び一対の第2の電極109a、109bを覆って設けられる。第3の電極113は 絶縁層111上に接して且つ一対の第2の電極109a、109bの間に設けられる。

また、一対の第2の電極109a、109bは、酸化物半導体層107の端部を覆って 設けられていることから、一対の第2の電極109a、109bは、酸化物半導体層10 7の端面に接している。それゆえ、酸化物半導体層107と接する領域において、一対の 第2の電極109a、109bの電極幅は、酸化物半導体層107に形成されるチャネル 幅よりも広くなる(図1(A)参照)。

さらに、図1(C)より、一対の第2の電極109a、109bは、酸化物半導体層1 07の端面に接していることから、一対の第2の電極109a、109bはヒートシンク となり、酸化物半導体層107に高いオン電流が流れる際に発生する熱を外部へと放散す ることができる。結果として、発熱によるトランジスタ100の劣化を抑制することがで きる。

また、トランジスタ100において、第1の電極103の電極幅は酸化物半導体層10 7のチャネル長方向の幅より広く、第3の電極113は絶縁層111を介して酸化物半導 体層107に重畳し、且つ第3の電極113の電極幅は少なくともチャネル長以上である 。

従って、一対の第2の電極109a、109bによって覆われていない酸化物半導体層 107の端部は、ゲート絶縁層105及び絶縁層111を介して第1の電極103及び第 3の電極113に覆われる。つまり、酸化物半導体層107の全ての端部は、第1の電極 103、一対の第2の電極109a、109b及び第3の電極113に覆われる。

ゲート絶縁層105及び絶縁層111を介する場合でも、酸化物半導体層107の端部 を覆うことで、ヒートシンクとなり得る。そのため、トランジスタ100は、酸化物半導 体層107に高いオン電流が流れる際に発生する熱を効果的に外部へと放散することがで き、発熱によるトランジスタ100の劣化を抑制することができる。

基板101は、フュージョン法やフロート法で作製される無アルカリガラス基板、後の 加熱処理に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ス テンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁膜を設 けた基板を適用しても良い。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以 上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、 アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい る。酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な 耐熱ガラスが得られる。このため、B₂O₃よりBaOを多く含むガラス基板を用いるこ とが好ましい。

なお、上記ガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶 縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。

基板101と第1の電極103の間に設けられる下地絶縁層102は、基板101から の不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程に よって、基板101がエッチングされることを防ぐ。そのため、下地絶縁層102の厚さ に限定はないが、下地絶縁層の厚さは50nm以上とすることが好ましい。なお、下地絶 縁層102は、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒 化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコンなどの酸化絶縁物又は窒化絶 縁物を単層構造又はこれらの積層構造として用いる。なかでも、窒化アルミニウム、窒化 酸化アルミニウム及び窒化シリコンは、熱伝導率の高いため、下地絶縁層102に用いる ことで、放熱性を良好にすることができる。さらに、LiやNaなどのアルカリ金属は、 後述する酸化物半導体層107にとって不純物であるため、その含有量を少なくすること が好ましく、基板101にアルカリ金属などの不純物を含むガラス基板を用いる場合、該 アルカリ金属の侵入防止のため、窒化シリコン、窒化アルミニウムなど窒化絶縁物を用い て形成することが好ましい。

ゲート電極となる第1の電極103は、モリブデン、チタン、タンタル、タングステン 、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分 とする合金材料を用いて形成することができる。また、第1の電極103は、単層構造又 は二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単 層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜 を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さ らにその上にチタン膜を形成する三層構造などが挙げられる。

第1の電極103の厚さは、特に限定はなく、上記列挙した材料で形成される導電膜の 電気抵抗や、導電膜の形成にかかる時間を考慮し、適宜決めることができる。

ゲート絶縁層105は、酸化物半導体層107に接するため高品質化が要求される。な ぜなら、酸化物半導体層107は、不純物を除去することによりi型化又は実質的にi型 化された酸化物半導体層(水素濃度が低減され、酸素が供給された酸化物半導体層)であ るため、界面準位、界面電荷に対して極めて敏感であり、ゲート絶縁層105との界面は 重要だからである。

ゲート絶縁層105は、上記列挙した酸化絶縁物で形成することができる。ゲート絶縁 層105は、酸化物半導体層107と接する部分において酸素を含むことが好ましく、特 にゲート絶縁層105中に化学量論比を超える量の酸素を含むことが好ましい。例えば、 化学量論比を超える量の酸素を含む酸化シリコン(SiO_2+α(ただし、α>0)とす る)でゲート絶縁層105を形成すればよい。ゲート絶縁層105を該酸化シリコンで形 成することによって、トランジスタ100の作製工程で行われる加熱処理時に、ゲート絶 縁層105に含まれる酸素の一部を酸化物半導体層107に供給することができ、トラン ジスタ100の電気特性を良好にすることができる。

さらに、ゲート絶縁層105は、単層構造としてもよいし、積層構造としてもよい。ま た、ゲート絶縁層105の厚さを厚くすることで、ゲートリーク電流を低減することがで きる。例えば、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi_x O_yx>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO_xN_y( x>0、y>0))、ハフニウムアルミネート(HfAl_xO_y(x>0、y>0))、 などのhigh−k材料を用いることでゲートリーク電流を低減できる。なお、ゲート絶 縁層の膜厚は、50nm以上500nm以下とするとよい。

酸化物半導体層107として、四元系金属酸化物であるIn−Sn−Ga−Zn系金属 酸化物や、三元系金属酸化物であるIn−Ga−Zn系金属酸化物、In−Sn−Zn系 金属酸化物、In−Al−Zn系金属酸化物、Sn−Ga−Zn系金属酸化物、Al−G a−Zn系金属酸化物、Sn−Al−Zn系金属酸化物、In−Hf−Zn系金属酸化物 、In−La−Zn系金属酸化物、In−Ce−Zn系金属酸化物、In−Pr−Zn系 金属酸化物、In−Nd−Zn系金属酸化物、In−Sm−Zn系金属酸化物、In−E u−Zn系金属酸化物、In−Gd−Zn系金属酸化物、In−Tb−Zn系金属酸化物 、In−Dy−Zn系金属酸化物、In−Ho−Zn系金属酸化物、In−Er−Zn系 金属酸化物、In−Tm−Zn系金属酸化物、In−Yb−Zn系金属酸化物、In−L u−Zn系金属酸化物や、二元系金属酸化物であるIn−Zn系金属酸化物、Sn−Zn 系金属酸化物、Al−Zn系金属酸化物、Zn−Mg系金属酸化物、Sn−Mg系金属酸 化物、In−Mg系金属酸化物、In−Ga系金属酸化物や、インジウム、スズ又は亜鉛 などを含む一元系金属酸化物を用いて形成することができる。なお、後述する結晶性酸化 物半導体の作製を考慮し、チャネル領域となる酸化物半導体層107は、上記に示した亜 鉛を含む金属酸化物、又は亜鉛及びインジウムを含む金属酸化物であることが好ましい。 ここで、例えば、In−Ga−Zn系金属酸化物とは、インジウム(In)、ガリウム( Ga)、亜鉛(Zn)を有する酸化物という意味であり、その組成比は特に問わない。ま た、InとGaとZn以外の元素を含んでいてもよい。

さらに、酸化物半導体層107は、水素などの不純物が十分に除去され、且つ酸素が十 分に供給されたものであることが好ましい。具体的には、酸化物半導体層107の水素濃 度は、5×10¹⁹atoms/cm³以下、好ましくは5×10¹⁸atoms/cm ³以下、より好ましくは5×10¹⁷atoms/cm³以下とする。なお、酸化物半導 体層107中の水素濃度は、二次イオン質量分析法(SIMS:Secondary I on Mass Spectroscopy)で測定される値である。また、酸化物半導 体層107は、酸素が十分に供給されることによって、エネルギーギャップ中の酸素欠損 に起因する欠陥準位が低減される。したがって、酸化物半導体層107は、水素等のドナ ーに起因するキャリア密度が1×10¹⁰cm⁻³以上1×10¹³cm⁻³以下となる 。このように、酸化物半導体層107に、i型化(真性化)又は実質的にi型化された酸 化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ100を得ること ができる。例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm) あたりの値)は100zA(1zA(ゼプトアンペア)は1×10⁻²¹A)以下、好ま しくは10zA以下となる。

また、LiやNaなどのアルカリ金属は、含有量を少なくすることが好ましく、酸化物 半導体層107中のアルカリ金属元素の濃度は、2×10¹⁶cm⁻³以下、好ましくは 、1×10¹⁵cm⁻³以下にすることが好ましい。さらに、アルカリ土類金属も不純物 であるため、含有量を少なくすることが好ましい。以下に理由を示す。酸化物半導体は不 純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナ トリウム(Na)のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使え ると指摘されている(神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス 開発の現状」、固体物理、2009年9月号、Vol.44、pp.621−633.) 。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素で はないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない 場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物半導体層に接す る絶縁膜が酸化物である場合、該絶縁膜中に拡散してNa⁺となる。また、Naは、酸化 物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、 その結合中に割り込む。その結果、例えば、しきい値電圧がマイナス方向にシフトするこ とによってゲート電極に電圧が印加されていない状態(Vg=0)でもドレイン電流が流 れるノーマリーオン化、及び電界効果移動度の低下等の、電気特性の劣化が起こり、加え て、電気特性のばらつきも生じる。この不純物によりもたらされる電気特性の劣化と、電 気特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れ る。

In−Ga−Zn系金属酸化物は、無電界時の抵抗が十分に高く、オフ電流を十分に小 さくすることが可能であり、また、電界効果移動度も高いため、本発明の一態様のトラン ジスタに用いる半導体材料として、好適である。

トランジスタ100のように、シリコン半導体をチャネル形成領域に用いるより、酸化 物半導体を用いる方が形成される空乏層は厚くなる。したがって、チャネル領域は、酸化 物半導体の深さ方向にも形成されるため厚くなる。さらに、酸化物半導体の厚さに応じて 多くのキャリアを流すことが可能になることから、結果として高いオン電流を得ることが できる。

また、トランジスタ100のドレイン耐圧は酸化物半導体層107の膜厚に依存するた め、ドレイン耐圧を高くするためには、酸化物半導体層107の厚さは厚い方が好ましく 、所望のドレイン耐圧に見合う厚さを選択すればよい。

したがって、酸化物半導体層107の厚さは、オン電流及びドレイン耐圧の電気特性を 考慮して、0.1μm以上50μm以下、好ましくは0.5μm以上20μm以下とする ことがよい。

ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。

半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界に より加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が 高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され 、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝 突イオン化は、キャリア(電子、正孔)が半導体のバンドギャップ以上の運動エネルギー を有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバ ンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾 向が知られている。

酸化物半導体のバンドギャップは、約3.15eV程度であり、シリコンのバンドギャ ップの約1.12eV程度に比べて大きいため、アバランシェ降伏が起こりにくい。この ため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加され てもオン電流の指数関数的急上昇が生じにくい。

次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。

ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート 絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成す ることにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じるこ とであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入(CH E注入)とドレインアバランシェホットキャリア注入(DAHC注入)がある。

シリコン半導体はバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子 が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加 する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、 アバランシェ降伏が生じにくく、シリコン半導体と比べてホットキャリア劣化の耐性が高 い。以上より、酸化物半導体を用いたトランジスタは高いドレイン耐圧を有するといえ、 絶縁ゲート型電界効果トランジスタ(Insulated−Gate Field−Ef fect Transistor(IGFET))、接合型電界効果トランジスタ及びシ ョットキーバリアダイオードなど、大電力用途の半導体装置に好適である。

一対の第2の電極109a、109bは、第1の電極103の説明で列挙した材料を用 いて形成することができる。電極の厚さ及び構造は、第1の電極103の説明をもとに適 宜選択すればよい。なお、一対の第2の電極109a、109bは、酸化物半導体層10 7にオン電流が流れる際に発生する熱を外部へ放散するヒートシンクとして機能するため 、熱を伝熱しやすい金属材料又は合金材料で形成することが好ましい。

絶縁層111は、ゲート絶縁層105の説明で列挙した酸化絶縁物で形成することがで きる。絶縁層111も酸化物半導体層107と接するため、酸化物半導体層107と接す る部分において酸素を含むことが好ましく、特に化学量論比を超える量の酸素を含む酸化 シリコン(SiO_2+α(ただし、α>0)とする)で形成することが好ましい。絶縁層 111を該酸化シリコンで形成することによって、トランジスタ100の作製工程で行わ れる加熱処理時に、絶縁層111に含まれる酸素の一部を酸化物半導体層107に供給す ることができ、トランジスタ100の電気特性を良好にすることができる。また、絶縁層 111にゲート絶縁層105で説明したhigh−k材料を用いてもよい。さらに、絶縁 層111は、単層構造としてもよいし、積層構造としてもよい。また、絶縁層111の厚 さを厚くすることで、バックゲート側においてのゲートリーク電流を低減することができ る。絶縁層111の膜厚は、50nm以上500nm以下とするとよい。

バックゲート電極となる第3の電極113は、第1の電極103の説明で列挙した材料 を用いて形成することができ、第3の電極113の厚さ及び構造については、第1の電極 103の説明をもとに適宜選択すればよい。

信頼性の観点において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照 射、熱や電界がかかることで、電気特性が変化する。該電気特性の変化には、例えば、ゲ ート電極に電圧が印加されていない状態(Vg=0)でもドレイン電流が流れるノーマリ ーオン化がある。電子が多数キャリアであるnチャネル型トランジスタの場合、ドレイン 電流における電子は、空乏層が形成される領域を流れる。そのため、該トランジスタにお いて、電子が流れる領域は、一対の第2の電極109a、109b及び絶縁層111が設 けられている酸化物半導体層107の上面近傍の領域を含む。それゆえ、酸化物半導体層 107と接する絶縁層111(特に、酸化物半導体層107と接する絶縁層111の下面 近傍の領域)に正孔(ホール)が誘起され、時間と共にノーマリーオン化すると考えられ る。そこで、本実施の形態で説明するトランジスタは、第3の電極113を有するデュア ルゲート型であるため、第3の電極113に電圧を任意に印加することができ、しきい値 電圧(Vth)を制御することでき、ノーマリーオン化を抑制することができる。

また、本実施の形態で説明するトランジスタはデュアルゲート型であることから、第3 の電極113に電圧を印加することができ、酸化物半導体層107を厚く形成した場合で も効率よくチャネルを形成することができ、高いオン電流を得ることができる。

ここで、第3の電極113の形状について、図2を用いて説明する。

図2(A)に示す第3の電極113は、図1(A)で示した第3の電極113の形状と 同じである。第3の電極113は、第1の電極103と平行且つ絶縁層111を介して一 対の第2の電極109a、109bと重畳する構成である。この場合、第3の電極113 に印加する電圧と、第1の電極103に印加する電圧を、それぞれ任意に制御することが 可能である。

また、図2(B)に示す第3の電極113は、第1の電極103と平行であるが、一対 の第2の電極109a、109bと重畳しない構成である。この構成においても、第3の 電極113に印加する電圧と、第1の電極103に印加する電圧を、それぞれ任意に制御 することが可能である。

さらに、図2(C)に示す第3の電極113は、第1の電極103に接続させることが できる。即ち、ゲート絶縁層105及び絶縁層111に形成した開口部150において、 第1の電極103及び第3の電極113が接続する構成である。この構成では、第3の電 極113に印加される電圧と、第1の電極103に印加される電圧は等しい。

また、図2(D)に示すように、第3の電極113は、第1の電極103と接続せず、 フローティングとなる構成としてもよい。

さらに、図2(C)及び図2(D)に示した構成において、第3の電極113は絶縁層 111を介して一対の第2の電極109a、109bと重畳する構成であってもよい。

トランジスタ100において、図1には図示していないが、絶縁層111及び第3の電 極113上に保護絶縁層を設ける構成であってもよい。

次に、トランジスタ100の作製方法について図3を用いて説明する。

基板101の上に下地絶縁層102を形成する。本工程を行うことで、ガラス基板の不 純物が作製するトランジスタに混入することを防ぐことができる。

下地絶縁層102は、スパッタリング法、CVD法、塗布法などで形成することができ る。本実施の形態では、シリコンターゲットを用いてスパッタリング法により酸化シリコ ン膜を形成する。なお、下地絶縁層102を形成した後、下地絶縁層102中の水分及び 水素を除くために基板101を加熱処理してもよい。

次いで、下地絶縁層102上に第1の電極103を形成する。なお、第1の電極103 を形成する工程は、配線104(図1(A)参照)の形成工程を兼ねている。第1の電極 103は、基板101上に導電膜をスパッタリング法、真空蒸着法、又はCVD法で形成 し、該導電膜上に第1のフォトリソグラフィ工程によりレジストマスクを形成し、該レジ ストマスクを用いて導電膜をエッチングして、形成することができる。又は、フォトリソ グラフィ工程を用いず、印刷法、インクジェット法でレジストマスクを形成することで、 第1の電極103を形成する工程数を削減することができる。なお、第1の電極103の 端部をテーパ形状とすると、後に形成されるゲート絶縁層105の被覆性が向上するため 好ましい。なお、レジストマスクを後退させつつエッチングすることでテーパ形状とする ことができる。

本実施の形態では、厚さ150nmの導電膜(例えば、タングステン膜)をスパッタリ ング法で形成し、第1のフォトリソグラフィ工程で形成したレジストマスクを用いてエッ チングし、第1の電極103を形成する。なお、本明細書において明記されていない場合 でも、レジストマスク用いるエッチング工程には、該レジストマスクを除去する工程も含 まれているものとする。

次いで、第1の電極103を覆うゲート絶縁層105を形成する。ゲート絶縁層105 は、後に形成される酸化物半導体層107と接するため、高品質化が要求される。高品質 なゲート絶縁層105と接することで酸化物半導体層107とゲート絶縁層105の界面 準位が低減し、界面特性を良好にすることができ、結果として完成したトランジスタ10 0の電気特性を良好にすることができるからである。

ゲート絶縁層105は、下地絶縁層102の説明で列挙した方法で形成することができ る。本実施の形態では、ゲート絶縁層105として、化学量論比を超える量の酸素を含む 酸化シリコン(SiO_2+α(ただし、α>0)とする)を形成する。なお、形成する酸 化シリコンの厚さは200nmとする。

スパッタリング法により上記酸化シリコンを形成する場合には、ターゲットとしてシリ コンターゲット又は石英ターゲットを用い、スパッタリングガスとして酸素、又は、酸素 及びアルゴンの混合ガスを用いて行う。この際、処理室内に残留する水素、水、水酸基又 は水素化物などを除去しつつゲート絶縁層105を形成することが好ましい。処理室内に 残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを 用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオン ポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段として は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用 いて排気した処理室では、水素、水、水酸基又は水素化物などが排気されるため、該処理 室でゲート絶縁層105を形成すると、ゲート絶縁層105に含まれる水素、水、水酸基 又は水素化物の濃度を低減できる。

また、ゲート絶縁層105を形成する際に用いるスパッタリングガスは、水素、水、水 酸基又は水素化物などの不純物が濃度ppm程度、濃度ppb程度にまで除去された高純 度ガスを用いることが好ましい。

本実施の形態では、基板101を処理室へ搬送し、水素、水、水酸基又は水素化物など が除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用い て、基板101にゲート絶縁層105として、上記酸化シリコンを形成する。なお、基板 101を加熱しながら、ゲート絶縁層105を形成してもよい。

また、ゲート絶縁層105を積層構造で形成する場合、例えば、上記酸化シリコンと基 板101との間に窒化シリコンを形成すればよい。該窒化シリコンはシリコンターゲット を用いて、水素、水、水酸基又は水素化物などが除去された高純度の窒素を含むスパッタ リングガスを用いて形成する。さらに、上記酸化シリコン膜と同様に、処理室内に残留す る水素、水、水酸基又は水素化物などを除去しつつ該窒化シリコン膜を形成することが好 ましい。

ゲート絶縁層105として窒化シリコン及び酸化シリコンを積層する場合、同じ処理室 で、共通のシリコンターゲットを用いて、窒化シリコンと酸化シリコンを形成することが できる。その場合、先に窒素を含むスパッタリングガスを導入して、処理室内に装着され たシリコンターゲットを用いて窒化シリコンを形成し、次に酸素を含むスパッタリングガ スに切り替えて、同じシリコンターゲットを用いて酸化シリコンを形成する。この方法に より、大気に曝露せずに窒化シリコン及び酸化シリコンを連続して形成することができる ため、窒化シリコン表面に水素、水、水酸基又は水素化物などが吸着されることを防止す ることができる。

また、ゲート絶縁層105を形成する前、処理室の内壁や、ターゲット表面やターゲッ ト材料中に残存している水素、水、水酸基又は水素化物を除去するためにプリヒート処理 を行うことが好ましい。プリヒート処理を終えたら、基板101又は該処理室を冷却した 後、大気にふれることなくゲート絶縁層105を形成する。この場合、ターゲット冷却液 は、水ではなく油脂等を用いるとよい。

また、ゲート絶縁層105をCVD法で形成する際は、例えば、μ波(例えば、周波数 2.45GHz)を用いた高密度プラズマCVDにより形成することで、緻密で絶縁耐圧 の高い高品質なゲート絶縁層を形成できる。また、高密度プラズマCVDにより得られた ゲート絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度 プラズマCVDにより得られるゲート絶縁層は、厚さを精密に制御することができる。

次いで、ゲート絶縁層105を介して第1の電極103と重畳するように酸化物半導体 膜106を形成する。酸化物半導体膜106は、ゲート絶縁層105上にスパッタリング 法、分子線エピタキシー法、原子層堆積法、パルスレーザー蒸着法、塗布法、又は印刷法 等により形成できる。

本実施の形態では、スパッタリング法により酸化物半導体膜106を形成する。酸化物 半導体膜106は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する 水分を除去しつつ、水素、水、水酸基又は水素化物などが除去されたスパッタリングガス を導入し、金属酸化物をターゲットとしてゲート絶縁層105上に酸化物半導体膜106 を形成する。処理室内に残留する水素、水、水酸基又は水素化物などを除去するには、ゲ ート絶縁層105を形成する際と同様にすればよい。これにより、水素、水、水酸基又は 水素化物など(より好ましくは炭素原子を含む化合物も)などの不純物が処理室から排気 されるため、酸化物半導体膜106に含まれる該不純物の濃度を低減できる。また、基板 101を加熱しながら酸化物半導体膜106を形成してもよい。

酸化物半導体膜106をスパッタリング法で作製するためのターゲットは、少なくとも 亜鉛を含む金属酸化物ターゲット、又は、少なくとも亜鉛を含み且つインジウムを含む金 属酸化物ターゲットを用いることができる。本実施の形態では、In−Ga−Zn系金属 酸化物ターゲット(In₂O₃:Ga₂O₃:ZnO=1:1:2[mol数比])を用 いて、厚さ500nmの酸化物半導体膜106を成膜する。また、金属酸化物ターゲット の他の例としては、In₂O₃:Ga₂O₃:ZnO=1:1:1[mol数比]の組成 比を有するターゲット、In:Ga:Zn=1:1:0.5[原子数比]の組成比を有す るターゲット、In:Ga:Zn=1:1:1[原子数比]の組成比を有するターゲット などがある。また、列挙した金属酸化物ターゲットにおいて、SiO₂を2重量%以上1 0重量%以下で含んでいてもよい。なお、金属酸化物ターゲットの充填率は90%以上1 00%以下、好ましくは95%以上99.9%以下である。充填率の高い金属酸化物ター ゲットを用いて形成した酸化物半導体膜は緻密な膜となる。

酸化物半導体膜106は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又 は希ガス(代表的にはアルゴン)及び酸素雰囲気下で形成する。酸化物半導体膜106を 形成する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が 、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが好ましい。

形成条件の一例は、基板101とターゲットの間との距離を170mm、基板温度25 0℃、圧力0.4Pa、直流(DC)電源0.5kWである。

また、酸化物半導体膜106に水素がなるべく含まれないようにするために、前処理と して、ゲート絶縁層105までの形成工程を経た基板101を予備加熱し、基板101に 吸着されていた水素、水、水酸基又は水素化物などの不純物を脱離し排気することが好ま しい。なお、予備加熱時はクライオポンプで排気することが好ましい。なお、この予備加 熱の処理は省略してもよい。またこの予備加熱は、第1の電極103を形成する前の基板 101に行ってもよいし、後に形成する酸化物半導体層107を形成した後の基板101 に行ってもよい。

なお、酸化物半導体膜106をスパッタリング法により形成する前に、アルゴンガスを 導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層105の表面に付着して いるゴミや酸化膜を除去することで、ゲート絶縁層105と酸化物半導体膜106との界 面における抵抗を低減することができるため好ましい。逆スパッタとは、アルゴン雰囲気 下で基板にRF電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する 方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、 アルゴン雰囲気に酸素、水素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン 雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

ここまでの工程で得られた構成を図3(A)に示す。

次いで、第2のフォトリソグラフィ工程により形成したレジストマスクを用いて酸化物 半導体膜106をエッチングして、第1の島状の酸化物半導体層を形成する。

第1の島状の酸化物半導体層を形成する工程について説明する。第1の島状の酸化物半 導体層は、第2のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチ ングすることで形成される。第2のフォトリソグラフィ工程は、第1のフォトリソグラフ ィ工程と同様である。

酸化物半導体膜106のエッチングは、ドライエッチングでもウェットエッチングでも よい。さらには、これらを組み合わせて用いてもよい。ウェットエッチングするエッチン グ液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水(31重量%過酸化水素 水:28重量%アンモニア水:水=5:2:2)などを用いることができる。また、IT O07N(関東化学社製)を用いてもよい。

また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によ って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料 を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収し て再利用することにより、資源を有効活用し低コスト化することができる。

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例 えば塩素(Cl₂)、塩化硼素(BCl₃)、塩化珪素(SiCl₄)、四塩化炭素(C Cl₄)など)が好ましい。

また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF₄)、弗化硫黄(S F₆)、弗化窒素(NF₃)、トリフルオロメタン(CHF₃)など)、臭化水素(HB r)、酸素(O₂)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガス を添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型RIE(Reactive Ion Etc hing)法や、ICP(Inductively Coupled Plasma:誘 導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングで きるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加 される電力量、基板側の電極温度など)を適宜調節する。

次いで、得られた第1の島状の酸化物半導体層に対して第1の加熱処理を行い、酸化物 半導体層126を形成する。

第1の加熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板1 01の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、 第1の島状の酸化物半導体層に対して窒素、希ガスなどの不活性ガス雰囲気下において4 50℃において1時間の加熱処理を行う。その後、大気に触れさせないようにすることで 、水素、水、水酸基又は水素化物などが酸化物半導体層126に再侵入することを防ぐ。 この結果、水素濃度が低減された酸化物半導体層126を得ることができる。即ち、第1 の加熱処理によって第1の島状の酸化物半導体層の脱水化及び脱水素化の少なくとも一方 を行うことができる。

さらに、第1の加熱処理には、脱水化及び脱水素化の他に、ゲート絶縁層105に酸素 が含まれる場合、該酸素の一部が第1の島状の酸化物半導体層との界面又はその近傍に拡 散させる処理も兼ねる。この処理の結果、酸素欠損が低減した酸化物半導体層126が得 られる。

なお、第1の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガ スに、水素、水、水酸基又は水素化物などが含まれないことが好ましい。又は、加熱処理 装置に導入する窒素、又はヘリウム、ネオン、アルゴンなどの希ガスの純度を、6N(9 9.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度 を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。

第1の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの 熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気 炉や、GRTA(Gas Rapid Thermal Anneal)装置、LRTA (Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲ ンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧 ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、 被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装 置である。

また、第1の加熱処理は、第1の島状の酸化物半導体層を形成する前、すなわち酸化物 半導体膜106に行っても良い。その場合には、第1の加熱処理後に、加熱装置から基板 を取り出し、第2のフォトリソグラフィ工程及びエッチング工程を行う。

ここまでの工程で得られた構成を図3(B)に示す。

次いで、ゲート絶縁層105及び酸化物半導体層126上に、一対の第2の電極109 a、109bに加工される導電膜を形成する。その後、該導電膜を第3のフォトリソグラ フィ工程により形成したレジストマスクを用いてエッチングし、一対の第2の電極109 a、109bを形成する。一対の第2の電極109a、109bの形成方法は、第1の電 極103の形成方法と同様とすればよい。本実施の形態では、チタンを用いてスパッタリ ング法により厚さ150nmの導電膜を形成する。なお、一対の第2の電極109a、1 09bを形成する工程は、配線110(図1(A)参照)の形成工程を兼ねている。

ここまでの工程で得られた構成を図3(C)に示す。

次に、一対の第2の電極109a、109b及び酸化物半導体層126の一部に接して 、絶縁層111を形成する。絶縁層111の形成方法は、ゲート絶縁層105の形成方法 と同様とすればよい。本実施の形態では、絶縁層111をスパッタリング法により酸化シ リコンで形成する。なお、絶縁層111の厚さは200nmとする。その後、第1の加熱 処理とは加熱温度が異なる第2の加熱処理を行う。第2の加熱処理によって、ゲート絶縁 層105及び絶縁層111に含まれる酸素の一部が酸化物半導体層126に供給され、酸 化物半導体層107が形成される。第2の加熱処理は、加熱温度が高いほど、光照射又は BTストレスが与えられることによって生じるしきい値電圧の変化量が小さくなる。しか し、該加熱温度を320℃より高くするとオン特性の低下が生じる。従って、第2の加熱 処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、200℃以上 400℃、好ましくは250℃以上320℃以下とする。また、この加熱処理の加熱時間 は1分以上24時間以下とする。なお、第2の加熱処理は、後に形成する第3の電極11 3を形成した後に行ってもよい。さらに、水分の侵入防止や、アルカリ金属の侵入防止の ため、絶縁層111上に窒化シリコンを形成してもよい。LiやNaなどのアルカリ金属 は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層107中に2 ×10¹⁶cm⁻³以下、好ましくは、1×10¹⁵cm⁻³以下とする。さらに、アル カリ土類金属も不純物であるため、含有量を少なくすることが好ましい。なお、後述する 第3の電極113を形成した後に、保護絶縁層として窒化シリコンを形成してもよい。そ の場合は、保護絶縁層に開口部を設けて、第1の電極103、一対の第2の電極109a 、109b及び第3の電極113と電気的に接続される導電膜を形成するなどの工程など 適宜行う。

次に、絶縁層111に接して、且つ酸化物半導体層107のチャネル形成領域と重畳す るようにして第3の電極113を形成する。絶縁層111上に導電膜を形成し、その後、 該導電膜に第4のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチ ングし、第3の電極113を形成する。第3の電極113の形成方法は、第1の電極10 3の形成方法と同様とすればよい。本実施の形態では、モリブデンを用いてスパッタリン グ法により、厚さ150nmの導電膜を形成する。なお、第3の電極113を形成する工 程は、配線114(図1(A)参照)の形成工程を兼ねている。

ここまでの工程で得られた構成を図3(D)に示す。

以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素 子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組 み合わせて実施することが可能である。

(実施の形態2) 本実施の形態では、実施の形態1で示した非線形素子と構成が一部異なる非線形素子に ついて説明する。なお、本実施の形態においてもトランジスタを例に説明する。

図4(A)は、トランジスタ200の平面図であり、図4(B)は、トランジスタ20 0のE−F間における断面図である。図4(C)は、トランジスタ200のG−H間にお ける断面図である。なお、トランジスタ200はトランジスタ100の変形例であるため 、図4において、図1と同一の箇所には同じ符号を用い、同じ符号の詳細については省略 する。

図4(B)より、トランジスタ200は、デュアルゲート型のトランジスタであり、基 板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、酸化物半導 体層107、n⁺層117a、117b、一対の第2の電極109a、109b、絶縁層 111、第3の電極113が設けられている。

第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1 の電極103を覆って設けられる。酸化物半導体層107はゲート絶縁層105に接して 且つ第1の電極103と重畳して設けられる。n+層117a、117bはゲート絶縁層 105及び酸化物半導体層107の端部を覆って設けられる。一対の第2の電極109a 、109bはn⁺層117a、117b上、且つ酸化物半導体層107の端部を覆って設 けられる。絶縁層111は酸化物半導体層107の一部及び一対の第2の電極109a、 109bを覆って設けられる。第3の電極113は絶縁層111上に接して且つ一対の第 2の電極109a、109bの間に設けられる。

酸化物半導体層107と一対の第2の電極109a、109bとの間にn⁺層117a 、117bを形成することによって、酸化物半導体層107と一対の第2の電極109a 、109bの接触抵抗を低減することができるため、高いオン電流を得ることができる。 また、n⁺層117a、117bを形成することによって、寄生抵抗の低減、さらにはB T試験におけるマイナスゲート・ストレスを与えた前後のオン電流の変化量(Ion劣化 )を抑制することができる。

さらに、図1(C)は一対の第2の電極109a、109bの一方のみを図示している が、n⁺層117a、117bは、一対の第2の電極109a、109bをマスクとして エッチング工程を行うために、一対の第2の電極109a、109bから端部がはみ出す ように加工される。したがって、トランジスタ200のチャネル長は、n⁺層117a、 117bの間隔によって決定される。また、一対の第2の電極109a、109bは、n ⁺層117a、117bを介して酸化物半導体層107の端面と対向しているが、n⁺層 117a、117bは極端に厚く形成されるわけではなく、酸化物半導体層107に発生 する熱の伝達を遮らないため、実施の形態1と同様に、ヒートシンクとなる。その結果、 酸化物半導体層107に高いオン電流が流れる際に発生する熱を外部へと放散することが でき、発熱によるトランジスタ200の劣化を抑制することができる。

以下、トランジスタ200を作製する工程を説明する。トランジスタ200を作製する 工程は、n⁺層117a、117bを設ける工程以外、トランジスタ100の作製工程と 同一である。従って、図3(A)、図3(B)及び図5を参照して説明する。

実施の形態1に示した作製工程に従って(図3(A)の構成を経て)、図3(B)の構 成を得る。

次いで、ゲート絶縁層105及び酸化物半導体層107の上に、In−Zn系金属酸化 物、In−Sn系金属酸化物、インジウム又はスズを含む一元系金属酸化物を用い、n⁺ 層117a、117bとなる膜115を1nm以上200nm以下の厚さで形成する。膜 115の形成方法は、酸化物半導体層107の形成方法と同様とすればよい。また、n⁺ 層として上記の材料にSiO₂を含ませてもよい。本実施の形態では、SiO₂を含むI n−Sn系金属酸化物膜を100nmの厚さで形成する。

次いで、n⁺層となる膜115の上に一対の第2の電極109a、109bを形成する ための導電膜108を形成する(図5(A)参照)。該導電膜を加工して、一対の第2の 電極109a、109bを形成する。なお、一対の第2の電極109a、109bを形成 する工程は、配線110(図4(A)参照)の形成工程を兼ねている。

次いで、一対の第2の電極109a、109bをマスクとして、膜115を加工してn ⁺層117a、117bを形成する。該加工により、n⁺層117a、117bは一対の 第2の電極109a、109bから端部がはみ出るようにして形成される(図5(B)参 照)。従って、トランジスタ200のチャネル長は、n⁺層117a、117bの間隔に よって決定される。一方、実施の形態1に示すトランジスタ100のチャネル長は、一対 の第2の電極109a、109bの間隔によって決定される。なお、n⁺層117a、1 17bの端部のテーパ角(n⁺層117a、117bの側面が基板101の平面となす角 )は、30度以下とするのがよい。

以降の工程は、実施の形態1と同一であり、酸化物半導体層107の一部及び一対の第 2の電極109a、109bを覆う絶縁層111を形成する。さらに、絶縁層111に接 して、且つ酸化物半導体層107のチャネル形成領域と重畳するようにして第3の電極1 13を形成する(図5(C)参照)。各工程の詳細は実施の形態1と同様である。

以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素 子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組 み合わせて実施することが可能である。

(実施の形態3) 本実施の形態では、実施の形態1で示した非線形素子と構成が一部異なる非線形素子に ついて説明する。なお、本実施の形態においてもトランジスタを例に説明する。

本実施の形態で示すトランジスタ300は、実施の形態1で示したトランジスタ100 の酸化物半導体層107が、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化 物半導体層107bからなる結晶性酸化物半導体積層120に置き換わったトランジスタ である。つまり、トランジスタ300の平面構造は、トランジスタ100の平面構造と同 じであるため、トランジスタ300の平面図は、図1(A)を参照できる。図6(A)は 、トランジスタ300のA−B間における断面図である。図6(B)は、トランジスタ3 00のC−D間における断面図である。なお、トランジスタ300はトランジスタ100 の変形例であるため、図6において、図1と同一の箇所には同じ符号を用い、同じ符号の 詳細ついては省略する。

図6(A)より、トランジスタ300は、デュアルゲート型のトランジスタであり、基 板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、結晶性酸化 物半導体積層120、一対の第2の電極109a、109b、絶縁層111、第3の電極 113が設けられている。

第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1 の電極103を覆って設けられる。結晶性酸化物半導体積層120はゲート絶縁層105 に接して且つ第1の電極103と重畳して設けられる。一対の第2の電極109a、10 9bは結晶性酸化物半導体積層120の端部を覆って設けられる。絶縁層111は結晶性 酸化物半導体積層120の一部及び一対の第2の電極109a、109bを覆って設けら れる。第3の電極113は絶縁層111上に接して且つ一対の第2の電極109a、10 9bの間に設けられる。

また、一対の第2の電極109a、109bは、結晶性酸化物半導体積層120の端部 を覆って設けられていることから、一対の第2の電極109a、109bは、結晶性酸化 物半導体積層120の端面に接している。それゆえ、少なくとも結晶性酸化物半導体積層 120と接する領域において、一対の第2の電極109a、109bの電極幅は、結晶性 酸化物半導体積層120に形成されるチャネル幅よりも広くなる(図1(A)参照)。

さらに、図6(B)は一対の第2の電極109a、109bの一方のみを図示している が、一対の第2の電極109a、109bが結晶性酸化物半導体積層120の端面に接し ていることから、一対の第2の電極109a、109bは、他の実施の形態と同様に、ヒ ートシンクとなり、結晶性酸化物半導体積層120に高いオン電流が流れる際に発生する 熱を外部へと放散することができる。結果として、発熱によるトランジスタ300の劣化 を抑制することができる。

ここで、結晶性酸化物半導体積層120について説明する。結晶性酸化物半導体積層1 20は、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107b の積層構造である。

第1の結晶性酸化物半導体層107aはc軸配向を有している。また、第2の結晶性酸 化物半導体層107bもc軸配向を有している。ただし、第1の結晶性酸化物半導体層1 07a及び第2の結晶性酸化物半導体層107bは、単結晶構造ではなく、非晶質構造で もない構造であり、c軸配向を有した結晶(C Axis Aligned Cryst al; CAACとも呼ぶ)を含む酸化物を有する。

CAACを含む酸化物とは、結晶がc軸配向し、且つab面、表面又は界面の方向から 見て三角形状又は六角形状の原子配列を有し、c軸においては、金属原子が層状に配列し 、又は金属原子と酸素原子が層状に配列し、ab面(あるいは表面又は界面)においては 、a軸又はb軸の向きが異なる(c軸を中心に回転した)結晶を含む酸化物をいう。

広義には、CAACを含む酸化物とは、非単結晶であって、そのab面に垂直な方向か ら見て、三角形若しくは六角形、又は正三角形若しくは正六角形の原子配列を有し、且つ c軸に垂直な方向から見て、金属原子が層状に配列した相、又は金属原子と酸素原子が層 状に配列した相を含む酸化物をいう。

また、CAACは結晶化した領域(結晶領域)を含むが、一つの結晶領域と他の結晶領 域の境界を明確に判別できなくてもよい。つまり、第1の結晶性酸化物半導体層107a 及び第2の結晶性酸化物半導体層107bは、一部に結晶粒界を有している。

また、CAACに酸素が含まれる場合、酸素の一部は窒素で置換されていてもよい。ま た、CAACを構成する個々の結晶領域のc軸は一定の方向(例えば、CAACを支持す る基板面又はCAACの表面、膜面若しくは界面などに垂直な方向)に揃えられていても よい。又は、CAACを構成する個々の結晶領域のab面の法線は一定の方向(例えば、 基板面、表面、膜面若しくは界面などに垂直な方向)であってもよい。

なお、CAACは、その組成などに応じて、導体であってもよいし、半導体であっても よいし、絶縁体であってもよい。また、CAACは、その組成などに応じて、可視光に対 して透明であってもよいし、不透明であってもよい。

このようなCAACの例として、膜状に形成され、膜表面、基板面、又は界面に垂直な 方向から観察すると三角形又は六角形の原子配列が確認され、且つその膜の断面に金属原 子又は金属原子と酸素原子(あるいは窒素原子)の層状配列が観察される結晶などを挙げ ることができる。

第1の結晶性酸化物半導体層107a及び第2の結晶性酸化物半導体層107bは、少 なくとも亜鉛を含む金属酸化物、又は少なくとも亜鉛及びインジウムを含む金属酸化物で あることが好ましい。例えば、実施の形態1で列挙した金属酸化物のうち、四元系金属酸 化物であるIn−Sn−Ga−Zn系金属酸化物や、三元系金属酸化物であるIn−Ga −Zn系金属酸化物、In−Sn−Zn系金属酸化物、In−Al−Zn系金属酸化物、 Sn−Ga−Zn系金属酸化物、Al−Ga−Zn系金属酸化物、Sn−Al−Zn系金 属酸化物や、二元系金属酸化物であるIn−Zn系金属酸化物、Sn−Zn系金属酸化物 、Al−Zn系金属酸化物や、Znを含む一元系金属酸化物などを用いて形成することが できる。

第1の結晶性酸化物半導体層107aの形成は、スパッタリング法を用い、そのスパッ タリング法で形成するときの基板温度は200℃以上400℃以下とし、形成後に第1の 加熱処理(400℃以上750℃以下)を行うことで得ることができる。

ここで、CAACの結晶構造の一例について説明する。第1の加熱処理の温度にもよる が、第1の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって 結晶成長し、c軸配向した結晶が得られる。第1の加熱処理によって、亜鉛と酸素が膜表 面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結 晶(図7(A)に平面模式図を示す)が最表面に1層又は複数層形成され、これが膜厚方 向に成長して重なり積層となる。図7(A)において、白丸が亜鉛原子であり、黒丸が酸 素原子を示している。加熱処理の温度を上げると表面から内部、そして内部から底部と結 晶成長が進行する。また、図7(B)に二次元結晶が結晶成長して積層された一例として 二次元結晶の6層の積層を模式的に示す。

ゲート絶縁層105中に酸素が含まれる場合、第1の加熱処理によって、該酸素一部が 第1の結晶性酸化物半導体層107aとの界面又はその近傍に拡散し、第1の結晶性酸化 物半導体層107aの酸素欠損を低減する。従って、ゲート絶縁層105としては、膜中 (バルク中)、又は第1の結晶性酸化物半導体層107aとゲート絶縁層105の界面、 には少なくとも化学量論比を超える量の酸素が含まれることが好ましい。

第2の結晶性酸化物半導体層107bの形成は、スパッタリング法を用い、その成膜時 における基板温度は200℃以上400℃以下とする。形成時における基板温度を200 ℃以上400℃以下とすることにより、第1の結晶性酸化物半導体層107aの表面上に 接して形成される酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせるこ とができる。そして、形成後に第2の加熱処理(400℃以上750℃以下)を行うこと が好ましい。第2の加熱処理は、窒素雰囲気下、酸素雰囲気下、又は窒素と酸素の混合雰 囲気下で行うことにより、第2の結晶性酸化物半導体層107bの高密度化及び酸素欠損 の減少を図ることができる。第2の加熱処理によって、第1の結晶性酸化物半導体層10 7aを核として膜厚方向、即ち底部から内部に結晶成長が進行して第2の結晶性酸化物半 導体層107bが形成される。

トランジスタ100と同様に、トランジスタ300においても結晶性酸化物半導体積層 120は厚いほうが、ソース電極及びドレイン電極間で大電流を確保することができる。

さらに、トランジスタ300のドレイン耐圧は結晶性酸化物半導体積層120の厚さに 依存するため、ドレイン耐圧を高くするためには、厚い方が好ましく、所望のドレイン耐 圧に見合う厚さを選択すればよい。

故に、オン電流量及びドレイン耐圧を考慮して、結晶性酸化物半導体積層120の厚さ は、0.1μm以上50μm以下、好ましくは0.5μm以上20μm以下とすることが 良い。

また、結晶性酸化物半導体積層120をチャネル形成領域とするトランジスタ300は 、界面に沿った方向において、秩序化が進んでいる。したがって、トランジスタ300に おいては、結晶性酸化物半導体積層120の界面に沿ってキャリアが流れる場合、つまり 、a−b面に対して略平行にキャリアが流れる場合、その流れに対して、結晶性酸化物半 導体積層120は妨げにならない。したがって、光照射又はBTストレスが与えられても 、トランジスタ300の電気特性の劣化は抑制される。

なお、第1の結晶性酸化物半導体層107a上に第2の結晶性酸化物半導体層107b を形成する2層構造に限定されず、第2の結晶性酸化物半導体層107bの形成後に第3 の結晶性酸化物半導体層を形成するプロセスと加熱処理のプロセスを繰り返し行って、3 層以上の積層構造としてもよい。

以下、トランジスタ300を作製する工程を説明する。トランジスタ300を作製する 工程は、結晶性酸化物半導体積層120の作製工程以外、トランジスタ100の作製工程 と同一である。従って、図8を用いて説明する。

実施の形態1に示した作製工程に従って、ゲート絶縁層105までを形成し、図8(A )に示す構成を得る。

次いで、ゲート絶縁層105上に第1の酸化物半導体膜を形成する。形成する酸化物半 導体膜の厚さは、第2の結晶性酸化物半導体層107bとなる第2の酸化物半導体膜より 薄くする。

本実施の形態では、In−Ga−Zn系金属酸化物ターゲット(In₂O₃:Ga₂O ₃:ZnO=1:1:2[mol数比])を用いて、基板とターゲットの間との距離を1 70mm、基板温度250℃、圧力0.4Pa、直流(DC)電源0.5kW、酸素のみ 、アルゴンのみ、又はアルゴン及び酸素雰囲気下で厚さ100nmの第1の酸化物半導体 膜を形成する。

次いで、基板を配置するチャンバー雰囲気を窒素、又は乾燥空気とし、第1の加熱処理 を行う。第1の加熱処理の温度は、400℃以上750℃以下とする。また、第1の加熱 処理の加熱時間は1分以上24時間以下とする。第1の加熱処理によって第1の結晶性酸 化物半導体膜を形成する(図8(B)参照)。第1の加熱処理の詳細は、実施の形態1で 説明したので、ここでは省略する。

次いで、第1の結晶性酸化物半導体膜上に、第1の結晶性酸化物半導体膜よりも厚い第 2の酸化物半導体膜を形成する。

本実施の形態では、In−Ga−Zn系金属酸化物ターゲット(In₂O₃:Ga₂O ₃:ZnO=1:1:2[mol数比])を用いて、基板とターゲットの間との距離を1 70mm、基板温度400℃、圧力0.4Pa、直流(DC)電源0.5kW、酸素のみ 、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚400nmの第2の酸化物半導体 膜を形成する。

次いで、基板を配置するチャンバー雰囲気を窒素、又は乾燥空気とし、第2の加熱処理 を行う。第2の加熱処理の温度は、400℃以上750℃以下とする。また、第2の加熱 処理の加熱時間は1分以上24時間以下とする。第2の加熱処理によって第2の結晶性酸 化物半導体膜を形成する(図8(C)参照)。第2の結晶性酸化物半導体膜を形成する第 2の加熱処理の詳細は実施の形態1の記載と同様である。なお、図では第1の結晶性酸化 物半導体膜と第2の結晶性酸化物半導体膜の界面を点線で示し、酸化物半導体積層と説明 しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するため に図示している。

第1及び第2の加熱処理を750℃よりも高い温度で加熱処理を行うと、ガラス基板の 収縮により、形成した酸化物半導体膜にクラック(厚さ方向に伸びるクラック)が形成さ れやすい。したがって、第1の加熱処理及び第2の加熱処理の温度や、スパッタリング法 で酸化物半導体膜を形成する際の基板温度を750℃以下、好ましくは450℃以下とす ることで、大面積のガラス基板上に信頼性の高いトランジスタを作製することができる。

また、ゲート絶縁層105の形成から第2の加熱処理までの工程を大気に触れることな く連続的に行うことが好ましい。例えば、図12に上面図を示す製造装置を用いればよい 。図12に示す製造装置は、枚葉式マルチチャンバー設備であり、3つのスパッタリング 装置10a、10b、10cや、被処理基板を収容するカセットポート14を3つ有する 基板供給室11や、ロードロック室12a、12bや、搬送室13や、基板加熱室15な どを有している。なお、基板供給室11及び搬送室13には、被処理基板を搬送するため の搬送ロボットがそれぞれ配置されている。スパッタリング装置10a、10b、10c 、搬送室13、及び基板加熱室15は、水素及び水分をほとんど含まない雰囲気(不活性 雰囲気、減圧雰囲気、乾燥空気雰囲気など)下に制御することが好ましく、例えば、水分 については露点−40℃以下、好ましくは露点−50℃以下の乾燥窒素雰囲気とする。図 12の製造装置を用いた作製工程の手順の一例は、まず、基板供給室11から被処理基板 を搬送し、ロードロック室12aと搬送室13を経て基板加熱室15に移動させ、基板加 熱室15で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室1 3を経てスパッタリング装置10cに被処理基板を移動させ、スパッタリング装置10c 内でゲート絶縁層105を形成する。そして、大気に触れることなく、搬送室13を経て スパッタリング装置10aに被処理基板を移動させ、スパッタ装置10a内で第1の酸化 物半導体膜を形成する。そして、大気に触れることなく、搬送室13を経て基板加熱室1 5に被処理基板を移動させ、第1の加熱処理を行う。そして、大気に触れることなく、搬 送室13を経てスパッタリング装置10bに被処理基板を移動させ、スパッタリング装置 10b内で第2の酸化物半導体膜を形成する。そして、大気に触れることなく、搬送室1 3を経て基板加熱室15に被処理基板を移動させ、第2の加熱処理を行う。このように、 図12の製造装置を用いることによって大気に触れることなく、トランジスタの作製工程 を進めることができる。また、図12の製造装置のスパッタリング装置は、スパッタリン グターゲットを変更することで大気に触れることのない作製工程を実現でき、例えば、予 めゲート絶縁層105を形成した基板をカセットポート14に設置し、第1の酸化物半導 体膜の形成から第2の加熱処理を行う工程までを大気に触れずに進めて第1の結晶性酸化 物半導体膜と第2の結晶性酸化物半導体膜を形成した後、大気に触れることなく、スパッ タ装置10c内で金属ターゲットを用いて一対の第2の電極109a、109bを形成す るための導電膜を第2の結晶性酸化物半導体膜上に形成することもできる。

次いで、第1の結晶性酸化物半導体膜と第2の結晶性酸化物半導体膜からなる結晶性酸 化物半導体積層を加工して、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化 物半導体層107bが積層された結晶性酸化物半導体積層120を形成する(図8(D) 参照)。

結晶性酸化物半導体積層の加工は、所望の形状のマスクを結晶性酸化物半導体積層上に 形成した後、該マスクを用いて該結晶性酸化物半導体積層をエッチングする。上述のマス クは、フォトリソグラフィなどの方法を用いて形成することができる。又は、インクジェ ット法などの方法を用いてマスクを形成してもよい。

なお、結晶性酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチ ングでもよい。もちろん、これらを組み合わせて用いてもよい。ドライエッチング及びウ ェットエッチングの詳細は実施の形態1の記載と同様である。

以降の工程は、実施の形態1と同一であり、一対の第2の電極109a、109bを形 成し、結晶性酸化物半導体積層120の一部及び一対の第2の電極109a、109bを 覆う絶縁層111を形成する。さらに、絶縁層111に接して、且つ結晶性酸化物半導体 積層120のチャネル形成領域と重畳するようにして第3の電極113を形成する(図6 (A)参照)。各工程の詳細は実施の形態1の記載と同様である。なお、一対の第2の電 極109a、109bを形成する工程は、配線110(図1(A)参照)の形成を兼ねて おり、第3の電極113を形成する工程は、配線114(図1(A)参照)の形成工程を 兼ねている。

以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素 子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組 み合わせて実施することが可能である。

(実施の形態4) 本実施の形態では、上記実施の形態で示した非線形素子と構成が一部異なる非線形素子 について説明する。なお、本実施の形態においてもトランジスタを例に説明する。

本実施の形態で示すトランジスタ400は、実施の形態2で示したトランジスタ200 の酸化物半導体層107が、第1の結晶性酸化物半導体層107a及び第2の結晶性酸化 物半導体層107bからなる結晶性酸化物半導体積層120に置き換わったトランジスタ である。つまり、トランジスタ400の平面構造は、トランジスタ200の平面構造と同 じであるため、トランジスタ400の平面図は、図4(A)を参照できる。図9(A)は 、トランジスタ400のE−F間における断面図である(図4(A)参照)。図9(B) は、トランジスタ400のG−H間における断面図である(図4(A)参照)。なお、図 9において、図1と同一の箇所には同じ符号を用いて詳細ついては省略する。

図9(B)より、トランジスタ400は、デュアルゲート型のトランジスタであり、基 板101上に、下地絶縁層102、第1の電極103、ゲート絶縁層105、結晶性酸化 物半導体積層120、n⁺層117a、117b、一対の第2の電極109a、109b 、絶縁層111、第3の電極113が設けられている。

第1の電極103は下地絶縁層102に接して設けられる。ゲート絶縁層105は第1 の電極103を覆って設けられる。結晶性酸化物半導体積層120はゲート絶縁層105 に接して且つ第1の電極103と重畳して設けられる。n⁺層117a、117bはゲー ト絶縁層105及び結晶性酸化物半導体積層120の端部を覆って設けられる。一対の第 2の電極109a、109bは結晶性酸化物半導体積層120の端部及びn⁺層117a 、117bの端部を覆って設けられる。絶縁層111は結晶性酸化物半導体積層120の 一部及び一対の第2の電極109a、109bを覆って設けられる。第3の電極113は 絶縁層111上に接して且つ一対の第2の電極109a、109bの間に設けられる。

結晶性酸化物半導体積層120と一対の第2の電極109a、109bとの間にn⁺層 117a、117aを形成することによって、結晶性酸化物半導体積層120と一対の第 2の電極109a、109bの接触抵抗を低減することができるため、高いオン電流を得 ることができる。また、n⁺層117a、117bを形成することによって、寄生抵抗の 低減、さらにはBT試験におけるマイナスゲート・ストレスを与えた前後のオン電流の変 化量(Ion劣化)を抑制することができる。

さらに、図1(C)は一対の第2の電極109a、109bの一方のみを図示している が、n⁺層117a、117bは、一対の第2の電極109a、109bをマスクとして エッチング工程を行うために、一対の第2の電極109a、109bから端部がはみ出す ようになり、トランジスタ400のチャネル長は、n⁺層117a、117bの間隔によ って決定される。また、一対の第2の電極109a、109bは、n⁺層117a、11 7bを介して結晶性酸化物半導体積層120と対向しているが、n⁺層117a、117 bは極端に厚く形成されるわけではなく、結晶性酸化物半導体積層120に発生する熱の 伝達を遮らないため、他の実施の形態と同様に、ヒートシンクとなる。その結果、結晶性 酸化物半導体積層120に高いオン電流が流れる際に発生する熱を外部へと放散すること ができ、発熱によるトランジスタ400の劣化を抑制することができる。

結晶性酸化物半導体積層120は、第1の結晶性酸化物半導体層107a及び第2の結 晶性酸化物半導体層107bの積層構造である。第1の結晶性酸化物半導体層107a及 び第2の結晶性酸化物半導体層107bの詳細は、実施の形態3の記載と同様である。本 実施の形態に示すトランジスタ400において、第1の結晶性酸化物半導体層107a、 及び第2の結晶性酸化物半導体層107bは、少なくとも一部が結晶化してc軸配向を有 しており、結晶性酸化物半導体積層120は、ゲート絶縁層との界面に沿った方向におい て、秩序化が進んでいる。したがって、その界面に沿ってキャリアが流れる場合、その流 れに対して、結晶酸化物半導体積層120は妨げともならない。したがって、光照射又は BTストレスが与えられても、トランジスタ400の電気特性の劣化は抑制される。

以下、トランジスタ400を作製する工程を説明する。トランジスタ400を作製する 工程は、結晶性酸化物半導体積層120の作製工程以外、トランジスタ200の作製工程 と同一である。従って、図5及び図8を参照して説明する。

実施の形態1及び実施の形態3に示した作製工程に従って、結晶性酸化物半導体積層1 20までを形成して図8(D)に示す構成を得る。

次いで、ゲート絶縁層105及び結晶性酸化物半導体積層120の上に、In−Zn系 金属酸化物、In−Sn系金属酸化物、インジウム又はスズを含む一元系金属酸化物の材 料を用い、n⁺層117a、117bとなる膜115を1nm以上200nm以下の厚さ で形成する。膜115の形成方法は、実施の形態2の記載と同様である。また、n⁺層と して上記の材料にSiO₂を含ませてもよい。本実施の形態では、SiO₂を含むIn− Sn系金属酸化物を100nmの厚さで形成する。

次いで、n⁺層となる膜115の上に一対の第2の電極109a、109bを形成する ための導電膜を形成する(図5(A)参照)。該導電膜を加工して、一対の第2の電極1 09a、109bを形成する。なお、一対の第2の電極109a、109bを形成する工 程は、配線110(図4(A)参照)の形成工程を兼ねている。

次いで、一対の第2の電極109a、109bをマスクとして、膜115を加工して、 n⁺層117a、117bを形成する。該加工により、n⁺層117a、117bは一対 の第2の電極109a、109bから端部がはみ出るようにして形成される(図5(B) 参照)。従って、トランジスタ400のチャネル長は、n⁺層117a、117bの間隔 によって決定される。また、実施の形態3に示すトランジスタ300のチャネル長は、一 対の第2の電極109a、109bの間隔によって決定される。なお、n⁺層117a、 117bの端部のテーパ角(n⁺層117a、117bの側面が基板101の平面となす 角)は、30度以下とするのがよい。

以降の工程は、実施の形態2と同一であり、結晶酸化物半導体積層120の一部及び一 対の第2の電極109a、109bを覆う絶縁層111を形成する。さらに、絶縁層11 1に接して、且つ結晶酸化物半導体積層120のチャネル形成領域と重畳するようにして 第3の電極113を形成する(図9(A)参照)。なお、第3の電極113を形成する工 程は、配線114(図4(A)参照)の形成工程を兼ねており、各工程の詳細は実施の形 態2と同様である。

以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素 子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組 み合わせて実施することが可能である。

(実施の形態5) 本実施の形態では、非線形素子のオン電流についての計算結果を説明する。なお、計算 は、簡略化した非線形素子の構造について行っている。また、計算にはsynopsys 社製のsentaurus deviceを用いている。

始めに、ゲート電圧の変化に対するドレイン電流の変化を計算した結果について説明す る。

図13(A)は、実施の形態2で説明したトランジスタ200において、チャネル長方 向の断面構造(図4(A)のE−F間における断面構造)を、簡略化した図である(構造 1とする)。図13(B)は、図4(A)のG−H間における断面構造を簡略化した図で ある。図13(C)は、トランジスタ200のチャネル形成領域において、E−F間に垂 直な方向の断面構造を簡略化した図である。なお、図13において、図4に対応している 箇所の符号は、図4と同一の符号を用いている。

図13に示す構造におけるオン電流の計算結果に反映されるパラメータは以下のとおり である。 1.チャネル長L1:10μm 2.一対の第2の電極109a、109bの長さL2:5μm 3.酸化物半導体層107の厚さT_os:10μm 4.ゲート絶縁層105の厚さT_G及び絶縁層111の厚さT_BG:0.2μm 5.チャネル幅W1:100μm 6.一対の第2の電極109a、109bの幅W2:5μm 7.第1の電極103に用いるタングステンの仕事関数φM:4.9eV 8.一対の第2の電極109a、109bに用いるチタンの仕事関数φM:4.0eV 9.第3の電極113に用いるモリブデンの仕事関数φM:4.8eV 10.酸化物半導体層107に用いるIn−Ga−Zn系金属酸化物のバンドギャップE g:3.15eV、電子親和力χ:4.3eV、比誘電率:15、電子移動度:10cm ²/Vs 11.ゲート絶縁層105に用いる酸化窒化シリコンの比誘電率:4.1 12.絶縁層111に用いる酸化シリコンの比誘電率:3.8

なお、第1の電極103、一対の第2の電極109a、109b、第3の電極113及 びn⁺層117a、117bは、各々の厚さに関わらず、同電位とみなして計算している ため、これらの厚さは計算結果に反映されないものとする。

図14は、ドレイン電圧は15Vとし、ゲート電圧を0Vから20Vまで変化させたと きのドレイン電流(Id)を計算した結果である。図14からわかるように、酸化物半導 体層107の端部がn⁺層117a、117b及び一対の第2の電極109a、109b で覆われている構造の非線形素子は、高いオン電流を得ることができる。

次に、構造1において、ドレイン電圧の変化に対するドレイン電流の変化を計算した結 果について説明する。比較例は、下記の構造2乃至構造4としている。

構造2は、トランジスタ200において、一対の第2の電極109a、109b、n⁺ 層117a、117b及び第3の電極113は、酸化物半導体層107の側面に接しない 構造(図15参照)とした。構造2において、図15(A)は、図13(A)と同じよう に簡略化した図である。図15(B)は、図13(B)と同じように簡略化した図である 。図15(C)は、図13(C)と同じように簡略化した図である。

構造3は、一対の第2の電極109a、109b、n⁺層117a、117bは、酸化 物半導体層107の側面に接するが、第3の電極113は、酸化物半導体層107の側面 に接しない構造(図16参照)とした。構造3において、図16(A)は、図13(A) と同じように簡略化した図である。図16(B)は、図13(B)と同じように簡略化し た図である。図16(C)は、図13(C)と同じように簡略化した図である。

構造4は、一対の第2の電極109a、109b、n⁺層117a、117bは、酸化 物半導体層107の側面に接しないが、第3の電極113は、酸化物半導体層107の側 面に接する構造(図17参照)とする。構造4において、図17(A)は、図13(A) と同じように簡略化した図である。図17(B)は、図13(B)と同じように簡略化し た図である。図17(C)は、図13(C)と同じように簡略化した図である。

構造2乃至構造4において、計算結果に反映されるパラメータは、構造1におけるパラ メータと同じである。さらに、第1の電極103、一対の第2の電極109a、109b 、第3の電極113及びn⁺層117a、117bは、各々の厚さに関わらず、同電位と みなして計算しているため、これらの厚さは計算結果に反映されないものとする。

構造1乃至構造4におけるオン電流の計算結果を、図18に示す。図18は、ゲート電 圧(Vg)を10Vとして、ドレイン電圧(Vd)を0Vから20Vまで変化させたとき の各ドレイン電圧に対応するドレイン電流(Id)を計算した結果である。

図18に示すように、構造1のドレイン電流は、構造2乃至構造4に比べて、高いドレ イン電流を得られることがわかる。つまり、構造1のように、一対の第2の電極109a 、109b、n⁺層117a、117b及び第3の電極113が、酸化物半導体層107 の側面に接する構造とすることで、チャネル形成領域である酸化物半導体層107に効率 良くキャリアを注入することができ、高いオン電流を得ることができ、大電流用途向けの 非線形素子に好適である。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可 能である。

(実施の形態6) 本実施の形態では、本発明の一態様である非線形素子を用いたパワーダイオード及び整 流器の一例について、図10及び図11を用いて説明する。

図10(A−1)は、本発明の一態様であるパワーダイオードの一構成例を示す。図1 0(A−1)に示すパワーダイオードは、複数のダイオードが直列接続されたものである 。

図10(B−1)は、本発明の一態様である整流器の一構成例を示す。図10(B−1 )に示す整流器は、2つのダイオードにより構成された半波整流器である。第1のダイオ ードのアノードは低電位側の基準電位(好ましくは接地電位)に接続され、第1のダイオ ードのカソードは入力部と第2のダイオードのアノードに接続され、第2のダイオードの カソードは出力部に接続されている。

図10(C−1)は、本発明の一態様である整流器の一構成例を示す。図10(C−1 )に示す整流器は、4つのダイオードにより構成された全波整流器である。該4つのダイ オードのうち、左上に配するダイオードを基準として時計回りに、それぞれ第1のダイオ ード乃至第4のダイオードとする。第1のダイオードのアノード及び第4のダイオードの アノードは低電位側の基準電位(好ましくは接地電位)に接続されている。第1のダイオ ードのカソード及び第2のダイオードのアノードは「第1の入力部」に接続されている。 第3のダイオードのアノード及び第4のダイオードのカソードは「第2の入力部」に接続 されている。第2のダイオードのカソード及び第3のダイオードのカソードは「出力部」 に接続されている。

パワーダイオード、半波整流器及び全波整流器に用いるダイオードは、先の実施の形態 で説明した非線形素子のソース電極又はドレイン電極として機能する一対の第2の電極1 09a、109bの一方を、ゲート電極として機能する第1の電極103に電気的に接続 させた(ダイオード接続させた)非線形素子を用いることができる(図11参照)。この とき、先の実施の形態で説明した非線形素子をn型の非線形素子とする場合、ダイオード 接続させた電極をアノードとし、ダイオード接続されていない電極をカソードとする。

図11(A)は、ダイオード接続された非線形素子の平面図である。図11(B)は、 図11(A)のI−J間における断面図である。図11(B)より、一対の第2の電極1 09a、109bを含む配線110が、開口部150を介して第1の電極103を含む配 線104と電気的に接続されている。なお、本実施の形態では、実施の形態1で説明した トランジスタ100を用いて説明したが、実施の形態2乃至実施の形態4で説明したトラ ンジスタでも、同様にダイオード接続させることができる。

図10(A−1)のパワーダイオードは、ダイオード接続されたトランジスタを用いて 図10(A−2)に示す構成とすることができる。図10(B−1)の半波整流器は、ダ イオード接続されたトランジスタを用いて図10(B−2)に示す構成とすることができ る。図10(C−1)全波整流器は、ダイオード接続されたトランジスタを用いて図10 (C−2)に示す構成とすることができる。

図10(A−2)において、パワーダイオードを構成するトランジスタは、デュアルゲ ート型であるため第3の電極113(配線114も含む)が設けられている(図11参照 )。制御信号G1乃至G5が与えられる第3の電極113のそれぞれは、ダイオード接続 された各々のトランジスタのしきい値電圧を制御する。図10(B−2)及び図10(C −2)においても同様に、各々のトランジスタには第3の電極113が設けられているた め、ダイオード接続された各々のトランジスタは制御信号G1乃至G4によって、しきい 値電圧を制御することができる。例えば、先の実施の形態で説明したように信頼性の観点 において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照射、熱や電界が かかることで電気特性が変化する。その例としてノーマリーオン化がある。また、半波整 流器及び全波整流器をn型トランジスタで構成した場合、該n型トランジスタがノーマリ ーオン化すると、半波整流器及び全波整流器は、逆バイアスが印加された状態でも、電流 が流れてしまうことになり、正常な整流作用が得られなくなる。そこで、半波整流器及び 全波整流器を構成するトランジスタのバックゲート電極として機能する第3の電極113 に負電位を印加することで、ノーマリーオン化を抑制でき、逆方向の電流を低減させ、良 好な整流作用を得ることができる。

なお、本実施の形態では、パワーダイオード及び整流器を構成するトランジスタの第3 の電極113は、個々のトランジスタに対して1対1の関係で制御信号を送る形態として いるが、個々の第3の電極113を電気的に一つに接続して、パワーダイオード及び整流 器を構成する個々のトランジスタに同じ制御信号を送る形態としてもよい。また、図中に おいて、パワーダイオード及び整流器を構成するトランジスタには、酸化物半導体層を有 するトランジスタであることを明記するため、トランジスタを示す回路記号の近傍に「O S」と表記する。

また、本実施の形態で説明したパワーダイオード及び整流器を構成するトランジスタは 、酸化物半導体を用いることができるため、先の実施の形態から、該パワーダイオード及 び該整流器はドレイン耐圧に優れ、且つ高いドレイン電流を得ることが可能である。

以上より、高耐圧、低逆方向飽和電流などの特性を有し、高いオン電流を得ることが可 能である非線形素子を有する半導体装置を得ることができる。なお、本実施の形態は、他 の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

10a スパッタ装置 10b スパッタ装置 10c スパッタ装置 11 基板供給室 12a ロードロック室 12b ロードロック室 13 搬送室 14 カセットポート 15 基板加熱室 100 トランジスタ 101 基板 102 下地絶縁層 103 第1の電極 104 配線 105 ゲート絶縁層 106 酸化物半導体膜 107 酸化物半導体層 107a 結晶性酸化物半導体層 107b 結晶性酸化物半導体層 108 導電膜 109a 第2の電極 109b 第2の電極 110 配線 111 絶縁層 113 第3の電極 114 配線 115 膜 117a n⁺層 117b n⁺層 118 導電膜 126 酸化物半導体層 150 開口部 200 トランジスタ 300 トランジスタ 400 トランジスタ