[0002] 本
专利申请要求于2015年1月14日提交的申请号为14/597,120的美国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
背景技术
[0004] 在过去几十年中，通信网络的使用激增。在早期，互联网普遍应用限于
电子邮件、公告板，并且主要是信息性和基于文本的网页浏览，并且所传送的数据量通常相对较小。当今，互联网和移动应用要求巨大的带宽，用来传送照片、视频、音乐和其他多媒体文件。例如，如Facebook的社交网络每日处理超过500TB的数据。鉴于对数据和数据传送如此高的要求，现有的数据通信系统有待改进，从而解决这些需求。
[0005] 在过去，存在很多类型的通信系统和方法。不幸地，它们对于各种应用而言是不够的。因此，需要改进的通信系统和方法。
发明内容
[0006] 本发明涉及数据通信系统和方法。更具体来说，本发明的实施方式提供去除反射
信号的通信系统。数字数据流通过试探路径和主路径两者被处理。该试探路径使用第一判定反馈均衡器(DFE)装置和反射消除
电路以生成用来从数字数据流中去除反射信号的纠错信号。第二DFE装置从经过纠错的数字数据流中去除符号间干扰(ISI)和其他噪声。也存在其他实施方式。
[0007] 根据实施方式，本发明提供了一种通信系统。该系统包括用来接收模拟数据流的输入接收器装置。该系统还包括耦接至输入接收器装置的模拟数字转换器(ADC)装置。该ADC装置配置为将模拟数据流转换为数字数据流。数字数据流包括第一信号和与第一信号相关的第一噪声轮廓(first noise profile，第一噪声轮廓)。该第一噪声轮廓包括符号间干扰(ISI)噪声信号和反射信号。所述系统还包括耦接至ADC装置并且配置至试探信号路径和主信号路径的前馈均衡器(FFE)装置。所述系统另外包括通过试探信号路径配置到前馈均衡器装置的输出的第一判定反馈均衡器(DFE)装置。该第一DFE装置被配置为至少去除ISI噪声信号的第一部分。所述系统另外包括加法器装置，该加法器装置被配置为将试探信号路径和主信号路径连接。所述系统进一步包括耦接至第一DFE装置并且通过加法器装置被配置至主信号路径的反射消除器电路。该反射消除器电路被配置为输入多个纠错信号。该纠错信号配置为消除ISI噪声信号的第二部分和遍历所述主信号路径的反射信号。所述系统还包括加法器装置中的加法器装置的输出，被配置为输出中间信号。所述系统另外包括第二DFE装置，该DFE装置被配置至主信号路径，并且被配置为以数字形式输出PAM 4符号。所得的PAM 4符号至少部分基于中间信号和数字数据流。
[0008] 根据另一实施方式，本发明提供了一种通信系统，该通信系统包括用来接收模拟数据流的输入接收器装置。该系统还包括耦接至输入接收器装置的模拟数字转换器(ADC)装置。该ADC装置被配置为将所述模拟数据流转换为数字数据流。该数字数据流包括第一信号和与第一信号相关的第一噪声轮廓。该第一噪声轮廓包括符号间干扰(ISI)噪声信号和反射信号。所述系统进一步包括耦接至ADC装置并且被配置至试探信号路径和主信号路径的前馈均衡器(FFE)装置。所述系统另外包括通过试探信号路径被配置到前馈均衡器装置的输出的第一判定反馈均衡器(DFE)装置。该第一DFE装置被配置为至少去除ISI噪声信号的第一部分。所述系统进一步包括加法器装置，该加法器装置被配置为将试探信号路径和主信号路径连接。所述系统还包括耦接至第一DFE装置并且通过加法器装置被配置至主信号路径的反射消除器电路。该反射消除器电路被配置为输入多个纠错信号。该纠错信号被配置为消除ISI噪声信号的第二部分和遍历所述主信号路径的反射信号。所述系统进一步包括加法器装置中的加法器装置的输出，被配置为输出中间信号。所述系统还包括第二DFE装置,该DFE装置被配置至主信号路径，并且被配置为以数字形式输出PAM 4信号。所得的PAM 4信号至少部分基于中间信号和数字数据流。所述系统还包括前向纠错
解码器装置。
[0009] 根据另一实施方式，本发明提供了一种通信系统，该通信系统包括用来接收模拟数据流的输入接收器装置。该系统包括耦接至输入接收器装置的模拟数字转换器(ADC)装置。该ADC装置配置为将模拟数据流转换为数字数据流。该数字数据流包括第一信号和与第一信号相关的第一噪声轮廓。该第一噪声轮廓包括符号间干扰(ISI)噪声信号和反射信号。所述系统另外包括耦接至ADC装置并且被配置至试探信号路径和主信号路径的前馈均衡器(FFE)装置。所述系统进一步包括通过试探信号路径被配置到前馈均衡器装置的输出的
限幅器装置。该限幅器装置被配置为至少去除ISI噪声信号的至少第一部分。所述系统进一步包括加法器装置，该加法器装置被配置为将试探信号路径和主信号路径连接。所述系统另外包括耦接至限幅器装置并且通过加法器装置配置至主信号路径的反射消除器电路。该反射消除器电路被配置为输入多个纠错信号。该纠错信号被配置为消除ISI噪声信号的第二部分和遍历主信号路径的反射信号。所述系统进一步包括加法器装置中的加法器装置的输出，被配置为输出中间信号。所述系统另外包括DFE装置，该DFE装置被配置至主信号路径，并且被配置为以数字形式输出PAM 4信号。所得的PAM 4信号至少部分基于中间信号和数字数据流。
[0010] 将理解的是，本发明的实施方式提供了优于现有解决方案的许多优点。传统的DFE通常使用用于第一少数(和最重要的)的抽头的前馈(开环)均衡器，该抽头经常导致性能损失。此外，在一些实现方式/速度中，可使用大量推测将环路闭合，许多环路是
迭代约束的并且不能够闭合所述第一少数抽头。传统的DFE难以在基于PAM-4(或高阶PAM)的通信系统中是难以使用的。例如，并行实施的传统的PAM-4DFE呈4N指数状态增长，并且传统的连续逼近的PAM-4DFE具有增大量的模拟内容，从而向前执行更多逼近。相比之下，本发明的实施方式提供了与多个DEF结合使用的反射信号消除，这同时提供了性能和易于实施性。此外，本发明的实施方式可用于现有的通信系统。也存在其他实施方式。
附图说明
[0011] 图1是示出传统DFE 100的简化图。FFE 102处理从通信信道接收的输入数据。
[0012] 图2是示出反射
信号轮廓(reflection signal profile)的简化图。
[0013] 图3是示出根据本发明的实施方式的通信系统300的简化图。
[0014] 图4是示出根据本发明的实施方式的RC电路400的简化图。
[0015] 图5是示出根据本发明的实施方式的通信系统500的简化图。
具体实施方式
[0016] 本发明涉及数据通信系统和方法。更具体来说，本发明的实施方式提供具有试探路径(tentative path)和主路径的通信系统。数字数据流通过试探路径和主路径两者被处理。该试探路径使用第一装置和反射消除电路，从而生成用来将反射信号从数字数据流中消除的纠错信号。第二DFE装置将ISI和其他噪声从经过纠错的数字数据流中消除。也存在其他实施方式。
[0017] 如上文所阐述，高速通信系统和方法是重要的，并且需要高速通信系统和方法的改进。例如，脉冲幅度调制(PAM)的多个
变形已经被用于高速数据通信，其中，大量数据通过高速数据通信网络进行处理。例如，使用多个数据通信信道，基于PAM的通信系统可提供高传输速率(高达或超过100千兆/秒)。使用PAM，在一系列信号脉冲的幅度中对消息信息进行编码。它是模拟脉冲调制方案，其中，一连串载波脉冲的幅度根据消息信号的
采样值而变化。通过检测在每个符号周期内的载波的幅度电平，执行解调。例如，PAM4、PAM6、PAM8和PAM的其他变形可被用于数据通信中。
[0018] 数据通信的一个重要方面是纠错。如果在数据通信过程中数据被损坏或丢失，高速通信则没有意义。依据通信链路和编码机制，可使用各种类型的纠错机制。在PAM通信中，数据被调制为符号，并且从发射实体传输至接收实体。接收实体从接收到的信号中提取数据。
[0019] 在发射实体和接收实体之间(符号通过发射实体和接收实体进行传输)，存在介质或信道。例如，信道指承载从发射实体到接收实体的符号的介质。例如，依据通信系统类型，信道可由有线、无线、光学或另外的介质提供。无论使用哪种类型的信道，当通过信道传输时，符号失真。更具体来说，当通过信道传输时，主题符号可与主题符号周围符号发生干扰。例如，这种类型的失真称之为“符号间干扰”(inter-symbol-interference，ISI)。
[0020] 在过去，已经提出了各种解决方案。例如，均衡器被用来从接收到的符号中去除信道影响(channel effect)，包括ISI。在传统均衡器中，通常使用训练序列(training sequence)首先对通信信道进行估计。随后基于所述信道估计，生成一组均衡器系数。当从所述符号中提取数据时，该均衡器使用该系数。依据所述实现方式，该系数还可在数据提取之后使用。实际上，系数表征从符号的最优数据提取的信道特性，并且按照需要对它们进行更新。
[0021] 数据通信的精确性取决于均衡器性能。随着数据通信的速率增大(变至高达100千兆/秒和更大)，均衡器的重要性及其实现方式的挑战性变大。例如，在某些高速数据通信应用中，需要大量的(例如，30或更多)前馈均衡器(FFE)，以实现判定反馈均衡器(DFE)。
[0022] 图1是示出传统DFE 100的简化图。FFE 102处理从通信信道接收的输入数据。除待处理的实际数据外，FFE 102还接收所述数据带有的噪声。例如，数据带有的噪声可以归因于通信链路、干扰、ISI和其他来源。如图1所示，判定
块104生成基于FFE 102和反馈均衡器(FBE)106两者的输出。与FFE 102类似，FBE 106具有它自己的一组系数。通过使用FFE102和FBE 106两者的输出，判定块104有效地使用
电流输入和过往判定两者来生成经过纠错的输出值，并且所述系数将待分配给电流输入和过往判定的比重进行分配。
[0023] DFE 100的重要方面因此是为FFE 102和FBE 106计算系数。确定系数的目的是使噪声和误差最小化。例如，过去已经存在各种计算系数的方法，如Cholesky分解方法和其他。
[0024] 不幸地，传统技术已经不够了。例如，除ISI外，还存在各种类型的扰动，如反射信号和ISI。例如，反射信号可归因于阻抗失配，其中，承载数据的信号未衰减，而是留下反射信号。将会理解，如下文所述，本发明的实施方式有效地去除了反射信号。
[0025] 呈现以下描述是为了使本领域的普通技术人员能够作出和使用该发明，并且将其结合于特定应用的情况中。各种
修改以及在不同应用中的多种使用对于本领域的那些技术人员而言是显而易见的，并且本文中限定的一般原理可适用于广泛的实施方式。因此，本发明并非旨在限于所呈现的实施方式，而是符合与此处公开的原理和新特点一致的最大范围。
[0026] 在以下详细描述中，为了提供对本发明更加透彻的理解，给出许多细节。然而，对于本领域的技术人员将显而易见的是，本发明可以实施而不必限于这些具体细节。在其他实例中，为了避免使本发明模糊晦涩，以
框图形式而非以细节示出熟知的结构和装置。
[0027] 读者的注意
力被引导至与本
说明书同时提交并且与本说明书一同公开的所有文献资料，此处通过引用将此文献资料的内容结合与此。除非另外清楚
声明，在本说明书中公开的所有特点，(包括任何所附的
权利要求、
摘要和附图)可由充任相同的、等同的或类似的目的的替代特点所代替。因此，除非另有明确声明，所公开的每个特点仅仅是一系列一般的等同或类似特征的一个实例。
[0028] 请注意，如果被使用，则左侧、右侧、前方、后方、顶侧、底侧、正向、反向、顺
时针方向和逆时针方向的标注仅是出于方便的目的而使用，并非旨在暗指特定固定的方向。而是，它们被用来反映物体各个部分之间的相对
位置和/或方向。
[0029] 如上文所提到的，本发明的多个实施方式去除反射信号。例如，本发明的实施方式被用于PAM-4通信中，并且反射消除是结合DFE和/或限幅器实现的，DFE和/或限幅器也消除其他类型的噪声。
[0030] 图2是示出反射信号轮廓(reflection signal profile)的简化图。如图2所示，
波形在区域201处承载信号。反射信号在区域202处被示出。由于反射信号经常在相对延长的时间段内级联和振荡，去除反射信号是在计算上高成本的过程。此外，经常需要多个FFE用于第一少数抽头，这可导致性能损失。为了使用FFE去除或消除反射，需要大量FFE。例如，可能需要30个或更多FFE，以去除反射信号。作为实例，反射信号指的是非期望信号，非期望信号经常是ISI的非期望结果。依据装置实现方式和实际使用，大量FFE所要求的功率的量可为很大的和不切实际的。
[0031] 因此，将会理解的是，本发明的实施方式有效地去除反射信号，并且同时在
硬件及其方法方面相对易于实现。例如，通过使用特定的反射取消单元，消除对于多个FFE的需要，并且可实现相对较小的装置尺寸。
[0032] 图3是示出根据本发明的实施方式的通信系统300的简化图。该图仅仅只是一个实例，不应不适当地限制权利要求书的范围。本领域的普通技术人员将会认识到许多的变形、替代和修改。作为实例，通信系统300实施为PAM-4通信系统的一部分，但将会理解的是，其他实现方式和应用也是可能的。
[0033] 如图3所示，输入接收器装置301被配置为接收模拟数据流。例如，该模拟数据流包括PAM数据，出于通过所述数据信道传输的目的，该PAM数据是模拟形式。该PAM数据可为PAM 4格式、PAM 2、PAM 8或其他类型的PAM格式。根据实现方式，输入接收器装置301包括光通信
接口，通过该光
通信接口，可高速(例如，40千兆或更高)接收大量数据。例如，光通信接口包括光检测器、跨导
放大器(TIA)和用于快速处理大量数据的其他组件。
[0034] 模拟数据流通过耦接至输入接收器装置的模拟数字转换器(ADC)装置302进行处理。在其他特征中，ADC装置302被配置为以相对高速将模拟数据流转换为数字数据流。例如，ADC装置302可使用SAR、闪速(flash)ADC和/或其他类型的ADC装置来实现。ADC装置302能够以高速处理数据，该高速等于或大于在输入接收器装置处接收数据的数据传输速度。该数字数据流包括信号和噪声两者。根据各种实施方式，使用PAM符号(例如，PAM 4符号)对信号进行编码。除其中可提取实际数据的符号外，数字数据流还包括噪声。如上文所阐明的，噪声包括ISI噪声信号和反射信号两者。例如，在图2中示出反射信号的轮廓。
[0035] 通过ADC装置302所生成的数字数据流通过FFE装置303进行处理。例如，FFE装置303是去除ISI噪声的DFE逻辑的一部分。其中，FFE装置包括一个或多个倍增器，根据通信信道(通过通信信道接收数据流)的特性对倍增器进行更新。FFE装置303连接至试探数据路径(tentative data path)320和主数据路径(main data path)330。该试探数据路径320包括DFE装置304和反射消除(RC)电路305。例如，试探数据路径320具体被配置为从数字数据流中去除反射信号(例如，ISI噪声)。主数据路径330(包括加法器装置306和DFE 307)被配置为在消除反射信号之后在加法器装置306处去除ISI噪声。
[0036] 作为试探数据路径320的一部分，DFE装置304配置至少去除ISI噪声的一部分。例如，DFE装置304使用来自FFE装置303的输出，以确定通信信道的各种特性，并且使用这些特性，DFE装置304能够去除ISI噪声。依据该实现方式，DFE装置304也可去除其他类型的噪声。
[0037] 作为试探数据路径320的一部分，DFE装置304和RC电路305的主要目标是去除反射信号。由于DFE装置304从FFE 303输出中去除ISI噪声(或ISI噪声的大部分)，该RC电路305主要被配置为生成纠错信号。依据该实现方式，RC电路305也可从DFE装置304的输出中去除残留的ISI噪声。RC电路305的输出耦接至加法器306。例如，纠错信号是基于RC电路305将什么确定为反射信号，并且加至数据流上(例如，通过加法器装置306)的负反射信号有效地去除反射信号。
[0038] 图4是示出根据本发明的实施方式的RC电路400的简化图。该示图仅是一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员将会认识到许多的变形、替代和修改。该RC电路400包括输入421和输入401。输入421提供反射的初步确定。在某些实施方式中，输入421在SLC输入和PAM DFE输入之间进行选择。例如，SLC输入包括用于处理PAM信号的限幅器(slicer)。依据该实现方式，输入到RC电路400的信号可通过除限幅器和DEF之外的其他类型的
信号处理模块进行处理。例如，PAM 4DFE对应于图3中的DFE 304，PAM 4DFE可使用限幅器(SLC)电路实现。在各种实施方式中，DFE和SLC电路两者被用于反射信号消除，并且依据具体需要，在DFE和SLC电路之间作出选择。输入401提供参考信号。例如，来自输入401的参考信号包括FFE信号输出(例如，来自图3中的FFE 303)，该FFE信号输出为三个(或其他数量的)周期的时延。
[0039] 输入向双二进制静噪器(duobinary squelcher)409提供信号。例如，输入的输出包括来自SLC和/或DEF电路的输出的试探判定。双二进制静噪器409具体被配置为去除奈奎斯特误差(Nyquist error)。例如，作为初步误差检测器操作的DFE模块经常倾向于出现奈奎斯特误差(例如，在正值与负值之间振荡)。作为初步检测器，如用于PAM4的DFE，经常遭受误差传播，将理解的是，双二进制静噪器409的添加有助于减轻初步DFE至最终DFE的误差传播。将理解的是，可使用其他类型的误差去除技术来替代双二进制静噪器409或与双二进制静噪409结合使用，以去除奈奎斯特误差。
[0040] 双二进制静噪409的输出通过DN模块407进行处理，其中N从2、4、8和16中选取，其对应于PAM调制。例如，N影响去除反射信号的时延量。如果N为零，反射消除被立刻执行，没有延迟；当N很大时，反射消除则开始得晚。例如，如果N为零，反射消除过程在时刻203期间开始，以消除靠近实际信号201的反射信号；如果N很大，反射消除过程被延迟(例如，在时刻204执行)。将理解的是，N是基于具体反射噪声特性选取的。最小均方(LMS)引擎(least-mean-square engine)405被配置为为误差生成设置一个或多个抽头，其是基于模块407的输出的。误差生成器装置406使用来自模块407和LMS引擎405的输入。根据具体的实现方式，误差生成器装置406包括有限脉冲响应(FIR)
滤波器(finite impulse response filter)。
例如，可能需要一个或多个抽头(例如，16个抽头)用于FIR滤波器来生成误差信号，该误差信号被用于消除反射信号。RC电路400的输出404随后在主信号路线上被提供给DFE。
[0041] 现在重新参考图3。加法器装置306从FFE装置303和RC电路305两者接收信号。直接来自FFE装置303且进入主路径330的数据信号包括ISI噪声和反射信号两者。使用来自RC电路305的纠错信号，加法器装置306从来自FFE装置303的数据信号中去除反射信号。加法器装置306的输出数据信号仍包括噪声，但是大多是ISI噪声，因为反射信号已经使用纠错信号而被去除。
[0042] DFE装置307，作为主信号路径330的一部分，从数据信号中去除ISI噪声。将理解的是，由于大部分(如果不是全部的话)反射信号使用纠错信号被去除，DFE装置307可更好地去除ISI和/或其他噪声，因为反射信号不再是问题且ISI噪声被“隔离”。例如，FFE装置303和DFE装置307的系数主要是基于归因于ISI噪声的信道特性进行计算的，反射信号基本上从该计算隔离。在各种实现方式中，DFE装置307的输出包括数字形式的PAM符号(例如，PAM 4符号)，PAM符号是基于加法器装置306的输出和数据流的。例如，DFE装置307包括PAM 4限幅器输入，该限幅器输入包括四个分离电平。四个分离电平中的每个被彼此分离，从而在四个分离电平当中使得误差率最小化。
[0043] 通信系统300另外包括解码器装置308，解码器装置308被配置为从数据形式的PAM符号中去除区间误差(burst error)。例如，解码器装置使用1+D模n解码器(1+D Modulo-n Decoder)来实现。在具体实施方式中，解码器装置308是1+D模4解码器。在某些实现方式中，未使用解码器装置308，因为可以通过其他组件来执行解码。
[0044] FEC装置309被耦接至解码器装置308，FEC装置309对来自解码器装置308的PAM符号执行前向纠错(forward error)。如上文所提到的，将理解的是，在某个实施方式中未使用解码器装置308，因为DFE 307可执行解码。例如，来自解码器装置308的PAM符号已经通过通信系统300进行处理，以使得反射信号、ISI噪声和区间误差通过上文所描述的各种组件被去除。FEC装置309被配置为根据预定的编码
算法，如BCH码、RS码和其他，提供前向纠错。
[0045] FEC装置309耦接至PAM
驱动器310。例如，PAM驱动器310包括用于发射经过处理的信号的PAM发射装置。
[0046] 依据所述实现方式，通信系统300也可包括其他组件。例如，通信系统300包括PAM 4接收器装置，该PAM 4接收器装置可以被表征为串行器/解串器(SerDes)装置(serilizer/deserializer(SerDes)device)。根据各种实施方式，PAM 4发射器装置和PAM 4接收器装置被集成在单个集成电路装置上，该单个集成电路装置包括多个CMOS装置。例如，每个CMOS装置具有28nm或更小的设计规则。在某些实施方式中，每个CMOS装置利用FINFET处理而具有
16nm和更小的设计规则。
[0047] 图5是示出根据本发明的实施方式的通信系统500的简化图。该示图仅仅是一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员将会认识到许多的变形、替代和修改。在图5中，输入接收器装置501配置为接收模拟数据流。例如，出于通过通信信道进行传输的目的，模拟数据流包括模拟形式的PAM数据。PAM数据可为PAM 4格式、PAM 8和其他类型的PAM格式。根据实现方式，输入接收器装置301包括光通信接口，通过该光通信接口，可高速(例如，40千兆或更高)接收大量数据。例如，光通信接口包括光检测器、
跨导放大器(TIA)和其他用于快速处理大量数据的组件。
[0048] 模拟数据流通过耦接至输入接收器装置的模拟数字转换器(ADC)装置502进行处理。在其他特征中，ADC装置502被配置为以相对高速将模拟数据流转换为数字数据流。例如，ADC装置502可使用SAR、闪速(flash)ADC和/或其他类型的ADC装置来实现。ADC装置502能够以等于或大于用于在输入接收器装置处接收数据的数据传送速度的很高的速度处理数据。数字数据流包括信号和噪声两者。根据各种实施方式，使用PAM符号(例如PAM 4符号)对信号进行编码。除其中可提取实际数据的符号之外，数字数据流还包括噪声。如上文所阐述的，噪声包括ISI噪声和反射信号噪声两者。例如，在图2中示出反射信号的轮廓。
[0049] 由ADC装置502生成的数字数据流，通过FFE装置503进行处理。例如，FFE装置503是去除ISI噪声的DFE逻辑的一部分。其中，FFE装置包括根据通信信道的特性进行更新的一个或多个倍增器，数据流通过该通信信道来接收。FFE装置503连接至试探数据路径520和主数据路径530。试探数据路径520包括SLC装置504和反射消除(RC)电路505。例如，试探数据路径520具体被配置为从数字数据流中去除反射信号。主数据路径530(包括加法器装置506和DFE 507)被配置为在反射信号被消除之后在加法器装置506去除ISI噪声。
[0050] 作为试探数据路径520的一部分，SLC装置504被配置为至少去除ISI噪声的一部分。如上文所描述的，SLC装置504可结合DFE装置来实现，并且SLC装置504和DFE装置的输出由RC电路505来选取。
[0051] 作为试探数据路径520的一部分，SLC 504和RC电路505用来去除反射信号。RC电路505主要被配置为生成纠错信号。依据所述实现方式，RC电路505也可从SLC装置504的输出中去除残留的ISI噪声。RC电路505的输出耦接至加法器506。例如，纠错信号是基于由RC电路505确定什么作为反射信号，并且加至数据流上(例如，通过加法器装置506)的负反射信号有效地去除了所述反射信号。
[0052] 加法器装置506接收来自FFE装置503和RC电路505两者的信号。直接来自FFE装置503且进入主路径530的数据信号包括ISI噪声和反射信号两者。使用来自RC电路505的纠错信号，加法器装置506从来自FFE装置503的数据信号中去除反射信号。加法器装置506的输出数据信号仍包括噪声，但是大多是ISI噪声，因为反射信号已经使用纠错信号而被去除。
[0053] DFE装置507，作为主信号路径530的一部分，从数据信号中去除ISI噪声。将理解的是，由于大部分(如果不是全部的话)反射信号使用纠错信号而被去除，DFE装置507可更好地去除ISI和/或其他噪声，因为反射信号不再是问题且ISI噪声被“隔离”。例如，FFE装置503和DFE装置507的系数主要是基于归因于ISI噪声的信道特性进行计算的，反射信号基本上从该计算隔离。在各种实现方式中，DFE装置507的输出包括数字形式的PAM符号(例如，PAM 4符号)，PAM符号是基于加法器装置506的输出和数据流的。例如，DFE装置507包括PAM
4限幅器输入，该限幅器输入包括四个分离电平。四个分离电平中的每个被彼此分离，从而在四个分离电平当中使得误差率最小化。
[0054] 通信系统500另外包括解码器装置508，解码器装置508配置以从数据形式的PAM符号中去除区间误差。例如，解码器装置使用1+D模n解码器来实现。在具体实施方式中，解码器装置508是1+D模4解码器。在各个实现方式中，未使用解码器装置508，因为DFE 507可被用来执行解码。
[0055] FEC装置509被耦接至解码器装置508，其对来自解码器装置508的PAM符号执行前向纠错。例如，来自解码器装置508的PAM符号已经通过通信系统500进行处理，以使得反射信号、ISI噪声和区间误差通过上文所描述的各种组件被消除。FEC装置509被配置为根据预定的编码算法，如BCH码、RS码和其他，提供前向纠错。
[0056] FEC装置509耦接至PAM驱动器510。例如，PAM驱动器510包括用于发射经过处理的信号的PAM发射装置。
[0057] 依据所述实现方式，通信系统500也可包括其他组件。例如，通信系统500包括PAM 4接收器装置，该PAM 4接收器装置可由串行器/解串器(SerDes)装置表征。根据各种实施方式，PAM 4发射器装置和PAM 4接收器装置被集成在单个集成电路装置上，该单个集成电路装置包括多个CMOS装置。例如，每个CMOS装置具有28nm或更小的设计规则。在某些实施方式中，每个CMOS装置使用FINFET处理而具有16nm和更小的设计规则。
[0058] 将理解的是，本发明的实施方式提供了优于现有解决方案的多个优点。传统DFE通常使用用于第一少数(和最重要的)的抽头的前馈(开环)均衡器，该抽头经常导致性能损失。此外，在一些实现方式/速度中，可使用大量推测(speculation)将环路闭合，许多环路是迭代约束的并且不能够闭合所述第一少数抽头。传统的DFE难以在基于PAM-4(或高阶PAM)的通信系统中使用。例如，并行实现的传统PAM-4DFE呈4N指数状态增长，并且传统的连续逼近的PAM-4DFE具有增大量的模拟内容，从而向前执行更多逼近。相比之下，本发明的实施方式提供与多个DEF结合使用的反射信号消除，多个DEF同时提供所述性能和易于实施性。此外，本发明的实施方式可用于现有的通信系统。也存在其他实施方式。
[0059] 虽然上文是对具体实施方式的全面描述，但可使用各种修改、替代结构和等同替换中。因此，上文描述和示出不应被看作限制由所附权利要求所限定的本发明的范围。
