本発明は、ＰＷＭ制御（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）によるパルス信号（以下、ＰＷＭ信号と称す）で負荷を定電流で駆動する定電流電源装置に組み込まれた低電流保護回路に関する。

ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）は、電流の大きさに応じて色調が変化する特性を有している。 従って、ＬＥＤを定電流で駆動するが一般的であり、調光制御を行う場合には、外部パルス信号であるＰＷＭ信号でＬＥＤをオン／オフ駆動させ、ＰＷＭ信号のデューティー比によって光量を調整している。

一方、負荷を定電流で駆動する定電流電源装置としてスイッチング電源を用いる場合には、出力電流を検出してフィードバック制御を行う必要がある。 上述のようにＰＷＭ信号によってＬＥＤを駆動する場合、ＬＥＤが点灯期間と消灯期間とを繰り返すことになり、当然ながら消灯期間ではＬＥＤに電流が流れず、出力電流がゼロとしてフィードバックされてしまう。 このように、出力電流がゼロとしてフィードバックされると、過剰な電力が供給されすぎてしまうため、フィードバック制御をＬＥＤの点灯期間中に制限させることで、過剰な電力の供給を防止させることが提案されている（例えば、特許文献１参照）。

特許文献１には、非絶縁方式の昇圧型チョッパー型のスイッチング電源が開示されており、ＬＥＤを点灯するＯＮ期間はＬＥＤ動作電流指示値に基づいて動作電流を供給し、ＬＥＤを消灯させるＯＦＦ期間はＬＥＤと供給電圧をｎ型ＭＯＳトランジスタにて切り離し、且つＬＥＤ供給電圧源であるスイッチング電源のスイッチング動作も同期してオフさせている。 このように特許文献１では、ＰＷＭ信号に同期させてスイッチング電源をオン／オフ動作させることで、待機時の消費電力を低下させることを行っている。

従来技術のように、負荷をオン／オフ駆動する外部パルス信号に同期させて入力側から出力側に電力を供給すると共に、出力側に供給された電力を用いて負荷を設定された定電流で駆動する定電流電源装置において、負荷を流れる負荷電流の低下によって異常を検出する低電流（ＵＶ）保護回路を組み込む場合、起動時の出力電圧がゼロから所定の電圧に立ち上がるまでの期間は所定の負荷電流が流れないので異常検出が行われてしまう。 そこで、低電流保護回路による異常検出を一時的にマスクし、負荷電流の低下が所定時間以上継続した場合に初めて異常検出を行うようにする必要がある。

この場合、ＰＷＭ信号のデューティー比が大きければ、出力電圧は短時間に十分に立ち上がることが可能であるが、ＰＷＭ信号のデューティー比が小さいと出力電圧が立ち上がるまでに数倍の時間がかかるため、異常検出をマスクするマスク期間を大幅に伸ばして設定する必要があった。

しかしながら、異常検出をマスクするマスク時間を伸ばして設定すると、今度は連続動作等のＰＷＭ信号のデューティー比が大きい時、異常検出が行われて低電流保護動作に入る前に部品が発熱等で破損する恐れがあるという問題点があった。

本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、外部パルス信号のデューティー比に応じて異常検出をマスクするマスク時間を適切に設定することができる低電流保護回路を提供することにある。

本発明の低電流保護回路は、負荷をオン／オフ駆動する外部パルス信号に同期させて入力側から出力側に電力を供給すると共に、出力側に供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置において、前記負荷に流れる負荷電流の低下を検出して低電流保護動作を行う低電流保護回路であって、前記負荷電流を検出する負荷電流検出手段と、該負荷電流検出手段によって検出された前記負荷電流と予め設定された基準値とを比較することで前記負荷電流の低下を検出する低電流検出手段と、該低電流検出手段によって前記負荷電流の低下が検出されると前記低電流保護動作を行う保護手段と、前記低電流検出手段によって前記負荷電流の低下が検出された後、前記外部パルス信号のデューティー比に応じて設定されるマスク時間が経過するまで、前記保護手段による前記低電流保護動作をマスクするマスク手段とを具備することを特徴とする。
さらに、本発明の低電流保護回路において、前記外部パルス信号のデューティー比が大きいときの前記マスク時間よりも、前記外部パルス信号のデューティー比が小さいときの前記マスク時間が長く設定されるようにしても良い。
さらに、本発明の低電流保護回路において、前記マスク時間は、前記外部パルス信号におけるオンデューティーの積算時間が所定時間に到達する時間に設定されているようにしても良い。

本発明によれば、外部パルス信号のオンデューティーに応じて異常検出をマスクするマスク時間を適切に設定することができ、外部パルス信号のデューティー比が小さい時には、マスク時間を伸ばして誤検出を防止することができると共に、外部パルス信号のデューティー比が大きい時には、マスク時間を短くして速やかに異常検出を行って部品が発熱等で破損することを防止することができるという効果を奏する。

本発明に係る低電流保護回路の実施の形態の回路構成を示す回路構成図である。

図１に示す低電流保護回路におけるデューティー比１００％時の各部の信号波形、及び動作波形を示す波形図である。

図１に示す低電流保護回路におけるデューティー比５０％時の各部の信号波形、及び動作波形を示す波形図である。

図１に示す低電流保護回路におけるデューティー比１５％時の各部の信号波形、及び動作波形を示す波形図である。

本発明に係る低電流保護回路の他の実施の形態の回路構成を示す回路構成図である。

次に、本発明の実施の形態を、図面を参照して具体的に説明する。

本実施の形態の低電流保護回路１は、図１を参照すると、外部パルス信号であるデミング信号等のＰＷＭ信号に基づいて、ｎ個（ｎは任意の自然数を示す）のＬＥＤ２１〜２ｎが直列接続されてなるＬＥＤアレイ２を定電流で駆動する図示しない定電流電源装置に組み込まれる。 なお、ＰＷＭ信号は、外部パルス信号であり、そのデューティー比によってＬＥＤアレイ２の明るさを決定するＤｉｍｍｉｎｇ Ｓｉｇｎａｌ等の調光信号である。

ＬＥＤアレイ２と、Ｎ型のＭＯＳＦＥＴ（以下、ＮＭＯＳと称す）Ｑ１と、負荷を流れる負荷電流、すなわちＬＥＤアレイ２を流れるＬＥＤ電流ＩＬＥＤに対応する電圧ＶＦＢを検出するための検出抵抗Ｒ１とが、図示しない定電流電源装置の出力側のコンデンサＣｏの正極端子＋とＧＮＤとの間に直列に接続されている。 出力側のコンデンサＣｏには、負荷であるＬＥＤアレイ２をオン／オフ駆動するＰＷＭ信号に同期させて入力側から電力を供給される構成になっている。

ＬＥＤアレイ２のカソード側端子にＮＭＯＳＱ１のドレイン端子が接続され、ＮＭＯＳＱ１のソース端子が抵抗Ｒ１を介してＧＮＤに接続されている。 また、ＮＭＯＳＱ１のゲート端子には、ＬＥＤ駆動信号としてＰＷＭ信号がバッファＢＦを介して入力される。 これにより、ＰＷＭ信号に基づくＬＥＤ駆動信号によってＮＭＯＳＱ１がオン／オフされ、ＰＷＭ信号に同期し、負荷であるＬＥＤアレイ２が設定された定電流でオン／オフ駆動される。

低電流保護回路１は、図１を参照すると、コンパレータＣＰ１、ＣＰ２と、基準電圧Ｖｒｅｆ１と、基準電圧Ｖｒｅｆ２と、アンド回路ＡＮＤ１、ＡＮＤ２と、スイッチＳＷと、コンデンサＣ１と、定電流回路ＣＣと、抵抗Ｒ２と、ＮＭＯＳＱ２と、ＲＳ型のフリップフロップ回路ＦＦ１と、保護回路１０を備えている。

ＮＭＯＳＱ１のソース端子と検出抵抗Ｒ１との接続点が、コンパレータＣＰ１の反転入力端子に接続され、コンパレータＣＰ１の非反転入力端子には、基準電圧Ｖｒｅｆ１が接続されている。 この基準電圧Ｖｒｅｆ１は、ＬＥＤアレイ２を流れるＬＥＤ電流ＩＬＥＤ低下を検出する閾電圧である。

コンパレータＣＰ１の出力端子は、アンド回路ＡＮＤ１の一方の入力端子と、アンド回路ＡＮＤ２の一方の反転入力端子とに接続されている。 そして、アンド回路ＡＮＤ１の他方の入力端子と、アンド回路ＡＮＤ２の他方の入力端子とには、ＰＷＭ信号が入力されている。 コンパレータＣＰ１では、電圧ＶＦＢと基準電圧Ｖｒｅｆ１とが比較され、コンパレータＣＰ１の出力は、電圧ＶＦＢが基準電圧Ｖｒｅｆ１未満でＨレベルとなり、電圧ＶＦＢが基準電圧Ｖｒｅｆ１以上でＬレベルとなる。 これにより、アンド回路ＡＮＤ１の出力は、低電流を検出する異常検出信号として機能し、電圧ＶＦＢが基準電圧Ｖｒｅｆ１未満で、且つＰＷＭ信号のオンデューティーでＨレベルとなる。 そして、アンド回路ＡＮＤ２の出力は、電圧ＶＦＢが基準電圧Ｖｒｅｆ１以上で、且つＰＷＭ信号のオンデューティーでＨレベルとなる。

アンド回路ＡＮＤ１の出力によってオンオフされるスイッチＳＷと、コンデンサＣ１とが、定電流回路ＣＣとＧＮＤとの間に直列に接続されていると共に、スイッチＳＷとコンデンサＣ１との接続点とＧＮＤとの間には、抵抗Ｒ２とＮＭＯＳＱ２とが直列に接続されている。 そして、アンド回路ＡＮＤ１の出力は、ＲＳ型のフリップフロップＦＦ１のセット端子Ｓに接続されていると共に、アンド回路ＡＮＤ２の出力は、フリップフロップＦＦ１のリセット端子Ｒに接続され、フリップフロップＦＦ１の反転出力端子Ｑ￣からの出力は、ＮＭＯＳＱ２のゲート端子に接続されている。 これにより、アンド回路ＡＮＤ１の出力がＨレベルになると、フリップフロップＦＦ１がセットされてＮＭＯＳＱ２がオフされ、スイッチＳＷがオンされるため、コンデンサＣ１への電荷のチャージが開始される。 その後、電圧ＶＦＢが基準電圧Ｖｒｅｆ１未満の状態が継続している間は、ＰＷＭ信号がオンデューティー時にのみにコンデンサＣ１に電荷が定電流でチャージされることになる。 また、アンド回路ＡＮＤ２の出力がＨレベルになると、フリップフロップＦＦ１がリセットされてＮＭＯＳＱ２がオンされ、コンデンサＣ１にチャージされた電荷が放電される。

スイッチＳＷとコンデンサＣ１との接続点は、コンパレータＣＰ２の非反転入力端子に接続され、コンパレータＣＰ２の反転入力端子には基準電圧Ｖｒｅｆ２が接続されている。 そして、コンパレータＣＰ２の出力は、保護回路１０に入力される構成になっている。 保護回路１０は、コンパレータＣＰ２の出力がＨレベルなると、定電流電源装置の動作を停止させる低電流保護動作を実行する回路である。 すなわち、コンデンサＣ１への電荷のチャージが開始され、電圧ＶＦＢが基準電圧Ｖｒｅｆ２を超えるまでの期間が、アンド回路ＡＮＤ１か出力される異常検出信号をマスクするマスク時間となる。

図２乃至図４は、本実施の形態の低電流保護回路１における起動時の立ち上がりシーケンスを示しており、図２はＰＷＭ信号がデューティー比１００％時、図３はＰＷＭ信号がデューティー比５０％時、図４はＰＷＭ信号がデューティー比１５％時をそれぞれ示している。 また、図２乃至図４において、（ａ）はＰＷＭ信号、（ｂ）は出力電圧Ｖｏ、（ｃ）は電圧ＶＦＢ、（ｄ）は異常検出信号、（ｅ）は電圧Ｖｄｃをそれぞれ示している。

図２（ａ）に示すように、時刻ｔ０にデューティー比１００％のＰＷＭ信号が入力されると、図２（ｂ）に示すように、ＰＷＭ信号に同期して入力側から出力側に電力が供給され、出力電圧Ｖｏが立ち上がり始める。 出力電圧Ｖｏが十分に立ち上がってＬＥＤ電流ＩＬＥＤが流れ始め、図２（ｃ）に示すように、時刻ｔ１で電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達するまでは、図２（ｄ）に示すように、アンド回路ＡＮＤ１の出力である異常検出信号は、ＰＷＭ信号がオンデューティー時にＨレベルになる。

アンド回路ＡＮＤ１の出力である異常検出信号がＨレベルになると、フリップフロップＦＦ１がセットされてＮＭＯＳＱ２がオフされ、スイッチＳＷがオンされるため、図２（ｅ）に示すように、コンデンサＣ１への電荷のチャージが開始されて電圧Ｖｄｃが立ち上がり始める。 その後、デューティー比１００％の場合には、スイッチＳＷがオンされ続けるため、連続してコンデンサＣ１に電荷がチャージされることになる。

次に、時刻ｔ１に電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達すると、フリップフロップＦＦ１がリセットされてＮＭＯＳＱ２がオンされ、図２（ｅ）に示すように、コンデンサＣ１にチャージされた電荷が放電され、電圧Ｖｄｃが基準電圧Ｖｒｅｆ２に達してコンパレータＣＰ２の出力がＨレベルになる前に立ち下がる。 これにより、起動時にアンド回路ＡＮＤ１から出力される異常検出信号がマスクされることになる。

一方、電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達しない場合には、図２（ｅ）に示す点線で示すように、継続して電圧Ｖｄｃが上昇し、時刻ｔ２で電圧Ｖｄｃが基準電圧Ｖｒｅｆ１に達すると、コンパレータＣＰ２の出力がＨレベルになり、保護回路１０による低電流保護動作が実行される。 換言するならば、時刻ｔ２までに電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達すると、異常検出が行われないことになり、時刻ｔ０から時刻ｔ２までの時間がマスク時間となる。 なお、マスク時間は、電圧ＶＦＢが立ち上がる速度、すなわち、コンデンサＣ１の充電速度を決定する定電流回路ＣＣの電流値と、コンデンサＣ１の容量と、基準電圧Ｖｒｅｆ２とに基づいて決定される。 従って、定電流回路ＣＣの電流値と、コンデンサＣ１の容量と、基準電圧Ｖｒｅｆ２とが、起動時に電圧ＶＦＢが低電流保護開始電圧である基準電圧Ｖｒｅｆ１に達する時刻ｔ０から時刻ｔ１の時間よりも、コンデンサＣ１の充電が開始され、電圧Ｖｄｃが基準電圧Ｖｒｅｆ２に到達する時刻ｔ０から時刻ｔ２の時間の方が長くなるように設定されている。

次に、図３（ａ）に示すように、時刻ｔ１０にデューティー比５０％のＰＷＭ信号が入力されると、図３（ｂ）に示すように、ＰＷＭ信号に同期して入力側から出力側に電力が供給され、出力電圧Ｖｏが立ち上がり始める。 出力電圧Ｖｏが十分に立ち上がってＬＥＤ電流ＩＬＥＤが流れ始め、図３（ｃ）に示すように、時刻ｔ１１で電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達するまでは、図３（ｄ）に示すように、アンド回路ＡＮＤ１の出力である異常検出信号は、ＰＷＭ信号がオンデューティー時にＨレベルになる。

アンド回路ＡＮＤ１の出力である異常検出信号がＨレベルになると、フリップフロップＦＦ１がセットされてＮＭＯＳＱ２がオフされ、スイッチＳＷがオンされるため、図３（ｅ）に示すように、コンデンサＣ１への電荷のチャージが開始されて電圧Ｖｄｃが立ち上がり始める。 その後、デューティー比５０％の場合には、オンデューティー時のみスイッチＳＷがオンされるため、断続的にコンデンサＣ１に電荷がチャージされることになる。

次に、時刻ｔ１１に電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達すると、フリップフロップＦＦ２がリセットされてＮＭＯＳＱ２がオンされ、図３（ｅ）に示すように、コンデンサＣ１にチャージされた電荷が放電され、電圧Ｖｄｃが基準電圧Ｖｒｅｆ２に達してコンパレータＣＰ２の出力がＨレベルになる前に立ち下がる。 これにより、デューティー比５０％のＰＷＭ信号が入力された場合でも、起動時にアンド回路ＡＮＤ１から出力される異常検出信号がマスクされることになる。

一方、電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達しない場合には、図３（ｅ）に示す点線で示すように、継続して断続的に電圧Ｖｄｃが上昇し、時刻ｔ１２で電圧Ｖｄｃが基準電圧Ｖｒｅｆ２に達すると、コンパレータＣＰ２の出力がＨレベルになり、保護回路１０による低電流保護動作が実行される。 換言するならば、時刻ｔ１２までに電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達すると、異常検出が行われないことになり、時刻ｔ１０から時刻ｔ１２までの時間がマスク時間となる。 なお、出力電圧Ｖｏが上昇するのは、図３（ｂ）に示すように、入力側から電力が供給されるＰＷＭ信号のオンデューティー時のみであり、電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達するまでの時刻ｔ１０から時刻ｔ１１までの期間は、ＰＷＭ信号がデューティー比１００％の場合の時刻ｔ０から時刻ｔ１までの期間よりも長くなり、異常検出信号がＨレベルになる期間も延びる。 その分、デューティー比５０％の場合には、ＰＷＭ信号のオンデューティー時のみコンデンサＣ１に電荷がチャージされるため、マスク時間もデューティー比１００％の場合と比べて延びることになる。

次に、図４（ａ）に示すように、時刻ｔ２０にデューティー比１５％のＰＷＭ信号が入力されると、図４（ｂ）に示すように、ＰＷＭ信号に同期して入力側から出力側に電力が供給され、出力電圧Ｖｏが立ち上がり始める。 出力電圧Ｖｏが十分に立ち上がってＬＥＤ電流ＩＬＥＤが流れ始め、図４（ｃ）に示すように、時刻ｔ２１で電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達するまでは、図４（ｄ）に示すように、アンド回路ＡＮＤ１の出力である異常検出信号は、ＰＷＭ信号がオンデューティー時にＨレベルになる。

アンド回路ＡＮＤ１の出力である異常検出信号がＨレベルになると、フリップフロップＦＦ１がセットされてＮＭＯＳＱ２がオフされ、スイッチＳＷがオンされるため、図４（ｅ）に示すように、コンデンサＣ１への電荷のチャージが開始されて電圧Ｖｄｃが立ち上がり始める。 その後、デューティー比１５％の場合には、オンデューティー時のみスイッチＳＷがオンされるため、断続的にコンデンサＣ１に電荷がチャージされることになる。

次に、時刻ｔ２１に電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達すると、フリップフロップＦＦ２がリセットされてＮＭＯＳＱ２がオンされ、図４（ｅ）に示すように、コンデンサＣ１にチャージされた電荷が放電され、電圧Ｖｄｃが基準電圧Ｖｒｅｆ１に達してコンパレータＣＰ２の出力がＨレベルになる前に立ち下がる。 これにより、デューティー比１５％のＰＷＭ信号が入力された場合でも、起動時にアンド回路ＡＮＤ１か出力される異常検出信号がマスクされることになる。

一方、電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達しない場合には、図４（ｅ）に示す点線で示すように、継続して断続的に電圧Ｖｄｃが上昇し、時刻ｔ２２で電圧Ｖｄｃが基準電圧Ｖｒｅｆ２に達すると、コンパレータＣＰ２の出力がＨレベルになり、保護回路１０による低電流保護動作が実行される。 換言するならば、時刻ｔ２２までに電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達すると、異常検出が行われないことになり、時刻ｔ２０から時刻ｔ２２までの時間がマスク時間となる。 なお、出力電圧Ｖｏが上昇するのは、図４（ｂ）に示すように、入力側から電力が供給されるＰＷＭ信号のオンデューティー時のみであり、電圧ＶＦＢが基準電圧Ｖｒｅｆ１に達するまでの時刻ｔ２０から時刻ｔ２１までの期間は、ＰＷＭ信号がデューティー比５０％の場合の時刻ｔ１０から時刻ｔ１１までの期間よりもさらに長くなり、異常検出信号がＨレベルになる期間も延びる。 その分、デューティー比１５％の場合には、デューティー比５０％の場合に比べて、１回にコンデンサＣ１に電荷がチャージされる期間が短いため、マスク時間もデューティー比５０％の場合と比べてさらに延びることになる。

なお、本実施の形態では、ＰＷＭ信号のデューティー比に応じてコンデンサＣ１への電荷のチャージ量を変化させ、マスク時間を変更させるように構成したが、クロック信号を生成可能であれば、図５に示すように、カウンタ回路２０によるカウント時間によってマスク時間を変更させるように構成しても良い。 図５に示す低電流保護回路１ａでは、アンド回路ＡＮＤ１の出力と、フリップフロックＦＦ１の出力端子Ｑからの出力とがカウンタ回路２０に入力されていると共に、カウンタ回路２０の出力が保護回路１０に入力されている。 そして、カウンタ回路２０は、フリップフロックＦＦ１の出力端子Ｑからの出力がＨレベルで、且つアンド回路ＡＮＤ１の出力がＨレベルである場合には、カウントを行い、所定数のカウント後に出力をＨレベルにする。 そして、フリップフロックＦＦ１の出力端子Ｑからの出力がＬレベルになると、カウントをリセットするように構成されている。 これにより、ＰＷＭ信号のデューティー比に応じてカウンタ回路２０のカウントの時間を変化させ、マスク時間を変更させることができる。

以上のように、本実施の形態によれば、ＬＥＤアレイ２をオン／オフ駆動するＰＷＭ信号に同期させて入力側から出力側に電力を供給すると共に、出力側に供給された電力を用いてＬＥＤアレイを設定された定電流で駆動する定電流電源装置において、ＬＥＤアレイ２に流れるＬＥＤ電流ＩＬＥＤの低下を検出して低電流保護動作を行う低電流保護回路１であって、ＬＥＤ電流ＩＬＥＤを検出する負荷電流検出手段（検出抵抗Ｒ１）と、検出抵抗Ｒ１によって電圧ＦＢとして検出されたＬＥＤ電流ＩＬＥＤと予め設定された基準電圧Ｖｒｅｆ１とを比較することでＬＥＤ電流ＩＬＥＤの低下を検出する低電流検出手段（コンパレータＣＰ１）と、コンパレータＣＰ１によってＬＥＤ電流ＩＬＥＤの低下が検出されると低電流保護動作を行う保護回路１０と、コンパレータＣＰ１によってＬＥＤ電流ＩＬＥＤの低下が検出された後、ＰＷＭ信号のデューティー比に応じて設定されるマスク時間が経過するまで、保護回路１０による前記低電流保護動作をマスクするマスク手段（コンパレータＣＰ２）とを備えている。
この構成により、ＰＷＭ信号のデューティー比に応じて保護回路による低電流保護動作をマスクするマスク時間を適切に設定することができる。

さらに、本実施の形態によれば、ＰＷＭ信号のデューティー比が大きいときの前記マスク時間よりも、ＰＷＭ信号のデューティー比が小さいときのマスク時間が長く設定されるように構成されている。
この構成により、ＰＷＭ信号のデューティー比が小さい時には、保護回路による低電流保護動作をマスクするマスク時間を伸ばして誤検出を防止することができると共に、ＰＷＭ信号のデューティー比が大きい時には、保護回路による低電流保護動作をマスクするマスク時間を短くして低電流保護動作に入る前に部品が発熱等で破損することを防止することができる。

さらに、本実施の形態によれば、前記マスク時間は、前記外部パルス信号におけるオンデューティーの積算時間が所定時間に到達する時間に設定されている。 すなわち、ＰＷＭ信号のオンデューティー時のみに、コンデンサＣ１に電荷が定電流でチャージされ、その電圧Ｖｄｃが基準電圧Ｖｒｅｆ２に到達を検出している。 従って、ＰＷＭ信号のオンデューティーの積算時間とコンデンサＣ１に電荷量とは比例関係にある。
この構成により、起動時の異常検出信号が検出されてしまう期間は、出力電圧Ｖｏの立ち上がり時間に応じて変化することになるが、出力電圧Ｖｏの立ち上がり時間に起因するＰＷＭ信号のオンデューティーの積算時間に応じてマスク時間を決定することができるため、起動時の異常検出信号が検出されてしまう期間を適切にマスクすることができる。

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。 また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。 なお、各図において、同一構成要素には同一符号を付している。

１、１ａ 低電流保護回路２ ＬＥＤアレイ１０ 保護回路２０ カウンタ回路２１〜２ｎ ＬＥＤ
ＡＮＤ１、ＡＮＤ２ アンド回路ＢＦ バッファＣＣ 定電流回路Ｃｏ、Ｃ１ コンデンサＣＰ１、ＣＰ２ コンパレータＦＦ１ フリップフロップ回路ＩＬＥＤ ＬＥＤ電流
Ｑ１、Ｑ２ ＮＭＯＳ
Ｒ１ 検出抵抗Ｒ２ 抵抗ＳＷ スイッチＶｒｅｆ１、Ｖｒｅｆ２ 基準電圧