技术领域
[0001] 本实用新型涉及显示技术领域，特别是涉及一种用于窄边框面板的GOA电路。
背景技术
[0002] GOA(Gate Driver on Array，阵列
基板行驱动) ，是利用现有
薄膜晶体管
液晶显示器Array 制程将GATE（栅极）行扫描驱动
信号电路制作在Array（基板）上，实现对GATE（栅极）
逐行扫描的驱动方式的一项技术。
[0003] GOA驱动电路（GOA电路），通常包括级联的多个驱动单元。GOA驱动电路分布在显示产品的边框区域。随着显示技术的高速发展，高集成度和低成本的GOA显示器已成发展趋势，而GOA的可靠性与输出
质量是GOA驱动电路的重要标准。
[0004] 目前，如图1所示，LCD产品GOA驱动电路的每个驱动单元通常只有一个输出端，其输出的GATE驱动信号OUT只能给一条GATE（栅极）提供驱动。该类结构所需布局空间较多，对做窄边框产品优势不大，例如对于点阵为mRGB*n的面板，若考虑单边驱动，则单边需要n/2个GOA阵列单元，若考虑双边驱动同一行，则单边需要n个GOA阵列单元。现有的LCD
显示面板栅极线的数量一般为上千条，这需要有相应数量的驱动单元。
现有技术GOA驱动电路的设计严重影响了产品边框的缩减。实用新型内容
[0005] 针对现有技术的不足，本
申请提供一种用于窄边框面板的GOA电路，包括级联的多个移位寄存单元，移位寄存单元的输出端连接有输出控制单元，所述每个输出控制单元用于分时输出M个GATE信号，其中，M=2n, n>=1；所述输出控制单元包括M个分时输出单元，每个分时输出单元连接有一个不同的
时钟信号CK控制端；所述每个分时输出单元根据移位寄存单元的
输出信号和不同时钟信号CK输出一个GATE驱动信号。
[0006] 进一步地，所述每个移位寄存单元连接一个主体时钟信号CLK控制端；
[0007] 所述M个分时输出单元所对应的M个时钟信号CK依次相差1/M个主体时钟信号CLK的时钟周期；
[0008] 所述M个分时输出单元所对应的M个时钟信号CK的周期分别为1/M个主体时钟信号CLK的时钟周期。
[0009] 进一步地，所述分时输出单元为TFT晶体管，所述TFT晶体管根据移位寄存单元的输出信号和时钟信号CK输出一个GATE信号；所述TFT晶体管为NTFT晶体管或者PTFT晶体管。
[0010] 进一步地，所述TFT晶体管的控制端连接移位寄存单元的输出端，所述TFT晶体管的第一端连接时钟信号CK，所述TFT晶体管的第二端输出GATE驱动信号。
[0011] 进一步地，所述每个分时输出单元均为由PTFT晶体管和NTFT晶体管组合而成的CMOS电路结构；
[0012] 所述每个分时输出单元具有一个时钟信号CK输入端和一个反向时钟信号XCK输入端，所述时钟信号CK和反向时钟信号XCK的
相位相反；
[0013] 所述CMOS电路根据移位寄存单元的输出信号、时钟信号CK和反向时钟信号XCK输出GATE驱动信号。
[0014] 进一步地，所述CMOS电路的NTFT晶体管的第一端连接移位寄存单元的输出端，所述NTFT晶体管的控制端连接时钟信号CK；所述CMOS电路的PTFT晶体管的第一端连接移位寄存单元的输出端，所述PTFT晶体管的控制端连接反向时钟信号XCK；所述NTFT晶体管的第二端与PTFT晶体管的第二端连接，并在连接
位置处输出一个GATE驱动信号。
[0015] 进一步地，所述输出控制单元具有M个时钟信号CK控制端、和M个反向时钟信号XCK控制端；
[0016] 所述分时输出单元的时钟信号CK输入端与时钟信号CK控制端连接，所述反向时钟信号XCK输入端与反向时钟信号XCK控制端连接。
[0017] 进一步地，所述输出控制单元具有M个时钟信号CK控制端；
[0018] 所述每个输出控制单元还包括由PTFT晶体管和NTFT晶体管组合而成的
反相器电路结构，所述反相器根据一个时钟信号CK、低电平信号VGL和
高电平信号线VGH输出一个反向时钟信号XCK；
[0019] 所述分时输出单元根据移位寄存单元的输出信号、时钟信号CK和反向时钟信号XCK输出GATE信号。
[0020] 进一步地，所述反相器的PTFT晶体管的控制端和NTFT晶体管的控制端均连接时钟信号CK，所述反相器的PTFT晶体管第一端连接VGH高电平，所述反相器的NTFT晶体管第一端连接VGL低电平；所述PTFT晶体管的第二端与NTFT晶体管的第二端连接、输出反向时钟信号XCK。
[0021] 进一步地，所述M >=4。
[0022] 与现有技术相比，本实用新型具有以下有益效果：
[0023] 本实用新型通过增加输出控制单元，利用时钟信号CK的相位选择，逐级输出符合pixel
像素所需的多个栅极驱动信号，实现了GOA驱动电路的多GATE输出，使移位寄存单元的一个输出端信号能够给多条GATE（栅极）提供驱动，有利于做到更窄边框的显示面板。
附图说明
[0024] 图1为现有技术的一种GOA驱动电路的结构示意图；
[0025] 图2为
实施例一所述的一种GOA驱动电路的结构示意图；
[0026] 图3为实施例一所述的GOA驱动电路的输出控制单元的第一种结构的示意图；
[0027] 图4为实施例一所述的GOA驱动电路的输出控制单元的第二种结构的示意图；
[0028] 图5为实施例二所述的GOA驱动电路的输出控制单元的结构示意图；
[0029] 图6为实施例二所述的一种GOA驱动电路的结构示意图；
[0030] 图7为实施例三所述的GOA驱动电路的输出控制单元的结构示意图；
[0031] 图8为实施例四所述的GOA驱动电路的输出控制单元的结构示意图；
[0032] 图9为实施例四所述的一种GOA驱动电路的结构示意图；
[0033] 图10为实施例四的时钟信号相对应的输出
波形示意图。
[0034] 附图标注：
[0035] 10-移位寄存单元、20-输出控制单元、30-分时输出单元、40-反相器。
具体实施方式
[0036] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0037] 参见图2 10所示，为本实用新型提供了用于窄边框面板的GOA电路。~
[0038] 实施例一
[0039] 图2为本实施例提出的一种用于窄边框面板的GOA电路的其中一个方案，GOA电路包括有级联的多个移位寄存单元10（阵列单元）。每个移位寄存单元10具有一个输出端并输出一个
控制信号。移位寄存单元10的输出端连接有输出控制单元20。
[0040] 图2中仅示意出了四个级联的移位寄存单元10：G1、G2、G3、G4。可以理解的，GOA驱动电路的移位寄存单元10数量并不以此为限。OUT1、OUT2、OUT3、OUT4分别为移位寄存单元G1、G2、G3、G4的输出控制单元20。
[0041] 以其中一个移位寄存单元G1及其对应的输出控制单元OUT1的结构为例进行说明。如图2所示，移位寄存单元G1输出的控制信号经过输出控制单元OUT1，通过2个（M个）时钟信号CK1、CK2的选取，分时输出两个GATE（栅极）驱动信号SN1、SN2，用于作为2行（M行）像素驱动所需的信号。
[0042] 在本实施例中，输出控制单元20包括：与移位寄存单元10输出端相连接的输入端，以及M个分时输出单元30，M个分时输出单元30用于分时输出M个栅极驱动信号SN，M为2的整数倍。
[0043] 本实施例中，每个分时输出单元30均连接一个时钟信号，每个输出控制单元20包括M个分时输出单元30，共连接M个时钟信号CK控制端。移位寄存单元10输出的控制信号经过输出控制单元20-OUT，通过M个时钟信号的选取，产生M行像素驱动所需的GATE驱动信号SN。如图3所示，M具体为2。
[0044] 在本实施例中，输出控制单元20的分时输出单元30结构，可以是如图3所示的NTFT。以输出控制单元20-OUT1为例，输出控制单元OUT1具体包括2个分时输出单元30：NTFT（N型TFT晶体管）M1和M2。
[0045] 晶体管M1的控制端（栅极）连接移位寄存单元G1的输出端，晶体管M1的第一端连接第一时钟信号CK1，晶体管M1的第二端输出第一扫描线的栅极驱动信号SN1。晶体管M1用于根据移位寄存单元G1输出端的输出信号和第一时钟信号CK1输出第一扫描线的栅极驱动信号SN1。
[0046] 晶体管M2的控制端（栅极）连接移位寄存单元G1的输出端，晶体管M2的第一端连接第一时钟信号CK2，晶体管M2的第二端输出第二扫描线的栅极驱动信号SN2。晶体管M2用于根据移位寄存单元G1输出端的输出信号和第二时钟信号CK2输出第二扫描线的栅极驱动信号SN2。
[0047] 或者，输出控制单元20的分时输出单元30结构，还可以是如图4所示的单独的PTFT。OUT1输出控制单元20具体包括2个分时输出单元30：PTFT（P型TFT晶体管）M1和M2。
[0048] 移位寄存单元10-G1连接有主体时钟信号CLK控制端，本实施例中的主体时钟信号CLK控制端为一个。
[0049] 输出控制单元20-OUT1的2个时钟信号CK1、CK2的周期分别为1/2（1/M）个主体时钟信号CLK的时钟周期。CK1、CK2相差1/2（1/M）个主体时钟信号CLK的时钟周期。
[0050] 本实施例，增加了输出控制单元20，GOA电路的移位寄存单元10（阵列单元）输出的控制信号经过输出控制单元20，通过时钟信号CK1、CK2的选取，产生多个像素驱动所需的栅极驱动信号SN1、SN2。其效果是，通过改善布局，增加几个TFT晶体管，有效减少了大面积的GOA阵列单元，实现了多行输出的功能。使移位寄存单元10的一个输出端信号能够给多条GATE（栅极）提供驱动，有利于做到更窄边框的显示面板。
[0051] 实施例二
[0052] 图5为本实施例提出的一种用于窄边框面板的GOA电路的另一个输出控制单元20的具体结构。图6为本实施例对应的一种用于窄边框面板的GOA电路本实施例是实施例一的改进方案。
[0053] 与实施例一相同的是，输出控制单元20包括：与移位寄存单元10输出端相连接的输入端，以及M个分时输出单元30，M个分时输出单元30用于分时输出M个栅极驱动信号SN。M为2的整数倍，M=2。
[0054] 与实施例一不同的是，在本实施例中，两个分时输出单元30均采用由图5所示的PTFT和NTFT组合而成的CMOS电路结构。
[0055] 如图5所示，CMOS电路结构的每个分时输出单元30均连接两个相反的时钟信号，如第一CMOS电路连接第一时钟信号CK1和第一反向时钟信号XCK1，CK1和XCK1的电平相反。第二CMOS电路连接第二时钟信号CK2和第二反向时钟信号XCK2，CK2和XCK2的电平相反。本实施例中，每个分时输出单元30均连接两个相反的时钟信号。每个输出控制单元20包括M个分时输出单元30，共连接2M个时钟信号CK控制端。
[0056] 作为其中的一个具体实施例，如图5所示，第一CMOS电路包括NTFT晶体管M1和PTFT晶体管M1’。 NTFT晶体管M1的第一端连接移位寄存单元G1的输出端，NTFT晶体管M1的控制端（栅极）连接第一时钟信号CK1；
[0057] PTFT晶体管M1’的第一端连接移位寄存单元G1的输出端，PTFT晶体管M1’的控制端（栅极）连接第一反向时钟信号XCK1，
[0058] NTFT晶体管M1的第二端与PTFT晶体管M1’的第二端连接，并在连接位置处输出第一扫描线的栅极驱动信号SN1。
[0059] 第二CMOS电路包括NTFT晶体管M2和PTFT晶体管M2’。
[0060] 晶体管M2的第一端和晶体管M2’ 的第一端均连接连接移位寄存单元G1的输出端，晶体管M2的控制端（栅极）连接第二时钟信号CK2，晶体管M2’的控制端（栅极）连接第二反向时钟信号XCK2，晶体管M2的第二端和晶体管M2’的第二端同时连接第二扫描线的栅极驱动信号SN2。
[0061] 本实施例的分时输出单元30采用CMOS电路结构，可以采用CMOS工艺制程，能够使输出更稳定，使本申请的多输出GOA电路能够应用于LTPS低温多晶
硅面板中。而实施例一的分时输出单元30仅采用普通的NTFT或者PTFT，其多输出GOA电路不适用于LTPS低温
多晶硅面板。非晶硅面板的解析度基本上都很难超过720P，而低温多晶硅解析度可以达到1080P及其以上，因此本实施例的用于窄边框面板的GOA电路相对于实施例一具有更为明显的优势。
[0062] 实施例三
[0063] 本实施例是实施例二的改进方案。在实施例二中，每个分时输出单元30均连接两个相反的时钟信号。
[0064] 本实施例为了减少输出控制单元20的时钟信号线个数，在输出控制单元20的电路中加入反相器40，利用CK信号生成相位相反的电平XCK，即通过第一时钟信号CK1生成第一反向时钟信号XCK1，通过第二时钟信号CK2生成第二反向时钟信号XCK2。
[0065] 具体的电路结构原理如图7所示，反相器40由PTFT晶体管M5和NTFT晶体管M6组成。PTFT晶体管M5的控制端（栅极）和NTFT晶体管M6的控制端（栅极）均连接第一时钟信号CK1，PTFT晶体管M5的第一端连接VGH高电平，NTFT晶体管M6的第一端连接VGL低电平，PTFT晶体管M5的第二端与NTFT晶体管M6的第二端连接、并输出第一时钟信号CK1的反向时钟信号。该反向时钟信号连接晶体管M1’的控制端（栅极），以代替实施例二中的第一反向时钟信号XCK1。
[0066] 同理，通过PTFT晶体管M5和NTFT晶体管M6组成的反相器40，利用第二时钟信号CK2生成第二时钟信号CK2的反向时钟信号，并将该反向时钟信号连接晶体管M2’的控制端（栅极），以代替实施例二中的第二反向时钟信号XCK2。
[0067] 实施例四
[0068] 本实施例是实施例一的改进方案。实施例一中，输出控制单元20具有M个分时输出单元30，M=2。因此产生了2行（M行）像素驱动所需的信号SN1、SN2。
[0069] 在本实施例中，M为2的整数倍，M还可以为4、6、8…等2的整数倍。通过增加分时输出单元30， 可以分时输出M个GATE驱动信号SN1、SN2、SN3、SN4、…SNM，用作M行像素驱动所需的信号。M=2n, n>=1，n为整数。
[0070] 图8仅示意出了M=4时的结构。输出控制单元20-OUT1具体包括4个TFT晶体管M1、M2、M3、M4组成的分时输出单元30，4个分时输出单元30分别连接时钟信号CK1、CK2、CK3、CK4，4个分时输出单元30分别输出4行（M行）像素驱动所需的信号SN1、SN2、SN3、SN4。
[0071] 分时输出两个GATE信号SN1、SN2，用于作为2行（M行）像素驱动所需的信号。
[0072] 分时输出单元30可以是图示的NTFT，也可以是PTFT，在此不作限制。
[0073] 图9为本实施例对应的一种用于窄边框面板的GOA电路的示意图。
[0074] 图10为本实施例时钟信号相对应的输出波形，用于说明主体时钟信号CLK与时钟信号CK1、CK2、CK3、CK4之间的匹配关系。如图示，输出控制单元OUT1的4个时钟信号CK1、CK2、CK3、CK4的周期分别为1/4（1/M）个主体时钟信号CLK的时钟周期。CK1、CK2、CK3、CK4相差1/4（1/M）个主体时钟信号CLK的时钟周期。
[0075] 与现有技术相比，本实用新型具有以下有益效果：
[0076] 1、本实用新型，通过增加具有多个分时输出单元的输出控制单元，可以输出多行像素驱动所需的GATE（栅极）驱动信号，使移位寄存单元的一个输出端信号能够给多条GATE（栅极）提供驱动，有利于做到更窄边框的显示面板。
[0077] 2、分时输出单元采用CMOS电路结构，可以采用CMOS工艺制程，能够使输出更稳定，使本申请的多输出GOA电路能够应用于LTPS低温多晶硅面板中。
[0078] 应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进或变换都应属于本实用新型所附
权利要求的保护范围之内。
