技术领域
[0001] 本
发明涉及
信号调制技术领域，尤其涉及一种极坐标调制电路及其调制方法。
背景技术
[0002] Polar调制(极坐标调制)越来越多的应用于射频发射机结构中，因为其较高的效率。
[0003] 如图1所示，典型Polar调制发射机结构图，对于基带的I/Q两路信号，通过
算法进行极坐标转化，分别生成幅度信息和
相位信息；幅度信息经过处理，主要是从数字到模拟经过DAC转化，然后滤波放大；同时相位信息和
本振一起实现上变频；最后幅度调制信息和混频后的高频信号(包含相位调制信息)一起通过功放实现信号放大天线传输。
[0004] 如图2所示，幅度信息处理的流程，一般是直接数字幅度信息经过DAC转化位
模拟信号，经过
滤波器后滤除高频干扰，然后幅度信息经过运放提高驱
动能力，直接送往PA实现幅度调制。滤波器一般是
低通滤波器，主要是滤除DAC时钟的高频干扰。
[0005] 所以幅度调制信和混频后的高频信号(包含相位调制信息)在时间上因为两路不同的处理方法(例如滤波器会有一个群延时)，一定会存在延时差，这个延时差偏大就会恶化系统调制的
精度，需要精确控制这个延时差才能让调制
质量符合设计预期。
发明内容
[0006] 本发明所要解决的技术问题在于，提供一种精准控制幅度信息和相位信息延时差的polar(极坐标)调制方法，能够高精度地补偿幅度信号和相位信号之间的路径延迟差异。
[0007] 为解决上述问题，本发明
实施例提供一种极坐标调制电路，包括：
[0008] 极坐标转换单元，用于对基带的I/Q两路信号进行极坐标转换，分别生成幅度信号和相位信号；
[0009] 第一数字延时控制单元，用于对所述幅度信号进行若干次
采样锁存延时，延时第一CLOCK周期；
[0010] 第二数字延时控制单元，用于对所述相位信号进行若干次采样锁存延时，延时第二CLOCK周期；
[0011] 幅度调制单元，用于通过自身的滤波器设定的若干档位R/C，对延时调节后的幅度信号的群延时进行调节，使幅度信号和相位信号的延时差进一步达到最小，并根据延时调节后的幅度信号产生幅度调制信号；
[0012] 相位调制单元，用于根据延时调节后的相位信号产生相位调制信号；
[0013] 功放单元，用于通过将相位调制信号作为
输入信号，幅度调制信号作为
控制信号，以在射频频带中产生所传送的数据。
[0014] 优选地，所述第一CLOCK周期不等于第二CLOCK周期；
[0015] 经延时调节后的幅度信号和相位信号的延时差小于一个CLOCK周期。
[0016] 优选地，相位调制单元，用于根据延时调节后的相位信号产生相位调制信号，具体的，
[0017] 所述相位调制单元，包括：
[0018]
正交坐标转换单元，用于根据所述第二数字延时控制单元提供的相位信号，来产生具有规定的幅度值的正交信号；和，
[0019] 正交调制信号，用于根据所述正交信号在射频频带中产生相位调制信号，并将所述相位调制信号提供给功放单元。
[0020] 优选地，所述滤波器为低通滤波器，包括一阶低通滤波器和高阶低通滤波器。
[0021] 优选地，所述一阶低通滤波器，包括：
[0022] 信号输入端通过
串联连接的第一
电阻、第二电阻连接至信号输出端；
[0023] 所述第二电阻的输入端通过第一
开关连接所述第二电阻的输出端；
[0024] 所述第二电阻的输出端与所述信号输出端之间的
连接线路上分别连接第一电容的第一端、第二电容的第一端；
[0025] 所述第二电容的第二端通过第二开关与所述第一电容的第二端连接，且所述第一电容的第二端接地。
[0026] 本发明实施例还提供一种极坐标调制方法，包括：
[0027] 对基带的I/Q两路信号进行极坐标转换，分别生成幅度信号和相位信号；
[0028] 对所述幅度信号和所述相位信号分别进行若干次采样锁存延时，使所述幅度信号延时第一CLOCK周期，所述相位信号延时第二CLOCK周期；
[0029] 通过自身的滤波器设定的若干档位R/C，对延时调节后的幅度信号的群延时进行调节，使幅度信号和相位信号的延时差进一步达到最小，并根据延时调节后的幅度信号产生幅度调制信号，同时根据延时调节后的相位信号产生相位调制信号；
[0030] 通过将相位调制信号作为输入信号，幅度调制信号作为控制信号，以在射频频带中产生所传送的数据。
[0031] 优选地，所述第一CLOCK周期不等于第二CLOCK周期；
[0032] 经延时调节后的幅度信号和相位信号的延时差小于一个CLOCK周期。
[0033] 优选地，所述根据延时调节后的相位信号产生相位调制信号，具体的，[0034] 根据延时调节后的相位信号，来产生具有规定的幅度值的正交信号；
[0035] 根据所述正交信号在射频频带中产生相位调制信号。
[0036] 实施本发明实施例具有如下有益效果：
[0037] 本发明在幅度信息处理和相位信息处理的两个通路上，分别加入数字延时控制逻辑，可以实现控制让其中一个通路相对于另一个通路的延时差小于一个CLK周期。同时在幅度信息处理模
块中，利用里面滤波器模块的群延时特性，对于滤波器的RC做出很精细的调节控制，这样子再精细的调节幅度信息延时。两者结合就可以让两个通路的延时差在小于一个CLOCK周期内更小的一个范围，理论上可以做出很多挡位的RC调节让群延时无限接近设计目标。
附图说明
[0038] 图1是本发明背景技术的常用Polar调制发射机结构示意图；
[0039] 图2是本发明背景技术的幅度
信号处理流程示意图；
[0040] 图3是本发明一个实施例提供的一种极坐标调制电路结构图；
[0041] 图4是本发明一个实施例提供的数字实现的延时控制电路示意图；
[0042] 图5是本发明一个实施例提供的一阶filter的
原型示意图；
[0043] 图6是本发明一个实施例提供的一种极坐标调制方法的流程示意图。
具体实施方式
[0044] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0045] 应当理解，当在本
说明书和所附
权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0046] 还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0047] 还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0048] 请参阅图3-4。
[0049] 一种极坐标调制电路，包括：
[0050] 极坐标转换单元10，用于对基带的I/Q两路信号进行极坐标转换，分别生成幅度信号和相位信号。
[0051] 第一数字延时控制单元20，用于对所述幅度信号进行若干次采样锁存延时，延时第一CLOCK周期。
[0052] 第二数字延时控制单元30，用于对所述相位信号进行若干次采样锁存延时，延时第二CLOCK周期。
[0053] 在具体的实施例当中，延时控制既可以是基于D触发器的采样锁存，也可以是通过其它逻辑实现的采样锁存。
[0054] 优选地，所述第一CLOCK周期不等于第二CLOCK周期；
[0055] 经延时调节后的幅度信号和相位信号的延时差小于一个CLOCK周期。
[0056] 通过数字部分数字clock延迟N个clock周期和模拟部分调节filter群延时两个方法结合一起，精确控制两边的延时差，让延时差小到不影响调制质量。两边具体N的数值大小依据两边的延时差去调节补偿
[0057] 幅度调制单元40，用于通过自身的滤波器设定的若干档位R/C，对延时调节后的幅度信号的群延时进行调节，使幅度信号和相位信号的延时差进一步达到最小，并根据延时调节后的幅度信号产生幅度调制信号。
[0058] 在具体的实施例当中，在幅度调制单元中，利用自身滤波器的群延时特性，对于滤波器的R/C做出很精细的调节控制，这样子再精细的调节幅度信息延时。两者结合就可以让两个通路的延时差在小于一个CLOCK周期内更小的一个范围，理论上可以做出很多挡位的R/C调节让群延时无限接近设计目标。
[0059] 需要说明的是，比如幅度信息处理后送给PA，延时是301ns；相位信息是延时是180ns；而这里的clock是20MHZ,每个周期50ns.即幅度和相位延时差有121ns；此时通过对相位信息用20MHZ打两拍，延时100ns；就变成了幅度延时301ns，相位延时280ns；此时延时差就是21ns；这个21ns用20MHZ clock处理就没有办法了，虽然可以找更高频的clock，比如
200MHZ可以实现5ns的延时差控制，但一半高频clock很难获取，并且容易引入干扰。所以，这最后的21ns延时，就需要通过filter群延时的微调来调节，这个调节的步径可以很小比如1ns，最后让整个延时差小于1ns。
[0060] 对于20M clock的处理，延时差小于50ns，就比较难以控制了，只能做到+/-25ns范围。此时引入群延时的微调，就可以控制到+/-1ns或者更小(因为调节步径和调节的复杂度相关，步径太小就非常复杂,需要很多挡位调节。)
[0061] 优选地，所述滤波器为低通滤波器，包括一阶低通滤波器和高阶低通滤波器。同时，其结构可以是无源R/C的，也可以是有源R/C或者Gm单元实现的。也可以使用其他的模拟延时电路。
[0062] 优选地，所述一阶低通滤波器，包括：
[0063] 信号输入端通过串联连接的第一电阻、第二电阻连接至信号输出端；
[0064] 所述第二电阻的输入端通过第一开关连接所述第二电阻的输出端；
[0065] 所述第二电阻的输出端与所述信号输出端之间的连接线路上分别连接第一电容的第一端、第二电容的第一端；
[0066] 所述第二电容的第二端通过第二开关与所述第一电容的第二端连接，且所述第一电容的第二端接地。
[0067] 在具体的实施例当中，幅度调制单元的处理过程如图2所示，主要是要经过DAC/Filter/PGA这3个模块，其中，低通filter一阶原型如图5示，filter都会有群延时，群延时大小和filter结构以及filter的带宽相关，在其带宽基本固定的情况下，即图4中R0/C0基本固定时，精细的调节R1/C1是否参与作用(即调节开关S1/S2),就可以更精细的调节群延时。在幅度信息和相位信息的延时差已经小于一个CLOCK周期时，精细的调节幅度信息的群延时，就可以让两路信号的延时差非常精细，实现很好的调制效果。
[0068] 相位调制单元50，用于根据延时调节后的相位信号产生相位调制信号。
[0069] 优选地，相位调制单元，用于根据延时调节后的相位信号产生相位调制信号，具体的，
[0070] 所述相位调制单元，包括：
[0071] 正交坐标转换单元，用于根据所述第二数字延时控制单元提供的相位信号，来产生具有规定的幅度值的正交信号；和，
[0072] 正交调制信号，用于根据所述正交信号在射频频带中产生相位调制信号，并将所述相位调制信号提供给功放单元。
[0073] 功放单元60，用于通过将相位调制信号作为输入信号，幅度调制信号作为控制信号，以在射频频带中产生所传送的数据。
[0074] 在polar调制的发射
机架构里，对于幅度和相位两路信息分别增加数字控制延时单元，同时结合幅度信息处理单元中的滤波器电路，利用滤波器的群延时特性，精细调节R/C，让最后等效的两路延时差足够小。
[0075] 本发明实施例还提供一种极坐标调制方法，包括：
[0076] S100、对基带的I/Q两路信号进行极坐标转换，分别生成幅度信号和相位信号。
[0077] S200、对所述幅度信号和所述相位信号分别进行若干次采样锁存延时，使所述幅度信号延时第一CLOCK周期，所述相位信号延时第二CLOCK周期。
[0078] 在具体的实施例当中，延时控制既可以是基于D触发器的采样锁存，也可以是通过其它逻辑实现的采样锁存。
[0079] 优选地，所述第一CLOCK周期不等于第二CLOCK周期；
[0080] 经延时调节后的幅度信号和相位信号的延时差小于一个CLOCK周期。
[0081] 通过数字部分数字clock延迟N个clock周期和模拟部分调节filter群延时两个方法结合一起，精确控制两边的延时差，让延时差小到不影响调制质量。两边具体N的数值大小依据两边的延时差去调节补偿
[0082] S300、通过自身的滤波器设定的若干档位R/C，对延时调节后的幅度信号的群延时进行调节，使幅度信号和相位信号的延时差进一步达到最小，并根据延时调节后的幅度信号产生幅度调制信号，同时根据延时调节后的相位信号产生相位调制信号。
[0083] 在具体的实施例当中，在幅度调制单元中，利用自身滤波器的群延时特性，对于滤波器的R/C做出很精细的调节控制，这样子再精细的调节幅度信息延时。两者结合就可以让两个通路的延时差在小于一个CLOCK周期内更小的一个范围，理论上可以做出很多挡位的R/C调节让群延时无限接近设计目标。
[0084] 需要说明的是，比如幅度信息处理后送给PA，延时是301ns；相位信息是延时是180ns；而这里的clock是20MHZ,每个周期50ns.即幅度和相位延时差有121ns；此时通过对相位信息用20MHZ打两拍，延时100ns；就变成了幅度延时301ns，相位延时280ns；此时延时差就是21ns；这个21ns用20MHZ clock处理就没有办法了，虽然可以找更高频的clock，比如
200MHZ可以实现5ns的延时差控制，但一半高频clock很难获取，并且容易引入干扰。所以，这最后的21ns延时，就需要通过filter群延时的微调来调节，这个调节的步径可以很小比如1ns，最后让整个延时差小于1ns。
[0085] 对于20M clock的处理，延时差小于50ns，就比较难以控制了，只能做到+/-25ns范围。此时引入群延时的微调，就可以控制到+/-1ns或者更小(因为调节步径和调节的复杂度相关，步径太小就非常复杂,需要很多挡位调节。)
[0086] 优选地，所述滤波器为低通滤波器，包括一阶低通滤波器和高阶低通滤波器。同时，其结构可以是无源R/C的，也可以是有源R/C或者Gm单元实现的。也可以使用其他的模拟延时电路。
[0087] 优选地，所述一阶低通滤波器，包括：
[0088] 信号输入端通过串联连接的第一电阻、第二电阻连接至信号输出端；
[0089] 所述第二电阻的输入端通过第一开关连接所述第二电阻的输出端；
[0090] 所述第二电阻的输出端与所述信号输出端之间的连接线路上分别连接第一电容的第一端、第二电容的第一端；
[0091] 所述第二电容的第二端通过第二开关与所述第一电容的第二端连接，且所述第一电容的第二端接地。
[0092] 在具体的实施例当中，幅度调制单元的处理过程如图2所示，主要是要经过DAC/Filter/PGA这3个模块，其中，低通filter一阶原型如图5示，filter都会有群延时，群延时大小和filter结构以及filter的带宽相关，在其带宽基本固定的情况下，即图4中R0/C0基本固定时，精细的调节R1/C1是否参与作用(即调节开关S1/S2),就可以更精细的调节群延时。在幅度信息和相位信息的延时差已经小于一个CLOCK周期时，精细的调节幅度信息的群延时，就可以让两路信号的延时差非常精细，实现很好的调制效果。
[0093] S400、通过将相位调制信号作为输入信号，幅度调制信号作为控制信号，以在射频频带中产生所传送的数据。
[0094] 优选地，所述根据延时调节后的相位信号产生相位调制信号，具体的，[0095] 根据延时调节后的相位信号，来产生具有规定的幅度值的正交信号；
[0096] 根据所述正交信号在射频频带中产生相位调制信号。
[0097] 在polar调制的发射机架构里，对于幅度和相位两路信息分别增加数字控制延时单元，同时结合幅度信息处理单元中的滤波器电路，利用滤波器的群延时特性，精细调节R/C，让最后等效的两路延时差足够小。
[0098] 本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过
计算机程序来指令相关的
硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。
[0099] 以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
