技术领域
[0001] 本
发明涉及电路设计领域，特别是涉及一种反激变换拓扑架构的LED恒流控制电路及谐波失真优化方法。
背景技术
[0002] 在当前的电
力电子系统中，谐波是指正常
电流波形的一种失真，一般是由非线性负载造成的。
开关模式电源(Switching Mode Power Supply，SMPS)、复印机、电脑、
打印机、传真机、
电池充电器以及不间断电源(Uninterruptible Power Supply，UPS)等都属于非线性负载。这些非线性负载会产生高振幅短脉冲电流，造成电流和
电压波形严重失真，即谐波失真。该失真向后传播回到电源系统，将影响连接在同一电源上的其他设备，对整个电源系统造成污染，甚至造成通信错误、
过热和
硬件受损等。
[0003] 而在当前电源管理系统中，由于反激变换拓扑(flyback)具有
输出电压受输入电压影响小、电路简单、可同时多路输出、
变压器兼有储能和隔离的作用等优点，因此，该拓扑架构在中小功率器件场合得到广泛应用。
[0004] 如图1所示，传统反激变换架构的恒流LED
控制器采用典型PFC(Power Factor Correction，功率因数校正)固定导通时间控制方式，包括：
整流桥、输入电容C1、变压器、
二极管D1、输出电容C2、负载R1、功率开关管M1、
采样电阻R2、误差
放大器11，补偿电容C3、导通时间产生电路12、
逻辑电路13及驱动电路14。其中，所述导通时间产生电路12产生的导通时间是固定的，这就会导致输入电流相比于输入电压有
相位前倾现象，导致总谐波失真(Total Harmonic Distortion，THD)较高。随着全球节能减排运动的开展，响应我国建设节约型社会的号召，对影响电源系统效率的高次谐波的要求也越来越严格，减小其谐波失真成为实现这一目标的关键因素。
[0005] 为了优化谐波失真，
现有技术中提出一种改进方案，如图2所示，包括：整流桥、输入电容C4、变压器、二极管D2、输出电容C5、负载R3、功率开关管M2、采样电阻R4、反馈电路21、误差放大器22，补偿电容C6、导通时间产生电路23、逻辑电路24及驱动电路25。该架构为电流环控
制模式，藉由所述导通时间产生电路23通过占空比D调节导通时间来实现输入电流相位跟随输入电压相位，从而实现低谐波失真方案。对于输入电流Iin的平均值Iav可以表示为：
[0006]
[0007] 其中，Ipk为变压器原边电流Ip的峰值，D为功率开关管M2工作的占空比，Ton为功率开关管M2工作的导通时间，L为变压器的原边电感。
[0008] 上述改进方案通过设定合适的占空比D与导通时间Ton的转换比例后，可以实现低谐波失真的效果。但是需要增加内部V-I转换电路及RC滤波电路等(图中未显示)，使整体电路变得复杂，成本增高；同时，由于芯片工作
频率较低，所以RC滤波电路中所需的RC值较大，从而RC面积较大，另外V-I转换电路、比较器等也会增加芯片面积；此外，该架构实现低谐波失真的前提是Ton×D为常数，当占空比D变化范围比较宽时，导通时间Ton变化范围也会比较大，从而导致补偿电压变化范围加宽，补偿电压原本的调节范围受限。
发明内容
[0009] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种反激变换拓扑架构的LED恒流控制电路及谐波失真优化方法，用于解决现有技术中反激变换拓扑架构的LED恒流控制电路的谐波失真高、电路结构复杂、成本高、可靠性差等问题。
[0010] 为实现上述目的及其他相关目的，本发明提供一种反激变换拓扑架构的LED恒流控制电路，所述反激变换拓扑架构的LED恒流控制电路至少包括：
[0011] 电压输入模
块、变压器、输出模块、功率开关管、
相位延迟模块及开关
控制模块；
[0012] 所述变压器的原边连接于所述电压输入模块的输出端与所述功率开关管之间、所述变压器的副边连接所述输出模块；
[0013] 所述功率开关管的漏端连接所述变压器，所述功率开关管的源端通
过采样电阻后接地，所述功率开关管的栅端连接所述开关控制模块的输出端，通过所述功率开关管的导通和关断调节输出电流，进而实现恒流控制；
[0014] 所述相位延迟模块的输入端连接于所述输出模块，将所述输出模块的反馈电压与参考电压比较得到误差
信号进而产生补偿电压，同时对所述反馈电压进行相位延迟，以使得输入平均电流相位跟随输入电压相位；
[0015] 所述开关控制模块的输入端连接于所述相位延迟模块的输出端，根据所述补偿电压产生控制所述功率开关管导通和关断的驱动电压。
[0016] 优选地，所述输出模块包括二极管、输出电容及负载；所述二极管的正极连接所述变压器原边的第一
接口，所述二极管的负极连接所述输出电容的上极板；所述输出电容的下极板连接所述变压器原边的第二接口后接地；所述负载的一端连接所述输出电容的上极板，所述负载的另一端输出所述反馈电压。
[0017] 优选地，所述相位延迟单元包括误差放大器、延迟电阻及补偿电容；所述误差放大器的
反相输入端连接所述反馈电压，所述误差放大器的正向输入端连接所述参考电压，所述误差放大器的输出端连接所述延迟电阻；所述延迟电阻的另一端连接所述补偿电容的上极板；所述补偿电容的下极板接地。
[0018] 更优选地，所述误差放大器为
跨导放大器。
[0019] 更优选地，所述延迟电阻为多晶
硅电阻、扩散电阻或金属电阻。
[0020] 优选地，所述开关控制模块包括导通时间产生单元、逻辑单元及驱动单元；所述导通时间产生单元根据所述补偿电压产生一导通时间
控制信号；所述逻辑单元连接于所述导通时间产生单元的输出端，用于产生控制所述功率开关管的驱动信号；所述驱动模块连接于所述逻辑单元的输出端，用于驱动所述功率开关管。
[0021] 为实现上述目的及其他相关目的，本发明还提供一种上述反激变换拓扑架构的LED恒流控制电路的谐波失真优化方法，所述谐波失真优化方法至少包括：
[0022] 藉由相位延迟模块调整补偿电压的
相移，使所述补偿电压与输入电压同相；同时，所述补偿电压与所述输入电压正相关；则功率开关管的占空比与导通时间的乘积为常数，输入平均电流相位跟随所述输入电压的相位，谐波失真得到优化。
[0023] 优选地，输出电压相对于所述输入电压产生第一相移 误差信号相对于所述输出电压产生第二相移 补偿电压相对于所述误差信号产生第三相移 其中，k为负整数。
[0024] 更优选地，所述第一相移 满足如下关系式：
[0025]
[0026] 其中， 为第一相移，Rload为负载，Cout为输出电容，ω为输入电压的
角频率，可通过设定所述负载及所述输出电容调整所述第一相移。
[0027] 更优选地，所述第二相移 为-180°。
[0028] 更优选地，所述第三相移 满足如下关系式：
[0029]
[0030] 其中， 为第三相移，Rd为延迟电阻，Ccomp为补偿电容，ω为输入电压的角频率，可通过设定所述延迟电阻及所述补偿电容调整所述第三相移。
[0031] 优选地，当所述输入电压升高时，功率开关管的占空比减小，所述补偿电压升高，所述功率开关管的导通时间变长，功率开关管的占空比与导通时间的乘积为常数。
[0032] 如上所述，本发明的反激变换拓扑架构的LED恒流控制电路及谐波失真优化方法，具有以下有益效果：
[0033] 本发明的反激变换拓扑架构的LED恒流控制电路及谐波失真优化方法通过增加相位延迟模块调整相位，使得输入平均电流相位跟随所述输入电压的相位，进而优化谐波失真，具有电路结构简单、成本低、可靠性高等优点。
附图说明
[0034] 图1显示为现有技术中的反激变换架构的恒流LED控制器的结构示意图。
[0035] 图2显示为现有技术中的优化谐波失真的反激变换架构的恒流LED控制器的结构示意图。
[0036] 图3显示为本发明的反激变换拓扑架构的LED恒流控制电路的结构示意图。
[0037] 图4显示为本发明的谐波失真优化方法的原理示意图。
[0038] 元件标号说明
[0039] 11 误差放大器
[0040] 12 导通时间产生电路
[0041] 13 逻辑电路
[0042] 14 驱动电路
[0043] 21 反馈电路
[0044] 22 误差放大器
[0045] 23 导通时间产生电路
[0046] 24 逻辑电路
[0047] 25 驱动电路
[0048] 31 电压输入模块
[0049] 32 输出模块
[0050] 33 相位延迟模块
[0051] 331 误差放大器
[0052] 34 开关控制模块
[0053] 341 导通时间产生单元
[0054] 342 逻辑单元
[0055] 343 驱动模块
[0056] C1、C4、Cin 输入电容
[0057] C2、C5、Cout 输出电容
[0058] C3、C6、Ccomp 补偿电容
[0059] D1、D2、D 二极管
[0060] R1、R3、Rload 负载
[0061] R2、R4、Rcs 采样电阻
[0062] M1、M2、M 功率开关管
具体实施方式
[0063] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本
说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0064] 需要说明的是，本
实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0065] 如图3所示，本发明提供一种反激变换拓扑架构的LED恒流控制电路，至少包括：
[0066] 电压输入模块31、变压器、输出模块32、功率开关管M、相位延迟模块33及开关控制模块34。
[0067] 如图3所示，所述电压输入模块31用于提供输入电压Vin。
[0068] 具体地，在本实施例中，所述电压输入模块31包括整流桥及输入电容Cin。所述整流桥接收交流电源AC，将所述交流电源AC整流后得到所述输入电压Vin。所述输入电容Cin的上极板连接所述整流桥的输出端，所述输入电容Cin的下极板接地，用于对所述输入电压Vin进行滤波及稳压。
[0069] 如图3所示，所述变压器连接所述电压输入模块31、所述输出模块32及所述功率开关管M，用于储能并起隔离作用。
[0070] 具体地，如图3所示，所述变压器的原边连接于所述电压输入模块31的输出端与所述功率开关管M的漏端之间，所述变压器的副边连接所述输出模块32。输入电流通过所述变压器的原边电感后流经所述功率开关管M的漏端；所述变压器的副边电感感应所述变压器的原边电感，以得到输出电压。
[0071] 如图3所示，所述输出模块32连接于所述变压器的副边，包括：二极管D、输出电容Cout及负载Rload。所述二极管D的正极连接所述变压器原边的第一接口，所述二极管D的负极连接所述输出电容Cout的上极板。所述输出电容Cout的下极板连接所述变压器原边的第二接口后接地。所述二极管D避免所述输出电容Cout中的电流反流回所述变压器的副边，所述输出电容Cout用于稳定输出电压Vout。所述负载Rload的一端连接所述输出电容Cout的上极板、另一端输出反馈电压。
[0072] 如图3所示，通过导通和关断所述功率开关管M调节输出电流，进而实现恒流控制。
[0073] 具体地，在本实施例中，所述功率开关管M为N型MOS管。所述功率开关管M的漏端连接所述变压器，所述功率开关管M的源端通过采样电阻Rcs后接地，所述功率开关管M的栅端连接所述开关控制模块34。
[0074] 如图3所示，所述相位延迟模块33连接于所述输出模块32，将所述输出模块32的反馈电压与参考电压Vref比较得到补偿电压Vcomp，同时对所述反馈电压Vcomp进行相位延迟，以使得输入平均电流相位跟随输入电压相位。
[0075] 具体地，在本实施例中，所述相位延迟单元33包括误差放大器331、延迟电阻Rd及补偿电容Ccomp。
[0076] 更具体地，所述误差放大器331的反相输入端连接所述反馈电压，所述误差放大器331的正向输入端连接所述参考电压Vref，所述误差放大器331的输出端连接所述延迟电阻Rd。所述误差放大器331将所述反馈电压与所述参考电压Vref的差值转换成相应比例的电流来给所述补偿电容Ccomp充放电。当所述反馈电压大于所述参考电压Vref时，所述误差放大器
331输出的误差信号EAout为低电平；当所述反馈电压小于所述参考电压Vref时，所述误差放大器331输出的误差信号EAout为高电平。在本实施例中，所述误差放大器331为具有宽线性输入范围的跨导放大器。
[0077] 更具体地，所述延迟电阻Rd的一端连接于所述误差放大器331的输出端、所述延迟电阻Rd的另一端连接于所述开关控制模块34的输入端。在本实施例中，所述延迟电阻Rd为
多晶硅电阻、扩散电阻或金属电阻。所述延迟电阻阻值的
精度越高越好，在本实施例中，所述延迟电阻阻值的误差不大于10％。在芯片上如果要调整电阻的阻值，可以在工艺制造完成后，通过物理方式修调(trimming)绝对阻值来达到。
[0078] 更具体地，所述补偿电容Ccomp的上极板连接所述延迟电阻Rd的输出端，所述补偿电容Ccomp的下极板接地。在本实施例中，所述补偿电容Ccomp为外围分立器件电容。
[0079] 如图3所示，所述开关控制模块34连接于所述相位延迟模块33的输出端，根据所述补偿电压Vcomp产生控制所述功率开关管M导通和关断的驱动电压。
[0080] 具体地，在本实施例中，所述开关控制模块34包括导通时间产生单元341、逻辑单元342及驱动单元343。所述导通时间产生单元341根据所述补偿电压Vcomp产生一导通时间控制信号；所述逻辑单元342连接于所述导通时间产生单元341的输出端，用于产生控制所述功率开关管M的驱动信号；所述驱动模块343连接于所述逻辑单元342的输出端，用于驱动所述功率开关管M。任意实现恒流控制的电路结构均适用于本发明的所述开关控制模块341，不以本实施例为限。
[0081] 如图3～图4所示，本发明还提供一种谐波失真优化方法，所述谐波失真优化方法至少包括：
[0082] 藉由相位延迟模块331调整补偿电压Vcomp的相移，使所述补偿电压Vcomp与输入电压Vin同相；同时，所述补偿电压Vcomp与所述输入电压Vin正相关；则功率开关管的占空比D与导通时间Ton的乘积为常数，输入平均电流相位跟随所述输入电压Vin的相位，谐波失真得到优化。
[0083] 具体地，所述输入电压Vin经所述变压器传输到输出端时，由于所述输出电容Cout及所述负载Rload的作用，如图4所示，所述输出电压Vout相对于所述输入电压Vin产生相位延迟，设延迟相位为第一相移 所述第一相移 的计算过程如下：
[0084]
[0085] 其中，Z为输出阻抗，Rload为输出电阻，Cout为输出电容，ω为输入电压的角频率，j为虚数单位。输出阻抗Z的实数部分表示纯阻性，纯阻性电路网络是不会对电压或电流造成相移的，电路网络对电压或电流造成的相移，由输出阻抗Z的虚数部分以及输出阻抗Z的实数部分共同表示。则由于反激变换拓扑架构中所述变压器原边与副边的电流是同相位的，输出端由于容性负载的存在导致了电压相位延迟，即：
[0086]
[0087] 其中， 为第一相移，由于LED负载电阻通常较小，所以输出阻Z抗近似表现为纯电容特性，可折中调整所述输出电容Cout、所述负载Rload的参数设定所述第一相移 在本实施例中，所述第一相移 设定为-90℃。
[0088] 具体地，由于所述误差放大器331的反向输入端连接所述反馈电压，所述反馈电压用于反应所述输出电压Vout，因此，如图4所示，所以误差放大器331输出的误差信号EAout相对于所述输出电压Vout有180℃的相位延迟，设延迟相位为第二相移 则所述第二相移[0089] 具体地，如图4所示，所述误差放大器331输出的误差信号为EAout，经过所述延迟电阻Rd后产生用于控制所述功率开关管M导通时间的补偿电压Vcomp，则：
[0090]
[0091]
[0092] 可通过调整所述延迟电阻Rd及所述补偿电容Ccomp设定所述第三相移 在本实施例中，所述第三相移 设定为-90℃。
[0093] 当总的相移满足 k为负整数时，所述补偿电压Vcomp与所述输入电压Vin同相。在具体应用中，总的相移可以是k*360°，不以本实施例为限，在本实施例中，同时，所述第一相移 及所述第三相移 也不限于本实施例中的-
90°。
[0094] 具体地，在本实施例中，当所述输入电压Vin升高时，所述功率开关管M的占空比D减小，所述补偿电压Vcomp升高，所述功率开关管M的导通时间Ton变长。即所述补偿电压Vcomp与所述输入电压Vin正相关。
[0095] 所述功率开关管M的占空比D的变化是随着半波整流之后的输入电压Vin的变化而变化的，即：
[0096]
[0097] 其中，输出电压Vout是固定不变的，所以，当所述输入电压Vin最高时，所述功率开关管M的占空比D最小；当当所述输入电压Vin最低时，所述功率开关管M的占空比D最大。
[0098] 所述功率开关管M的导通时间Ton是由固定电流给固定电容充电达到所述补偿电压Vcomp来产生的，即：
[0099]
[0100] 其中，C为所述导通时间产生单元341内部产生导通时间Ton的固定电容，Ic为所述导通时间产生单元341内部产生导通时间Ton的固定充电电流，则上式中Ton与Vcomp是同相位的，且成正比，当所述补偿电压Vcomp较高时，则所述功率开关管M的导通时间Ton也较长；当所述补偿电压Vcomp较低时，则所述功率开关管M的导通时间Ton也较短。
[0101] 根据输入电流Iin的平均值Iav的表达式：
[0102]
[0103] 由于只要半波整流之后的输入电压Vin与所述补偿电压Vcomp同相位，即二者
相位差且所述输入电压Vin与所述补偿电压Vcomp正相关，即当所述输入电压Vin升高时，所述功率开关管M的占空比D减小，所述补偿电压Vcomp升高，所述功率开关管M的导通时间Ton变长，则可实现上式中Ton×D为常数，从而使输入平均电流跟随
母线电压相位，实现低谐波失真。
[0104] 因此，本发明的反激变换拓扑架构的LED恒流控制电路及谐波失真优化方法通过增加相位延迟模块调整相位，使得输入平均电流相位跟随所述输入电压的相位，进而优化谐波失真，大幅提升反激变换架构的去谐波失真性能；同时不增加外围元器件、不增加复杂的内部电路，，具有电路结构简单、成本低、可靠性高等优点。所以，本发明有效克服了现有技术中的种种缺点，具有高度产业利用价值。
[0105] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的
权利要求所涵盖。
