技术领域
[0001] 本
发明涉及
视频信号截频技术领域，具体涉及一种VGA视频信号截屏装置及截屏方法。
背景技术
[0002]
服务器是用来提供高可靠计算服务的设备，在处理能
力、
稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。但服务器一般对于显示功能要求不高通常选择BMC兼做显示芯片，输出VGA视频信号。服务器的显示功能主要用在系统安装、调试、测试阶段，通过屏幕显示的画面，来获知服务器当前的工作状态。许多时候，需要将当前屏幕显示的画面保存下来，用作记录，或供未在现场人员查看分析。
[0003] 现有的通过屏幕显示的画面，来获知服务器当前的工作状态的手段包括如下方式：使用具有拍摄功能的设备对屏幕进行拍摄，例如手机、相机；在
操作系统中使用截屏
软件或输入截屏指令；在BIOS界面使用
键盘按键截屏功能。
[0004]
现有技术存在如下
缺陷：在部分具有保密要求的场景，携带具有拍摄功能的设备进入，存在场所内保密影像泄露的
风险；依赖操作系统状态及对操作人员能力要求较高：要求系统已经正常启动，操作人员可以操作截屏软件或输入截屏指令；依赖于BIOS相关功能：在BIOS界面使用键盘按键截屏，前提是
主板的BIOS带有截屏功能，如BIOS无该功能，则无法使用。
发明内容
[0005] 针对在部分具有保密要求的场景，携带具有拍摄功能的设备进入，存在场所内保密影像泄露的风险、依赖操作系统状态及对操作人员能力要求较高、依赖于BIOS相关功能若BIOS无该功能，则无法使用的问题，本发明提供一种VGA视频信号截屏装置及截屏方法。
[0006] 本发明的技术方案是：
[0007] 一方面，本发明技术方案提供一种VGA视频信号截屏装置，包括VGA信号采集处理模
块和用于连接外部主机的VGA
接口；
[0008] VGA信号采集处理模块通过VGA信号线与用于连接外部主机的VGA接口连接；所述的VGA信号采集处理模块连接有按键，所述的按键用于触发VGA信号采集处理模块进行VGA数据信号的采集；
[0009] VGA信号采集处理模块，还用于将采集的数据进行处理并将处理后的数据进行输出。
[0010] 优选地，所述的VGA信号采集处理模块包括CPLD芯片、ADC
采样芯片和
存储器；
[0011] CPLD芯片分别与ADC采样芯片和存储器连接；还用于控制ADC采样芯片采集外部主机的VGA信号；
[0012] ADC采样芯片通过VGA信号线与VGA接口连接；
[0013] ADC采样芯片，用于将采集到的数据输出到CPLD芯片进行
数据处理；
[0014] CPLD芯片，用于将接收到的数据处理成图片数据并将图片数据存储到存储器。
[0015] 优选地，所述的VGA信号采集处理模块还包括FIFO存储缓冲模块和时钟模块；
[0016] CPLD芯片与时钟模块连接，用于输出
时钟信号到ADC采样芯片进行采样时间的控制；
[0017] ADC采样芯片与FIFO存储缓冲模块连接，用于输出采集数据到FIFO存储缓冲模块；
[0018] CPLD芯片与FIFO存储缓冲模块连接，控制对FIFO存储缓冲模块进行写入或读取数据。
[0019] 优选地，所述的按键通过按键检测
电路模块与CPLD芯片连接；
[0020] 按键检测电路模块，用于将按键动作转化为CPLD芯片的中断
输入信号。
[0021] 优选地，该装置还包括电源转换模块，所述的电源转换模块与VGA信号采集处理模块连接；
[0022] 所述的电源转换模块连接有电源接口，所述的电源接口输出端与电源转换模块连接，电源接口的输入端连接到外部的电源；
[0023] 或者，所述的电源转换模块连接有第二USB接口，用于与外部的主机的USB接口连接从外部连接的主机取电；
[0024] 或者，所述的电源转换模块连接有第二USB接口和电源接口，所述的电源接口输出端与电源转换模块连接，电源接口的输入端连接到外部的电源，第二USB接口用于与外部的主机的USB接口连接从外部连接的主机取电。
[0025] 优选地，为了防止本装置与外部主机连接后占用外部主机的接口资源，影响主机的正常与外设的连接，该装置该包括第三USB接口和用于连接外部显示器的VGA接口；第三USB接口与电源转换模块连接；
[0026] 所述的用于连接外部主机的VGA接口和用于连接外部显示器的VGA接口通过VGA信号线连接；不占用主机的VGA接口资源，原VGA显示器可正常显示；不依赖主机状态；
[0027] 所述的VGA信号采集处理模块连接到所述的VGA信号线上；
[0028] 当第二USB接口插入主机USB接口时，第二USB接口具备主机的USB口功能；第二USB接口与第三USB接口连接将主机USB功能转接到所述的第三USB接口。第二USB接口和电源接口均作为本装置的电源输入接口；同时连接主机USB与外接电源时，可增强第三USB口的带负载能力；
[0029] 优选地，该装置还包括信号测量接口、通道切换模块和阻抗匹配模块；
[0030] 通道切换模块设置在用于连接外部主机的VGA接口和用于连接外部显示器的VGA接口之间的VGA信号线上；
[0031] 通道切换模块分别与ADC采样芯片和信号测量接口连接；
[0032] CPLD芯片与通道切换模块连接，用于控制通道切换模块进行采样通道和测量通道的切换；
[0033] 信号测量接口，用于做信号测试连接点；
[0034] 所述的阻抗匹配模块通过
开关连接在通道切换模块和用于连接外部显示器的VGA接口之间的VGA信号线上；用于当连接显示器时，通过控制开关将VGA信号线路与阻抗匹配模块断开；当未连接显示器时，通过控制开关将VGA信号线与所述的阻抗匹配模块连接。
[0035] 优选地，该装置还包括第一USB接口，所述的VGA信号采集处理模块还包括USB模块，所述的第一USB接口通过USB模块与CPLD芯片连接，USB模块用于建立CPLD芯片与第一USB接口外接的USB存储设备的通讯；CPLD芯片控制将
信号处理后的图片数据通第一USB接口输出到外部的USB存储设备。
[0036] 另一方面，本发明技术方案还提供一种VGA视频信号截屏方法，包括如下步骤：
[0037] 步骤101：CPLD芯片接收通过按键触发的中断信号；
[0038] 步骤102：CPLD芯片检测
帧同步脉冲信号，若检测到帧同步脉冲信号，执行步骤103，否则继续进行帧同步脉冲信号的检测；
[0039] 步骤103：CPLD芯片开启帧
同步信号定时器同时开启ADC芯片以及开启FIFO存储缓冲模块写入操作；
[0040] 步骤104：ADC芯片采集VGA信号的
像素数据并将采集的像素数据写入FIFO存储缓冲模块；
[0041] 步骤105：判断帧同步信号是否采集完成，若是，执行步骤106；否则执行步骤104采集下一行VGA信号的像素数据并将采集的像素数据写入FIFO存储缓冲模块；
[0042] 步骤106：CPLD芯片关闭FIFO存储缓冲模块的写入操作同时关闭ADC芯片并清空存储器；
[0043] 步骤107：CPLD芯片开启FIFO存储缓冲模块读取操作，读出一个帧同步周期内的数据；
[0044] 步骤108：CPLD芯片将读取的数据进行处理生成图片数据保存到存储器；
[0045] 步骤109：CPLD芯片扫描第一USB接口是否有U盘插入，若否，继续扫描第一USB接口，否则，执行步骤110；
[0046] 步骤110：将图片数据保存到U盘中。
[0047] 进一步的，所述的步骤105中，判断帧同步信号是否采集完成的步骤的实现方式：
[0048] CPLD芯片判断帧同步信号定时器是否达到设定时间，若是，信号采集完成，否则信号采集没有完成；或者
[0049] CPLD芯片判断帧同步信号的脉冲信号是否到达下降沿，若是，信号采集完成，否则信号采集没有完成。
[0050] 从以上技术方案可以看出，本发明具有以下优点：通过触发按键一键截屏；本发明不依赖于主机的操作系统和BIOS，直接对VGA信号进行采集，随时可进行截屏操作；本发明通过按键触发，操作简单；本发明不使用拍摄设备，避免拍摄泄密；不占用主机的USB接口资源，且当同时通过第二USB接口连接主机USB和通过电源接口外接电源时，可增强转接USB口(第三USB接口)的带负载能力。本发明提供VGA信号测量接口，可供
硬件工程师同时进行VGA信号测量。
[0051] 此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
[0052] 由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
[0053] 为了更清楚地说明本发明
实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0054] 图1是本发明实施例二提供的一种VGA视频信号截屏装置连接
框图。
[0055] 图2是本发明实施例二提供的一种VGA视频信号截屏装置连接框图。
[0056] 图3是本发明实施例三提供的一种VGA视频信号截屏系统连接框图。
[0057] 图4是本发明实施例四提供的一种VGA视频信号截屏方法
流程图。
具体实施方式
[0058] 为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0059] 5线同步VGA信号包括R/G/B三基色信号与场(Vsync)行(Hsync)同步信号。一个行周期内R/G/B三个
波形对应的是显示器上1行像素，每个基准时钟周期内波形的幅值代表对应像素点该
颜色的
亮度，一个场周期内的波形对应的是显示器1帧的图像。VGA信号时序包含前廊、同步脉冲、后廊、有效像素。对于固定
分辨率与
频率的VGA信号，前廊、同步脉冲、后廊、有效像素的时长时固定的。例如，对于1024＊768分辨率/60Hz/像素频率65MHz的VGA信号，一个基准时钟周期为1s/65MHz，一个基准时钟周期对应一个像素；一个行周期内，前廊为3个基准时钟周期，同步脉冲为6个基准时钟周期，后廊为29个基准时钟周期，有效像素为768个基准时钟周期；一个场周期内，前廊为32行，同步脉冲136行，后廊160行，有效像素为
1024行。
[0060] 实施例一
[0061] 本发明技术方案提供一种VGA视频信号截屏装置，包括VGA信号采集处理模块和用于连接外部主机的VGA接口；VGA信号采集处理模块通过VGA信号线与用于连接外部主机的VGA接口连接；所述的VGA信号采集处理模块连接有按键，所述的按键用于触发VGA信号采集处理模块进行VGA数据信号的采集；VGA信号采集处理模块，还用于将采集的数据进行处理并将处理后的数据进行输出。通过触发按键一键截屏，操作简单；本发明不使用拍摄设备，避免拍摄泄密。
[0062] 实施例二
[0063] 如图1、2所示，本发明技术方案提供一种VGA视频信号截屏装置，包括VGA信号采集处理模块和用于连接外部主机的VGA接口；VGA信号采集处理模块通过VGA信号线与用于连接外部主机的VGA接口连接；所述的VGA信号采集处理模块连接有按键，所述的按键用于触发VGA信号采集处理模块进行VGA数据信号的采集；
[0064] 本实施例中，所述的VGA信号采集处理模块包括CPLD芯片、ADC采样芯片和存储器；CPLD芯片作为主控芯片，高速ADC采样
芯片组建R/G/B的采样电路；
[0065] CPLD芯片分别与ADC采样芯片和存储器连接；ADC采样芯片通过VGA信号线与VGA接口连接；CPLD芯片，用于控制ADC采样芯片采集外部主机的VGA信号；ADC采样芯片，用于将采集到的数据输出到CPLD芯片进行数据处理；CPLD芯片，用于将接收到的数据处理成图片数据并将图片数据存储到存储器本实施例中的存储器为EEPROM。
[0066] 所述的VGA信号采集处理模块还包括FIFO存储缓冲模块和时钟模块；CPLD芯片与时钟模块连接，用于输出时钟信号到ADC采样芯片进行采样时间的控制，时钟模块用来提供稳定的高频时钟信号；ADC采样芯片与FIFO存储缓冲模块连接，用于输出采集数据到FIFO存储缓冲模块；CPLD芯片与FIFO存储缓冲模块连接，控制对FIFO存储缓冲模块进行写入或读取数据。所述的按键通过按键检测电路模块与CPLD芯片连接；按键检测电路模块，用于将按键动作转化为CPLD芯片的中断输入信号。
[0067] 本实施例中的装置还包括电源转换模块，所述的电源转换模块与VGA信号采集处理模块连接；
[0068] 所述的电源转换模块连接有第二USB接口，用于与外部的主机的USB接口连接从外部连接的主机取电；为了防止本装置与外部主机连接后占用外部主机的接口资源，影响主机的正常与外设的连接，该装置该包括第三USB接口和用于连接外部显示器的VGA接口；第三USB接口与电源转换模块连接；
[0069] 所述的用于连接外部主机的VGA接口和用于连接外部显示器的VGA接口通过VGA信号线连接；不占用主机的VGA接口资源，原VGA显示器可正常显示；不依赖主机状态；
[0070] 所述的VGA信号采集处理模块连接到所述的VGA信号线上；
[0071] 当第二USB接口插入主机USB接口时，第二USB接口具备主机的USB口功能；第二USB接口与第三USB接口连接将主机USB功能转接到所述的第三USB接口。
[0072] 该装置还包括第一USB接口，所述的VGA信号采集处理模块还包括USB模块，所述的第一USB接口通过USB模块与CPLD芯片连接，USB模块用于建立CPLD芯片与第一USB接口外接的USB存储设备的通讯；CPLD芯片控制将信号处理后的图片数据通第一USB接口输出到外部的USB存储设备(U盘)。
[0073] 实施例三
[0074] 如图3所示，本发明技术方案提供一种VGA视频信号截屏装置，与实施例一提供的一种VGA视频信号截屏装置的不同之处包括：
[0075] 所述的电源转换模块连接有第二USB接口和电源接口所述的电源接口输出端与电源转换模块连接，电源接口的输入端连接到外部的电源，第二USB接口用于与外部的主机的USB接口连接从外部连接的主机取电。第二USB接口和电源接口均作为本装置的电源输入接口；同时连接主机USB与外接电源时，可增强第三USB口的带负载能力。
[0076] 本实施例中的装置还包括信号测量接口、通道切换模块和阻抗匹配模块；
[0077] 通道切换模块设置在用于连接外部主机的VGA接口和用于连接外部显示器的VGA接口之间的VGA信号线上；
[0078] 通道切换模块分别与ADC采样芯片和信号测量接口连接；本实施例中，通道切换模块使用开关(或插针与跳线帽)切换VGA信号线路(R/G/B/Hsync/Vsync)是否与VGA信号采集处理模块连接。当测试信号测量接口的波形时，将VGA信号线与VGA信号采集处理模块断开；当进行截图时，将VGA信号线与VGA信号采集处理模块连接。
[0079] CPLD芯片与通道切换模块连接，用于控制通道切换模块进行采样通道和测量通道的切换；
[0080] 信号测量接口，用于做信号测试连接点；所述的阻抗匹配模块通过开关连接在通道切换模块和用于连接外部显示器的VGA接口之间的VGA信号线上；阻抗匹配模块使用开关(或插针与跳线帽)切换VGA信号线是否与该阻抗匹配模块连接；当连接显示器时，通过控制开关将VGA信号线路与阻抗匹配模块断开；当未连接显示器时，通过控制开关将VGA信号线与所述的阻抗匹配模块连接。
[0081] 实施例四
[0082] 如图4所示，本发明实施例提供一种VGA视频信号截屏方法，将上述实施例中的装置与主机连接即开机后进行视频信号的截屏，包括如下步骤：
[0083] 步骤101：CPLD芯片接收通过按键触发的中断信号；
[0084] 步骤102：CPLD芯片检测帧同步脉冲信号，若检测到帧同步脉冲信号，执行步骤103，否则继续进行步骤102；
[0085] 步骤103：CPLD芯片开启帧同步信号定时器同时开启ADC芯片以及开启FIFO存储缓冲模块写入操作；
[0086] 步骤104：ADC芯片采集VGA信号的像素数据并将采集的像素数据写入FIFO存储缓冲模块；
[0087] 步骤105：判断帧同步信号是否采集完成，若是，执行步骤106；否则执行步骤104采集下一行VGA信号的像素数据并将采集的像素数据写入FIFO存储缓冲模块；本实施例中通过判断帧同步信号定时器是否达到设定时间，若是，信号采集完成，否则信号采集没有完成；
[0088] 步骤106：CPLD芯片关闭FIFO存储缓冲模块的写入操作同时关闭ADC芯片并清空存储器；
[0089] 步骤107：CPLD芯片开启FIFO存储缓冲模块读取操作，读出一个帧同步周期内的数据；
[0090] 步骤108：CPLD芯片将读取的数据进行处理生成图片数据保存到存储器；
[0091] 步骤109：CPLD芯片扫描第一USB接口是否有U盘插入，若否，继续扫描第一USB接口，否则，执行步骤110；
[0092] 步骤110：将图片数据保存到U盘中。
[0093] 实施例五
[0094] 本发明实施例提供一种VGA视频信号截屏方法，本实施例与实施例三的不同之处包括：
[0095] CPLD芯片判断帧同步信号是否采集完成时，本实施例中，通过判断帧同步信号的脉冲信号是否到达下降沿，若是，信号采集完成，否则信号采集没有完成。
[0096] 尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的
修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉
本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述
权利要求的保护范围为准。
