技术领域
[0001] 本
发明涉及航天测控技术领域，特别是指一种通用化小型星载数字应答机终端平台。
背景技术
[0002] 传统的星载测控应答机一般采用纯
模拟器件实现，模拟应答机技术成熟，可靠性高，在复杂的大型卫
星系统中仍被广泛应用。但其功能单一、设计灵活性和
硬件继承性差，而且体积重量大、功耗高，难以满足微
小卫星的应用需求。
发明内容
[0003] 有鉴于此，本发明提出一种通用化小型星载数字应答机终端平台，其能够满足微小卫星对于测控应答机的小型化、低功耗、低成本、短研发周期的需求。
[0004] 基于上述目的，本发明提供的技术方案是：
[0005] 一种通用化小型星载数字应答机终端平台，其包括射频前端单元和中频与基带
信号处理单元，所述射频前端单元包括收发分配网络模
块、接收通道模块、发射通道模块和
本振频率源模块，所述中频与基带
信号处理单元包括高速
模数转换模块、低速模数转换模块、
数模转换模块、信号处理模块、配置及刷新模块、时钟生成模块和通信
接口模块；其中：
[0006] 收发分配网络模块，用于接收发射通道模块提供的下行
射频信号并输出给天线，并用于接收天线提供的上行射频信号并输出给接收通道模块，从而实现上、下行信号的全双工工作；
[0007] 接收通道模块，采用二级变频方式，用于接收收发分配网络模块输出的上行射频信号，对所述上行射频信号依次进行射频放大、一次混频、第一滤波、中频放大、二次混频、第二滤波和自动增益控制（即AGC），并输出上行模拟中频信号；
[0008] 发射通道模块，采用一级变频方式，用于接收数模转换模块输出的下行模拟中频信号，对所述下行模拟中频信号依次进行滤波、混频和放大，并输出下行射频信号；
[0009] 本振频率源模块，用于接收数模转换模块输出的参考
时钟信号，并
锁相输出上下变频所需的本振信号；
[0010] 高速模数转换模块，用于实现接收通道模块输出的上行模拟中频信号的
采样数字化；
[0011] 低速模数转换模块，用于实现模拟遥测量的采样数字化；
[0012] 数模转换模块，用于接收信号处理单元输出的下行数字中频信号和数字时钟信号，并对下行数字中频信号和数字时钟信号分别进行数模变换；
[0013] 信号处理模块，包括第一FPGA芯片，用于实现TT&C相关信号的处理
算法以及对外的通信协议；
[0014] 配置及刷新模块，包括第二FPGA芯片，用于实现信号处理模块中第一FPGA芯片的程序配置、加载以及抗辐照刷新管理；
[0015] 时钟生成模块，用于为信号处理模块和配置及刷新模块提供工作时钟；
[0016]
通信接口模块，用于为应答机提供对外通信接口。
[0017] 可选的，所述第一FPGA芯片为XILINX公司生产的Vertex Ⅳ系列的SRAM 型FPGA芯片；所述第二FPGA芯片为ACTEL公司生产的反熔丝型FPGA芯片；所述反熔丝型FPGA芯片对所述SRAM型FPGA芯片进行程序定时刷新。
[0018] 可选的，所述本振频率源模块包括两个用于输出不同频率的锁相源，所述接收通道模块的一次混频本振和发射通道模块的本振共用一个锁相源，所述接收通道模块的二次混频本振使用另一个锁相源。
[0019] 从上面的叙述可以看出，本发明技术方案的有益效果在于：
[0020] 1、本发明能够基于
软件无线电技术，利用FPGA实现中频全数字化应答机的功能设计，其中，TT&C（Telemetry、Track and Command，遥测、
跟踪和指挥）相关信号处理算法采用全数字化的方式实现，射频前端仅实现上/下变频、功放以及低噪放功能。这样，在设备频点固定的情况下，仅通过更换不同的FPGA程序就能够实现标准TT&C、相干/非相干扩频TT&C、测控数传一体化等多种测控模式不同工作参数条件下的应答机功能，设备通用化程度很高。
[0021] 2、本发明采用基于FPGA的中频全数字化平台设计方式实现应答机功能，与模拟实现方式相比，本发明设备具有尺寸小、重量轻、功耗低的优点。
[0022] 3、本发明利用FPGA丰富的硬件资源，可以完成更为复杂的信号处理算法，与模拟实现方式相比，可以达到更优秀的性能指标。
[0023] 4、本发明具备FPGA程序动态刷新功能，具备较强的抗辐照能
力，可靠性较高。
[0024] 5、本发明通用化程度高，具备形成通用产品的条件，能够大幅降低设计、加工成本，缩短研发周期。
[0025] 总之，本发明为一种用于实现测控应答机功能的硬件平台，它支持多种测控体制，具有通用化、小型化、数字化的特点，特别适用于对于研发周期、体积、功耗、成本等因素要求较高的微小卫星系统中，是对
现有技术的一种重要改进。
附图说明
[0026] 为了更加清楚地描述本
专利，下面提供一幅或多幅附图，这些附图旨在对本专利的背景技术、技术原理和/或某些具体实施方案做出辅助说明。需要注意的是，这些附图可以给出也可以不给出一些在本专利文字部分已有描述且属于本领域普通技术人员公知常识的具体细节；并且，因为本领域的普通技术人员完全可以结合本专利已公开的文字内容和/或附图内容，在不付出任何创造性劳动的情况下设计出更多的附图，因此下面这些附图可以涵盖也可以不涵盖本专利文字部分所叙述的所有技术方案。此外，这些附图的具体内涵需要结合本专利的文字内容予以确定，当本专利的文字内容与这些附图中的某个明显结构不相符时，需要结合本领域的公知常识以及本专利其他部分的叙述来综合判断到底是本专利的文字部分存在笔误，还是附图中存在绘制错误。特别地，以下附图均为示例性质的图片，并非旨在暗示本专利的保护范围，本领域的普通技术人员通过参考本专利所公开的文字内容和/或附图内容，可以在不付出任何创造性劳动的情况下设计出更多的附图，这些新附图所代表的技术方案依然在本专利的保护范围之内。
[0027] 图1是本发明
实施例中通用化小型星载数字应答机终端平台的结构示意图。
具体实施方式
[0028] 为了便于本领域技术人员对本专利技术方案的理解，同时，为了使本专利的技术目的、技术方案和有益效果更加清楚，并使
权利要求书的保护范围得到充分支持，下面以具体案例的形式对本专利的技术方案做出进一步的、更详细的说明。
[0029] 如图1所示，一种通用化小型星载数字应答机终端平台，其包括射频前端单元和中频与基带信号处理单元，所述射频前端单元包括收发分配网络模块1、接收通道模块2、发射通道模块3和本振频率源模块4，所述中频与基带信号处理单元包括高速模数转换模块5、低速模数转换模块6、数模转换模块7、信号处理模块8、配置及刷新模块9、时钟生成模块10和通信接口模块11；其中：
[0030] 收发分配网络模块1，用于接收发射通道模块提供的下行射频信号并输出给天线，并用于接收天线提供的上行射频信号并输出给接收通道模块，从而实现上、下行信号的全双工工作；该模块可以由环形器、接收
滤波器和发射滤波器构成。
[0031] 接收通道模块2，采用二级变频方式，用于接收收发分配网络模块输出的上行射频信号，具体来说，该模块依次对上行射频信号进行射频放大、一次混频、第一滤波、中频放大、二次混频、第二滤波和自动增益控制，最终输出上行模拟中频信号，其中，射频放大、一次混频、第一滤波和中频放大属于一级变频，二次混频、第二滤波和自动增益控制属于二级变频；该模块可由低噪声
放大器、
混频器、滤波器、中频放大器和AGC（自动增益控制）
电路构成。
[0032] 发射通道模块3，采用一级变频方式，用于接收数模转换模块输出的下行模拟中频信号，对所述下行模拟中频信号依次进行滤波、混频和放大，并输出下行射频信号；该模块可由滤波器、混频器、
功率放大器组成。
[0033] 本振频率源模块4，用于接收数模转换模块输出的参考时钟信号，并锁相输出上下变频所需的本振信号；具体来说，本振频率源模块可以包括两个用于输出不同频率的锁相源，所述接收通道模块的一次混频本振和发射通道模块的本振共用一个锁相源，所述接收通道模块的二次混频本振使用另一个锁相源。
[0034] 高速模数转换模块5，用于实现接收通道模块输出的上行模拟中频信号的采样数字化；本例中，该模块的最高采样率不低于150Msps，量化位数不低于12bit，从而能够适应较宽的信号带宽和信号动态范围。
[0035] 低速模数转换模块6，用于实现模拟遥测量的采样数字化；本例中，该模块具备多通道，能够采集多组模拟遥测量，通道数不低于4路。
[0036] 数模转换模块7，用于接收信号处理单元输出的下行数字中频信号和数字时钟信号，并对下行数字中频信号和数字时钟信号分别进行数模变换；本例中，该模块具有2个通道，最高采样率不低于150 Msps，量化位数不低于12bit，从而能够适应较宽的信号带宽和信号动态范围。
[0037] 信号处理模块8，包括第一FPGA芯片，用于实现TT&C相关信号的处理算法以及对外的通信协议；第一FPGA芯片可以采用XILINX公司生产的Vertex Ⅳ系列的SRAM 型FPGA芯片，从而提供丰富的硬件资源以实现复杂的信号处理算法。
[0038] 配置及刷新模块9，包括第二FPGA芯片，用于实现信号处理模块中FPGA芯片的程序配置、加载以及抗辐照刷新管理；第二FPGA芯片可以采用ACTEL公司生产的反熔丝型FPGA芯片，此外，该模块还包括PROM（可编程只读
存储器），反熔丝型FPGA完成对SRAM型FPGA的程序配置及定时刷新，PROM用于存储SRAM型FPGA的程序文件，定时刷新的目的在于解决由空间辐照带来的SRAM型FPGA单粒子翻转问题。
[0039] 时钟生成模块10，用于为信号处理模块和配置及刷新模块提供工作时钟；时钟生成模块可以由高稳温补晶振实现。
[0040] 通信接口模块11，用于为应答机提供对外通信接口；通信接口模块包含CAN和RS422接口电路，其中CAN接口为1路、RS422接口不小于3路，可以实现1路CAN通信、3路以上异步串行通信或1路以上同步串行通信。
[0041] 总之，本发明基于软件无线电技术，利用FPGA实现中频全数字化应答机设计。在设备频点固定的情况下，仅通过更换不同的FPGA程序就能够实现标准TT&C、相干/非相干扩频TT&C、测控数传一体化等多种测控模式不同工作参数条件下的应答机功能。本发明通过数字化设计，实现了应答机终端平台的小型化、低功耗要求，同时由于设备通用化程度高，使其研制成本低、研发周期短，并且利用FPGA丰富的硬件资源优势，可以实现更复杂的信号处理算法，达到更优秀的性能指标，本发明具备FPGA程序动态刷新功能，具备较强的抗辐照能力和较高的可靠性，是对现有技术的一种重要改进。
[0042] 需要理解的是，上述对于本专利具体实施方式的叙述仅仅是为了便于本领域普通技术人员理解本专利方案而列举的示例性描述，并非暗示本专利的保护范围仅仅被限制在这些个例中，本领域普通技术人员完全可以在对本专利技术方案做出充分理解的前提下，以不付出任何创造性劳动的形式，通过对本专利所列举的各个例采取组合技术特征、替换部分技术特征、加入更多技术特征等等方式，得到更多的具体实施方式，所有这些具体实施方式均在本专利权利要求书的涵盖范围之内，因此，这些新的具体实施方式也应在本专利的保护范围之内。
[0043] 此外，出于简化叙述的目的，本专利也可能没有列举一些寻常的具体实施方案，这些方案是本领域普通技术人员在理解了本专利技术方案后能够自然而然想到的，显然，这些方案也应包含在本专利的保护范围之内。
[0044] 出于简化叙述的目的，上述各具体实施方式对于技术细节的公开程度可能仅仅达到本领域技术人员可以自行决断的程度，即，对于上述具体实施方式没有公开的技术细节，本领域普通技术人员完全可以在不付出任何创造性劳动的情况下，在本专利技术方案的充分提示下，借助于教科书、工具书、论文、专利、音像制品等等已公开文献予以完成，或者，这些细节是在本领域普通技术人员的通常理解下，可以根据实际情况自行作出决定的内容。可见，即使不公开这些技术细节，也不会对本专利技术方案的公开充分性造成影响。
[0045] 总之，在结合了本专利
说明书对权利要求书保护范围的解释作用的
基础上，任何落入本专利权利要求书涵盖范围的具体实施方案，均在本专利的保护范围之内。
