低等待时间自适应计时专利检索-时间数字转换器信号处理专利检索查询-专利查询网

低等待时间自适应计时

阅读：26发布：2020-05-08

专利汇可以提供低等待时间自适应计时专利检索，专利查询，专利分析的服务。并且提供了一种用于低等待时间自适应计时的装置，该装置包括：第一功率供给轨，用于提供第一功率；第二功率供给轨，用于提供第二功率；第三功率供给轨，用于提供第三功率；分压器，耦合至第一功率供给轨、第二功率供给轨以及第三功率供给轨；偏置生成器，耦合至分压器和第三功率供给轨；振荡器，耦合至偏置生成器和第一供给轨；以及时钟分布网络，用于将振荡器的输出提供至一个或多个逻辑，其中，该时钟分布网络耦合至第二功率供给轨。，下面是低等待时间自适应计时专利的具体信息内容。

权利要求

1.一种装置，包括：
第一功率供给轨，用于提供第一功率；
第二功率供给轨，用于提供第二功率；
第三功率供给轨，用于提供第三功率；
分压器，耦合至所述第一功率供给轨、所述第二功率供给轨、以及所述第三功率供给轨；
偏置生成器，耦合至分压器和所述第三功率供给轨；
振荡器，耦合至所述偏置生成器和所述第一供给轨；以及
时钟分布网络，用于将所述振荡器的输出提供至一个或多个逻辑，其中，所述时钟分布网络耦合至所述第二功率供给轨。
2.如权利要求1所述的装置，其中，所述偏置生成器包括放大器，所述放大器耦合至所述第一功率供给轨。
3.如权利要求1所述的装置，包括稳压器，所述稳压器耦合至所述第一功率供给轨，其中，所述稳压器用于将所述第一功率提供至所述第一功率供给轨。
4.如权利要求3所述的装置，其中，所述稳压器包括低压差电路。
5.如权利要求1所述的装置，其中，所述振荡器是压控振荡器。
6.如权利要求1所述的装置，其中，所述振荡器包括LC振荡器。
7.根据权利要求1至6中任一项所述的装置，包括相位频率检测器，所述相位频率检测器耦合至所述第一功率供给轨，其中，所述相位频率检测器用于接收参考时钟和反馈时钟作为输入，并且用于生成指示所述参考时钟与所述反馈时钟之间的相位差的一个或多个输出。
8.如权利要求6所述的装置，包括分频器，所述分频器耦合至所述振荡器和所述相位频率检测器，其中，所述分频器用于分割所述振荡器的输出并提供所述反馈时钟，并且其中，所述分频器通过所述第一功率供给轨耦合。
9.如权利要求1所述的装置，其中，所述分压器包括一个或多个能编程的电阻器件。
10.如权利要求1所述的装置，其中，所述分压器用于感测所述第二功率供给轨上的噪声并且用于将感测到的噪声注入到所述偏置生成器上以使得所述偏置生成器的输出根据所注入的感测到的噪声来调制所述振荡器的频率。
11.一种装置，包括：
第一功率供给轨，用于提供第一功率；
第二功率供给轨，用于提供第二功率；
第三功率供给轨，用于提供第三功率；
分压器，耦合至所述第一功率供给轨、所述第二功率供给轨、以及所述第三功率供给轨；
数字环路滤波器，耦合至所述分压器和所述第三功率供给轨；
振荡器，耦合至所述数字环路滤波器和所述第三功率供给轨；
时钟分布网络，用于将所述振荡器的输出提供至一个或多个逻辑，其中，所述时钟分布网络耦合至所述第二功率供给轨；以及
时间至数字转换器(TDC)，耦合至所述数字环路滤波器，其中所述TDC耦合至所述第一功率供给轨。
12.如权利要求11所述的装置，包括稳压器，所述稳压器耦合至所述第一功率供给轨，其中，所述稳压器用于将所述第一功率提供至所述第一功率供给轨。
13.如权利要求12所述的装置，其中，所述稳压器包括低压差电路。
14.如权利要求11所述的装置，其中，所述振荡器包括数控振荡器。
15.根据权利要求11至14中任一项所述的装置，其中，所述分压器用于感测所述第二功率供给轨上的噪声，并且用于将感测到的噪声注入到所述数字环路滤波器或所述振荡器上以使得所述振荡器的频率由感测到的噪声调制。
16.一种系统，包括：
存储器；
处理器，耦合至存储器，所述处理器包括：
第一功率供给轨，用于提供第一功率；
第二功率供给轨，用于提供第二功率；
第三功率供给轨，用于提供第三功率；
分压器，耦合至所述第一功率供给轨、所述第二功率供给轨、以及所述第三功率供给轨；
偏置生成器，耦合至分压器和所述第三功率供给轨；
振荡器，耦合至所述偏置生成器和所述第一供给轨；以及
时钟分布网络，用于将所述振荡器的输出提供至一个或多个逻辑，其中，所述时钟分布网络耦合至所述第二功率供给轨；以及
无线接口，用于允许所述处理器与另一设备进行通信。
17.如权利要求16所述的系统，其中，所述分压器包括一个或多个能编程的电阻器件。
18.如权利要求16所述的系统，其中，所述分压器用于感测所述第二功率供给轨上的噪声并且用于将感测到的噪声注入到所述偏置生成器上以使得所述偏置生成器的输出根据所注入的感测到的噪声来调制所述振荡器的频率。
19.根据权利要求16至18中任一项所述的系统，其中，所述振荡器包括以下各项中的一项：
压控振荡器；或者
LC振荡器。
20.一种系统，包括：
存储器；
处理器，耦合至存储器，所述处理器包括：
第一功率供给轨，用于提供第一功率；
第二功率供给轨，用于提供第二功率；
第三功率供给轨，用于提供第三功率；
分压器，耦合至所述第一功率供给轨、所述第二功率供给轨、以及所述第三功率供给轨；
数字环路滤波器，耦合至所述分压器和所述第三功率供给轨；
振荡器，耦合至所述数字环路滤波器和所述第三功率供给轨；
时钟分布网络，用于将所述振荡器的输出提供至一个或多个逻辑，其中，所述时钟分布网络耦合至所述第二功率供给轨；以及
时间至数字转换器(TDC)，耦合至所述数字环路滤波器，其中，所述TDC耦合至所述第一功率供给轨；以及
无线接口，用于允许所述处理器与另一设备进行通信。
21.如权利要求20所述的系统，包括稳压器，所述稳压器耦合至所述第一功率供给轨，其中，所述稳压器用于将所述第一功率提供至所述第一功率供给轨。
22.根据权利要求20或21中任一项所述的系统，其中，所述分压器用于感测所述第二功率供给轨上的噪声，并且用于将感测到的噪声注入到所述数字环路滤波器或所述振荡器上以使得所述振荡器的频率由感测到的噪声调制。

说明书全文

低等待时间自适应计时

优先权要求

[0001] 本申请要求3017年9月22日提交的题为“低等待时间模拟自适应计时”的美国临时申请序列第62/562,335号的优先权，该申请通过引用以其整体被并入。

背景技术

[0002] 时钟信号可由锁相环(PLL)生成。时钟信号可在整个处理器分布，以促进处理器的操作。例如，位于处理器管芯中的不同点处的状态元件(例如，触发器、锁存器等)可通过根据时钟信号进行操作而同步地运转。当大的、突然的电流需求发生时，提供给状态元件的管芯上电压供给可能“下垂”(例如，几纳秒)，同时PLL继续以固定的频率生成时钟信号。注意，其他电压下垂事件可能持续甚至更久。为了确保处理器在这些下垂事件期间运转，即使在正常操作期间(例如，当不存在电压下垂时)也要为状态元件提供高电压余裕。也就是说，处理器被设计成用于以最高指定频率并且同时以最低电势电压操作。

[0003] 由于功率对电压具有二次依赖关系，因此在正常操作期间可能浪费大量的功率来确保不频发的电压下垂期间的功能。而且，随着处理器速度和集成度提高，所需要的功率量可能成为限制因素。例如，设计和冷却处理器的消耗大量功率的成本可能变得不切实际。

[0004] 现有的模拟PLL实现了自适应频率缩放(AFS)来补偿功率供给电压下垂和过冲。通过美国专利第6,922,111号来描述一种此类AFS技术。AFS技术的当前模拟实现方式通过数字功率供给的电阻性耦合来直接调制VCO供给。当前模拟实现方式未完全采用较低电压和较低频率下的AFS技术的全部益处。附图说明

[0005] 从下文给出的具体实施方式并从本公开的各实施例的附图，将更全面地理解本公开的实施例，然而这些实施例不应当被理解为将本公开限于特定实施例，而是仅用于解释和理解。

[0006] 图1图示出根据本公开的一些实施例的具有被应用于偏置生成器的自适应频率缩放(AFS)的模拟锁相环(PLL)。

[0007] 图2图示出根据一些实施例的装置，示出偏置生成器并示出振荡器的延迟状态，其中，偏置生成器对由AFS提供的功率供给进行操作。

[0008] 图3A-图3B图示出分别示出根据一些实施例的对于偏置生成器使用AFS的时序余裕(timing margin)改善的绘图。

[0009] 图4图示出根据本公开的一些实施例的具有被应用于数控振荡器(DCO)和/或环路滤波器的AFS的数字PLL(DPLL)。

[0010] 图5图示出根据本公开的一些实施例的具有用于偏置生成器和/或用于数字环路滤波器(DLF)和DCO的AFS的智能设备或计算机系统或SoC(芯片上系统)。

具体实施方式

[0011] 相对于针对所支持的供给电平的范围对响应时间进行权衡的其他技术，各实施例使得能够以几乎瞬时的响应时间将自适应频率缩放(AFS)降低至更低的配电供给电压。由于导致时钟和数据减缓不同数量的供给下垂，大量的性能被搁置。AFS(自适应频率系统)通过响应于在由时钟分布和数据路径使用的有噪声的供给轨VccDist上感测到的任何下垂而减缓PLL来解决该问题。

[0012] 模拟PLL中的一种AFS实现方式使用有噪声的配电供给VccDist与经调节的PLL供给VccPLL之间的电位计将VccDist上的噪声中的一些注入到压控振荡器的(VCO的)供给上，以影响频率改变。这提供了非常快速的响应时间，但是由于VCO的净空要求，可以在其上采用AFS的VccDist的范围被限制于阈值电压(例如，大约0.85V)。

[0013] 各实施例存在许多技术效果。例如，各实施例的低等待时间自适应计时装置应用AFS用于时钟数据补偿，以使频率防护带最小化(或者减小频率防护带)。使用(AFS的)电位计来感测VccDist上的噪声并将其注入在偏置上。偏置上的噪声调制VCO时钟的输出频率(VCO的输出)。由此，不使用传统的下垂检测器和相关联的电路，得到较低等待时间的自适应计时环境。从各附图和实施例，其他技术效果将是显而易见的。

[0014] 在下列描述中，讨论众多细节以提供对本公开的实施例的更透彻的解释。然而，对于本领域的技术人员而言将显而易见的是，可以在没有这些特定细节中的一些的情况下实施本公开。在其他实例中，公知的结构和设备以框图的形式示出而不是详细示出，以免使本公开的实施例模糊。

[0015] 注意，在实施例的对应附图中，信号用线来表示。一些线可以较粗，以指示更多成份信号路径，和/或在一个或多个末端处具有箭头，以指示主要信息流动方向。此类指示不旨在是限制性的。相反，线可以结合一个或多个示例性实施例使用，以促进对电路或逻辑单元的更加容易的理解。如由设计需要或偏好所规定，任何所表示的信号都可实际包括可在任何一个方向上行进的一个或多个信号，并可利用任何合适类型的信号方案来实现。

[0016] 贯穿说明书及在权利要求书中，术语“连接的”意指所连接的物体之间的诸如电气、机械、或磁性连接之类的无需任何中介设备的直接连接。

[0017] 术语“耦合的”意指直接的或间接的连接，诸如所连接的物体之间的直接的电气、机械、或磁性连接或者通过一个或多个无源或有源中介设备的间接连接。

[0018] 术语“电路”或“模块”可指被布置成彼此协作以提供所期望的功能的一个或多个无源和/或有源组件。术语“信号”可指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一(a/an)”和“该”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。

[0019] 术语“缩放”一般指将设计(示意图和布局)从一种工艺技术转换为另一种工艺技术，并随后在布局区域中被减小。术语“缩放”一般还指在同一技术节点内缩小布局和器件尺寸。术语“缩放”还可指相对于另一参数(例如，功率供给水平)对信号频率的调整(例如，减速或加速——即，分别为缩小或放大)。术语“基本上”、“接近”、“近似”、“附近”以及“大约”一般指在目标值的+/-10％之内。

[0020] 除非以其他方式指定，否则使用序数词“第一”、“第二”及“第三”等对常见的对象的描述，仅指示相同对象的不同的实例正在被引用，而不旨在暗示如此所描述的对象在排序方面或以任何其他方式无论在时间上、在空间上必须按给定次序。

[0021] 出于本公开的目的，短语“A和/或B”和“A或B”意指(A)、(B)或(A和B)。出于本公开的目的，短语“A、B、和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

[0022] 在说明书中和权利要求书中,术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等如果出现，则用于描述的目的，且不一定用于描述永久的相对位置。

[0023] 出于实施例的目的，此处所描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物还包括三栅极晶体管和鳍式场效应晶体管、栅极全包围圆柱形晶体管、隧穿FET(TFET)、方形线或矩形带状晶体管、铁电FET(FeFET)或实现晶体管功能的其他器件，如碳纳米管或自旋电子器件。MOSFET对称的源极端子和漏极端子，即它们是相同的端子并且在此处被可互换地使用。另一方面，TFET器件具有非对称的源极端子和漏极端子。本领域技术人员将会领会，可以使用其他晶体管(例如，双极结型晶体管——(BJT PNP/NPN)、BiCMOS、CMOS等)而不背离本公开的范围。

[0024] 指出，附图中的具有与任何其他附图中的元件相同的附图标记(或名称)的那些元件能以与所描述的方式类似的任何方式操作或起作用，但不被限制于此。

[0025] 图1图示出根据本公开的一些实施例的装置100，该装置100包括具有被应用于偏置生成器的AFS的模拟PLL。模拟PLL包括相位频率检测器(PFD)101、电荷泵(CO)102、包括电容器C1的低通滤波器(LPF)、偏置生成器(例如，N偏置生成器(Nbias Gen.)103和P偏置生成器(Pbias Gen.)104)、电压和受控振荡器(VCO)105。VCO 105的输出VCOClk由分频器106按某一比率分频，并且那个经分频的输出FbClk(反馈时钟)由相位检测器接收，该相位检测器将反馈时钟的相位和频率与参考时钟RefClk的相位和频率进行比较。相应地，PFD 101为CP
102生成上/下信号。使用电容器C1对CP 102的输出v1进行滤波，并将其作为输入提供给N偏置生成器103。N偏置生成器103生成Nbias(N偏置)，以对被称为P偏置生成器(Pbias Gen.)
104的另一偏置生成器进行偏置。N偏置生成器103还生成一个版本的v1，被称为Vctrl。
Nbias由P偏置生成器104使用，该P偏置生成器104使用Nbias来生成Pbias(P偏置)。将该
Pbias提供给VCO 105，以根据PFD 101的输出来控制VCO 105的振荡频率。Pbias与Vctrl(控制电压)相同，该Pbias也用于调整VCOClk的频率。

[0026] 在一些实施例中，装置100包括电压生成器111(例如，DC-DC转换器、低压差(LDO)稳压器等等)，该电压生成器111使用输入功率供给(输入供给)为模拟PLL提供功率供给VccPLL。在一些实施例中，AFS 112包括如所示的具有可编程和/或固定电阻Rl、R2和R3的分压器。AFS的输出是VccAFS和VccDist。被添加到VccAFS上的来自VccDist的噪声量百分比取决于AFS的分压器的电阻Rl、R2和R3的比率。

[0027] 在一些实施例中，装置100包括时钟分布(Clk Distr.)107网络(例如，触发器和缓冲器/逆变器)，该时钟分布107网络接收输出VCOClk或其经缓冲的版本并将该经缓冲的版本驱动到芯片的其他位置。在一些实施例中，使用来自功率生成器或源(例如，DC-DC转换器、LDO转换器111)的功率供给VccPLL来对P偏置生成器104和VCO 105供电，而N偏置生成器103由VccAFS供电，并且时钟分布(Clk Distr)107网络由VccDist供电。在该示例中，包括触发器108、组合逻辑(CL)109和触发器110的数据路径也由VccDist供电。使用来自时钟分布
107的时钟对输入数据din和所提供的输出数据dout进行采样。

[0028] 在一些实施例中，(使用诸如VccPLL与VccDist之间的AFS 112之类的电位计)将供给噪声注入到Nbias的供给而不是VCO上。在一些实施例中，对Nbias的调制直接影响VCO的频率。由于N偏置生成器103消耗远少于VCO的电流，因此其具有较不严格的净空要求并且可以支持低至较低电压(例如，小于0.85V)的AFS。此处各实施例不使用可能添加等待时间(例如，大约200-500微微秒)的下垂检测器，因此提供对供给噪声的接近瞬时的响应。

[0029] 在一些实施例中，AFS 112通过响应于配电/数据路径供给(VccDist)中的电压下垂而减缓时钟来帮助维持或增加路径中的时序余裕。例如，分析针对不同VccDist电平的时序路径中的总余裕提供对可以使用AFS所在的最低VccDist电平的指示。在一些实施例中，N偏置生成器和P偏置生成器块/电路两者由VccAFS供电，而VCO由VccPLL供电。

[0030] 此处，根据一些实施例，AFS 112用于时钟数据补偿以使频率保护带最小化(或减小)。使用(AFS的)电位计来感测VccDist上的噪声并将其注入到Nbias上。Nbias上的噪声调制VCO时钟(VCO的输出)的输出频率。在一些实施例中，VCO 105是电感器-电容器(LC)振荡器(LCO)。在LCO中，通过参考电压和/或通过使用粗糙和/或精细代码在可变数量的较小的电容器中切换来调整VCOClk的频率。这些粗糙和/或精细代码可以通过将Pbias(或Vctrl)转换为关于LCO的变抗器的数字代码(例如，粗糙和/或精细代码)来生成。

[0031] 图2图示出根据一些实施例的装置200，示出偏置生成器(104和105)和VCO 105的延迟级，其中，偏置生成器103和104对由AFS 112提供的功率供给进行操作。在示例中，N偏置生成器103和P偏置生成器104两者均由VccAFS供电，而VCO 105(此处示出了一个延迟单元)由VccPLL供电。

[0032] N偏置生成器103包括如所示耦合在一起的放大器103a、p型器件MP1、以及n型器件MN1和MN2。输入V1由放大器103a接收，放大器103a调整晶体管MN2的电流强度，以使得输入Vctrl和V1基本上相等。晶体管MN1由VccAFS供电。晶体管MP1是二极管连接的并且提供Vctrl。在一些实施例中，N偏置生成器103的整个电路和器件均由VccAFS供电。在一些实施例中，放大器103a由VccPLL供电而其他器件由VccAFS供电。N偏置生成器103提供一个或两个输出——Vctrl和Nbias。Nbias被用来对后续电路的n型器件进行偏置。

[0033] P偏置生成器104包括如所示耦合在一起的p型晶体管MP2以及n型晶体管MN3和MN4。P偏置生成器104的电路架构类似于Nbias103的电路架构减去放大器103a和相关联的电路。晶体管MN4由Nbias进行偏置，晶体管MN3由VccAFS进行偏置，而晶体管MP2是二极管连接的并且由VccAFS供电。

[0034] 此处，为VCO 105图示出一个延迟级。本领域技术人员将会领会，使用以环形形式耦合在一起的多个延迟级以形成振荡器。延迟级包括如所示耦合在一起的p型晶体管MP3、MP4、MP5和MP6以及n型器件MN5、MN5b和MN6。延迟级的输出是差分输出Out和Outb。晶体管MN6由Nbias进行偏置，而Vctrl或Pbias被用来对晶体管MP4和MP5进行偏置。每个延迟级接收来自其相邻延迟级的输出(例如，差分输出)作为输入In和Inb。

[0035] 在各实施例中，VCO 105的延迟级由VccPLL供电。在一些实施例中，N偏置生成器103由VccAFS供电，而P偏置生成器104由VccPLL供电。在一些实施例中，P偏置生成器104由VccAFS供电，而N偏置生成器103由VccPLL供电。在一些实施例中，N偏置生成器103电路的放大器103a由VccPLL供电。

[0036] 图3A-图3B图示出分别示出根据一些实施例的针对偏置生成器使用AFS的时序余裕改善的绘图300和320。绘图中的结果对VCO上的AFS方案与N偏置生成器上的AFS方案之
间、在最强AFS设置(例如，注入最多噪声的设置)下给定路径中的时序余裕进行比较。结果指示将噪声注入到VCO的供给中在低于0.85V时可能不被使用，因为余裕逐渐接近0ps，而各实施例的所提出的方案(例如，在最强AFS设置下)可以在低至0.8V或更低时一直被使用，并具有充足的时序余裕。这使得各实施例的所提出的方案也能够在低得多的电压下被使用。

[0037] 图4图示出根据本公开的一些实施例的装置400，该装置400包括被应用于DCO 405(数控振荡器)和/或环路滤波器的具有AFS的数字PLL。与模拟PLL相对的数字PLL主要使用数字电路和信号来控制时钟频率生成和保留。

[0038] 此处，术语“模拟信号”是任何连续的信号，对其而言，信号的时变特征(变量)是某个其他时变的量的表示，即类似于另一时变信号。此处，术语“数字信号”是表示例如任意位流的或者数字化的(经采样并经模数转换的)模拟信号的一系列离散值(量化的离散时间信号)的表示的物理信号。

[0039] 在一些实施例中，装置400的数字PLL包括时间至数字转换器(TDC)401、数字环路滤波器(DLF)403、数控振荡器(DCO)405、以及与参考图1所描述的那些电路类似的其他电路。TDC 401接收RefClk和FbClk，并且提供数字流作为指示RefClk与FbClk之间的相位差的数字表示的输出TDCOut。TDC可以包括具有多个延迟级(例如，缓冲器或逆变器)的延迟线，并且每个延迟级的输出(和第一延迟级的输入)由将参考时钟用作采样时钟的触发器进行采样。对延迟线中第一延迟级的输入是FbClk。由此，通过RefClk对FbClk规律地进行采样。
触发器的输出随后被组合，以提供数字流TDCOut。TDCOut随后由DLF 403接收，DLF 403使用滤波方程滤除TDCOut中的任何噪声。滤波器可以使用任何合适的数字滤波器来实现，诸如有限脉冲响应(FIR)滤波器、无限脉冲响应(IIR)滤波器。控制器(未被示出为单独的电路但被集成在DLF 403中)生成粗糙代码和精细代码，这些粗糙代码和精细代码是用于使来自
DCO 405的VCOClk的频率大幅改变或小幅改变的控制代码。

[0040] DCO 405可以是任何合适的数字振荡器，诸如延迟线，在该延迟线的每个延迟级的输出端处具有可调整的加载(例如，电容性加载)。这些可调整的加载可由粗糙和/或精细代码控制(例如，被添加到加载或从加载减去)。在一些实施例中，DCO 405是电感器-电容器(LC)振荡器(LCO)。在LCO中，通过使用粗糙和/或精细代码在可变数量的较小的电容器中切换来调整VCOClk的频率。

[0041] 在一些实施例中，使用VccPLL对TDC 401供电(就如图1的模拟PLL的PFD 101由VccPLL供电一样)。在一些实施例中，时钟分布由VccDist供电。在一些实施例中，DFL 403和DCO 405由VccAFS供电。由此，根据被注入到VccAFS上的噪声来调整粗糙代码和精细代码(数字信号)。此种噪声随后以具有低等待时间效果的方式调整DCO的频率。在一些实施例中，DCO405上的噪声调制频率。在一些实施例中，使用VccAFS向DLF 403和DCO 405提供供给移除了对电平移位器的需要。电平移位器导致等待时间损失，并且该损失在此处被移除。在各实施例中，AFS 112(例如，分压器)感测VccDist上的噪声并经由VccAFS将感测到的噪声注入到DLF 403上。随后将该感测到的噪声转化为粗糙和/或精细代码，这些粗糙和/或精细代码是DLF 403的输出。由此，VCOClk的频率通过感测到的噪声来调制。

[0042] 图5图示出根据本公开的实施例的具有用于低等待时间自适应计时的装置的智能设备或计算机系统或SoC(芯片上系统)1600。用于低等待时间自适应计时的装置可包括图1的用于模拟PLL衍生的计时的架构或者图4的用于数字PLL衍生的计时的架构。如参考各实施例所描述，通过向PLL的各组件提供经滤波的供给，下垂检测器电路被移除，允许对输入供给的任何下垂的快速响应。

[0043] 图5图示出移动设备的实施例的框图，在该移动设备中可以使用平面接口连接器。在一些实施例中，计算设备1600表示移动计算设备，诸如计算平板、移动电话或智能电话、启用无线的电子阅读器、或其他无线移动设备。将会理解，某些组件被概示地示出，并且并非此类设备的所有组件都被示出在计算设备1600中。

[0044] 在一些实施例中，计算设备1600包括第一处理器1610，该第一处理器1610具有根据所讨论的一些实施例的用于低等待时间自适应计时的装置。根据一些实施例，计算设备1600的其他块也可包括用于低等待时间自适应计时的装置。本公开的各实施例还可包括
1670内的网络接口(诸如，无线接口)，使得系统实施例可被并入到无线设备(例如，蜂窝电话或个人数字助理)中。

[0045] 在一些实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器1610执行的处理操作包括应用和/或设备功能在其上被执行的操作平台或操作系统的执行。处理操作包括与同人类用户和/或同其他设备的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接至另一设备相关的操作。处理操作还可包括与音频I/O和/或显示I/O相关的操作。

[0046] 在一些实施例中，计算设备1600包括音频子系统1620，该音频子系统1620表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或头戴式耳机输出以及话筒输入。用于此类功能的设备可以被集成至计算设备1600中，或被连接至计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600进行交互。

[0047] 在一些实施例中，计算设备1600包括显示子系统1630。显示子系统1630表示提供视觉和/或触觉显示以供用户与计算设备1600交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统1630包括显示接口1632，该显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的用于执行与显示相关的至少一些处理的逻辑。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。

[0048] 在一些实施例中，计算设备1600包括I/O控制器1640。I/O控制器1640表示与同用户的交互相关的硬件设备和软件组件。I/O控制器1640可操作以管理作为音频子系统1620和/或显示子系统1630的部分的硬件。另外，I/O控制器1640图示出用于附加设备的连接点，该附加设备连接至计算设备1600，用户可通过该计算设备1600与系统进行交互。例如，可以被附连至计算设备1600的设备可包括话筒设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或者用于与特定应用一起使用的其他I/O设备(诸如，读卡器或其他设备)。

[0049] 如上文所提到，I/O控制器1640可以与音频子系统1620和/或显示子系统1630进行交互。例如，通过话筒或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，音频输出可被提供作为显示输出的替代或附加。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备还充当可以至少部分地由I/O控制器1640管理的输入设备。在计算设备1600上还可以存在附加的按钮或开关，以提供由I/O控制器1640管理的I/O功能。

[0050] 在一些实施例中，I/O控制器1640管理诸如加速度计、相机、光传感器或其他环境传感器、或者可以被包括在计算设备1600中的其他硬件之内的设备。输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作(诸如，滤波噪声、调整显示器以进行亮度检测、应用相机的闪光灯或其他特征)。

[0051] 在一些实施例中，计算设备1600包括功率管理1650，该功率管理1650管理电池功率使用、电池充电、以及与功率节省操作相关的特征。存储器子系统1660包括用于将信息存储在计算设备1600中的存储器设备。存储器可以包括非易失性(如果到存储器设备的功率中断，则状态不改变)和/或易失性(如果到存储器设备的功率中断，则状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据、以及与计算设备1600的应用和功能的执行相关的系统数据(不论是长期的还是暂时的)。

[0052] 实施例的元件还被提供作为用于存储计算机可执行指令(例如，用于实现本文中所讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)。该机器可读介质(例如，存储器1660)可包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适于存储电子指令或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可作为计算机程序(例如，BIOS)被下载，其可通过数据信号的方式经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)传输至请求计算机(例如，客户机)。

[0053] 在一些实施例中，计算设备1600包括连接性装置1670。连接性装置1670包括用于使计算设备1600能够与外部设备通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)。计算设备1600可以是诸如其他计算设备、无线接入点或基站之类的分开的设备，以及诸如头戴式设备、打印机之类的外围设备或者其他设备。

[0054] 连接性装置1670可以包括多种不同类型的连接性装置。为了进行概述，将计算设备1600图示为具有蜂窝连接性装置1672和无线连接性装置1674。蜂窝连接性装置1672一般是指由无线载波提供的蜂窝网络连接性装置，诸如经由GSM(全球移动通信系统)或其变型或衍生类型、CDMA(码分多址)或其变型或衍生类型、TDM(时分复用)或其变型或衍生类型、或者其他蜂窝服务标准提供。无线连接性装置(或无线接口)1674是指不是蜂窝式的无线连接性装置，并且可以包括个域网(诸如，蓝牙、近场等)、局域网(诸如，Wi-Fi)和/或广域网(诸如，WiMax)或其他无线通信。

[0055] 在一些实施例中，计算设备1600包括外围连接1680。外围连接1680包括用于进行外围连接的硬件接口和连接器以及软件组件(例如，驱动器、协议栈)。将会理解，计算设备1600既可以是连接至其他计算设备的外围设备(“至”1682)，也可具有连接至该计算设备
1600的外围设备(“自”1684)。计算设备1600通常具有用于连接至其他计算设备以用于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接至某些外围设备，这些外围设备允许计算设备1600控制例如对视听或其他系统的内容输出。

[0056] 除了专用对接连接器或其他专用连接硬件之外，计算设备1600还可经由常见的或基于标准的连接器来建立外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括数个不同硬件接口中的任何一个)、包括微型显示端口(MiniDisplayPort；MDP)的显示端口(DisplayPort)、高清晰度多媒体接口(HDMI)、火线或其他类型。

[0057] 说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”等的引用意指结合这些实施例所描述的特定特征、结构或特性被包括在至少一些实施例中，但不一定被包括在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同实施例。如果说明书陈述“可能”、“可以”或“能够”包括组件、特征、结构或特性，则不一定必须包括该特定组件、特征、结构或特性。如果说明书或权利要求书引用“一(a或an)”要素，则并不意味着只有一个该要素。如果说明书或权利要求书引用“附加”要素，则不排除存在多于一个的该附加要素。

[0058] 此外，能以任何合适的方式将特定的特征、结构、功能或特性组合在一个或多个实施例中。例如，只要与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥，就可将第一实施例与第二实施例组合。

[0059] 尽管结合本公开的特定实施例描述了本公开，但根据前面的描述，此类实施例的许多替代方案、修改和变型对本领域普通技术人员来说将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求书的宽泛范围之内的所有此类替代方案、修改和变型。

[0060] 此外，为了说明和讨论简单起见并且为了不使本公开模糊，在所呈现的附图内可以或可以不示出公知的到集成电路(IC)芯片和其他组件的功率/接地连接。此外，为了避免使本公开模糊，并且还考虑到关于此类框图布置的实现方式的细节很大程度上取决于将实现本公开的平台的事实，能以框图形式示出布置(即此类细节完全应当在本领域技术人员的认知范围内)。在陈述特定细节(例如，电路)以描述本公开的示例实施例的情况下，对本领域普通技术人员应当显而易见的是，可以在没有这些特定细节或在这些特定细节的变型的情况下实施本公开。说明书因此被视为是说明性的而不是限制性的。

[0061] 下列示例涉及进一步的实施例。可在一个或多个实施例中的任何地方使用示例中的细节。本文中所描述的装置的所有任选特征也可相对于方法或过程来实现。

[0062] 示例1。一种装置包括：第一功率供给轨，用于提供第一功率；第二功率供给轨，用于提供第二功率；第三功率供给轨，用于提供第三功率；分压器，耦合至第一功率供给轨、第二功率供给轨以及第三功率供给轨；偏置生成器，耦合至分压器和第三功率供给轨；振荡器，耦合至偏置生成器和第一供给轨；以及时钟分布网络，用于将振荡器的输出提供至一个或多个逻辑，其中，该时钟分布网络耦合至第二功率供给轨。

[0063] 示例2。如示例1所述的装置，其中，偏置生成器包括放大器，该放大器耦合至第二功率供给轨。

[0064] 示例3。如示例1所述的装置，包括稳压器，该稳压器耦合至第一功率供给轨，其中，该稳压器用于将第一功率提供至第一功率供给轨。

[0065] 示例4。如示例3所述的装置，其中，稳压器包括低压差电路。

[0066] 示例5。如示例1所述的装置，其中，振荡器是压控振荡器。

[0067] 示例6。如示例1所述的装置，包括相位频率检测器，该相位频率检测器耦合至第一功率供给轨，其中，该相位频率检测器用于接收参考时钟和反馈时钟作为输入，并且用于生成指示参考时钟与反馈时钟之间的相位差的一个或多个输出。

[0068] 示例7。如示例6所述的装置，包括分频器，该分频器耦合至振荡器和相位频率检测器，其中，该分频器用于对振荡器的输出进行分频并提供反馈时钟，并且其中，该分频器通过第一功率供给轨耦合。

[0069] 示例8。如示例1所述的装置，其中，分压器包括一个或多个可编程的电阻器件。

[0070] 示例9。如示例8所述的装置，其中，分压器用于感测第二功率供给轨上的噪声并且用于将感测到的噪声注入到偏置生成器上以使得该偏置生成器的输出根据所注入的感测到的噪声来调整振荡器的频率。

[0071] 示例10。一种装置包括：第一功率供给轨，用于提供第一功率；第二功率供给轨，用于提供第二功率；第三功率供给轨，用于提供第三功率；分压器，耦合至第一功率供给轨、第二功率供给轨以及第三功率供给轨；数字环路滤波器，耦合至分压器和第三功率供给轨；振荡器，耦合至数字环路滤波器和第三功率供给轨；时钟分布网络，用于将振荡器的输出提供至一个或多个逻辑，其中，该时钟分布网络耦合至第二功率供给轨；以及时间至数字转换器(TDC)，该TDC耦合至数字环路滤波器，其中，该TDC耦合至第一功率供给轨。

[0072] 示例11。如示例10所述的装置，包括稳压器，该稳压器耦合至第一功率供给轨，其中，该稳压器用于将第一功率提供至第一功率供给轨。

[0073] 示例12。如示例11所述的装置，其中，稳压器包括低压差电路。

[0074] 示例13。如示例10所述的装置，其中，振荡器包括数控振荡器。

[0075] 示例14。如示例10所述的装置，其中，振荡器包括LC振荡器。

[0076] 示例15。一种系统包括：存储器；处理器，耦合至存储器，该处理器包括：第一功率供给轨，用于提供第一功率；第二功率供给轨，用于提供第二功率；第三功率供给轨，用于提供第三功率；分压器，耦合至第一功率供给轨、第二功率供给轨以及第三功率供给轨；偏置生成器，耦合至分压器和第三功率供给轨；振荡器，耦合至偏置生成器和第一供给轨；以及时钟分布网络，用于将振荡器的输出提供至一个或多个逻辑，其中，该时钟分布网络耦合至第二功率供给轨；以及无线接口，用于允许处理器与另一装置进行通信。

[0077] 示例16。如示例15所述的系统，其中，分压器包括一个或多个可编程的电阻器件。

[0078] 示例17。如示例15所述的系统，其中，分压器用于感测第二功率供给轨上的噪声并且用于将感测到的噪声注入到偏置生成器上以使得该偏置生成器的输出根据所注入的感测到的噪声来调制振荡器的频率。

[0079] 示例18。一种系统包括：存储器；处理器，耦合至存储器，该处理器包括：第一功率供给轨，用于提供第一功率；第二功率供给轨，用于提供第二功率；第三功率供给轨，用于提供第三功率；分压器，耦合至第一功率供给轨、第二功率供给轨以及第三功率供给轨；数字环路滤波器，耦合至分压器和第三功率供给轨；振荡器，耦合至数字环路滤波器和第三功率供给轨；时钟分布网络，用于将振荡器的输出提供至一个或多个逻辑，其中，该时钟分布网络耦合至第二功率供给轨；以及时间至数字转换器(TDC)，该TDC耦合至数字环路滤波器，其中，该TDC耦合至第一功率供给轨；以及无线接口，用于允许处理器与另一装置进行通信。

[0080] 如示例18所述的系统包括稳压器，该稳压器耦合至第一功率供给轨，其中，该稳压器用于将第一功率提供至第一功率供给轨。

[0081] 如示例18所述的系统，其中，振荡器包括以下各项中的一项：数控振荡器；或者LC振荡器。

[0082] 提供了将允许读者弄清本技术公开的本质和主旨的摘要。应当理解，摘要将不用来限制权利要求的范围或含义。所附的权利要求由此被并入到具体实施方式中，每一项权利要求本身作为单独的实施例。

标题	发布/更新时间	阅读量
一种消除噪声的方法及系统	2020-05-08	466
一种时间数字转换器及转换方法	2020-05-08	461
一种高动态载体位姿实时测量装置	2020-05-08	276
基于网络视频监控平台的客户电量实时查看装置	2020-05-08	587
用于估计到达方向的方法和装置及电子设备	2020-05-11	979
子采样锁相环	2020-05-08	520
模数转换器	2020-05-08	295
实现实时跳频通信干扰压制的电路结构	2020-05-11	586
一种自动校准PLC模拟量输出模块的装置和方法	2020-05-08	87
带有数字锁相环与数控振荡器的测量相位噪声与幅度噪声的装置与方法	2020-05-08	323

低等待时间自适应计时

低等待时间自适应计时

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：