技术领域
[0001] 本
发明涉及
信号处理技术，尤指一种并行码相位搜索装置及实现并行码相位搜索的方法。
背景技术
[0002] 全球卫星
导航系统(GNSS)在人们的日常生活中发挥着越来越不可替代的重要作用，尤其在导航、定时、测绘等领域得到越来越多的应用。目前，全球
卫星导航系统主要包括美国的全球
定位系统(GPS)、中国的北斗(BD)系统、俄罗斯的全球导航卫星定位系统(GLONASS)，以及欧洲的伽利略(Galileo)系统。在中国和亚太地区，GPS和北斗系统应用较为广泛；而在俄罗斯，以GPS和GLONASS应用较多。由于伽利略系统远未成熟，尚不可提供正式服务。利用全球卫星导航系统进行定位、定时等业务时，首先需要捕获到至少四颗可见卫星的无线信号，通过捕获的无线信号实现三维搜索
算法，三维搜索算法包括：卫星伪码、码相位和多普勒频移。
[0003] 常见的线性搜索方法按照一维、二维、三维的顺序逐步搜索，耗时太长。为了较少耗时，并行搜索方法得到了发展，例如、并行码相位搜索算法，可明显减小用时。图1为现有的并行码相位搜索
电路原理图，如图1所示，当数字中频
输入信号分别与同相(I)支路和
正交(Q)支路上第一频带的复制正弦和复制余弦载波信号混频后，以同相和正交混频结果的复数形式通过第一傅里叶变换单元进行傅里叶变换获得傅里叶变换结果；将傅里叶变换结果与本地码共轭结果(复制粗捕获(C/A)码发生器产生的本地码，将复制的本地码经第二傅里叶变换单元和复数共轭单元处理获得本地码共轭结果)通过乘法器相乘，将通过乘法器相乘获得的乘积经傅里叶反变换单元进行处理获得在时域内的相关结果，将获得的时域内的相关结果通过取模单元进行取模后检测判断并行码相位信号是否存在。在完成了对当前频带的搜索与检测后，接收机接着让载
波数控
振荡器(NCO)进行第二频带正弦载波和余弦载 波复制，然后类似地完成对其他频带的搜索与检测，这里，第一频带、第二频带、及其他频带的数值为并行码相位搜索过程中使用的遍历频带，为本领域技术人员的公知常识。在对同一个
卫星信号不同频带内的搜索过程中，复制C/A码的相位可保持不变，相应地其傅里叶变换及其共轭值也保持不变。当搜索另一个卫星信号时，接收机可让C/A码发生器复制相应的另一个C/A码，然后重复上述在各个频带中的信号搜索过程。
[0004] 上述并行码相位搜索算法只适用于较强的导航信号(数字中频输入信号)，对较弱的导航信号上述并行码相位搜索算法并不适用；这是因为，导航信号较强时
信噪比较高(即噪声较弱)；导航信号较弱时噪声很强，即信噪比较低，强噪声极大地干扰导航信号的搜索和捕获，造成无法寻找到正确的导航信号。对于弱的导航信号(本文简称为弱信号)来说，通常采取增大相干积分长度来提高搜索捕获方案的信噪比，进而提高搜索和捕获方案的成功率，即增大上述方案中的相关器的运算长度N；但由于上述的传统方案采用了离散傅里叶变换的
数字信号处理技术，而离散傅里叶变换操作拥有较大的复杂度，尤其对于长度较大的变换序列来讲。例如，对于较强信号，相关器长度为1毫秒(ms)即可，而对于弱信号，长度甚至可达数秒，至少也需达到数十毫秒，如40ms。综上所述，上述并行码相位搜索算法存在进行弱信号搜索时复杂度过高，即上述并行码相位搜索算法无法应用于弱信号场景。
发明内容
[0005] 为了解决上述技术问题，本发明提供一种
频率搜索的装置及实现频率搜索的方法，能够降低傅里叶变换的复杂程度。
[0006] 本发明
实施例提供了一种并行码相位搜索装置，包括：消除随机跳变单元、
相干累加器、比较选择单元、傅里叶反变换单元和取模单元；其中，
[0007] 消除随机跳变单元与并行码相位搜索电路的乘法器连接，通过预设个数的跳变序列对接收到的通过乘法器相乘获得的乘积分别进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0008] 相干累加器与消除随机跳变单元连接，对获得的各跳变序列对应的跳变乘积分别进行相干累加处理，获得各跳变序列对应的相干累加结果；
[0009] 比较选择单元与相干累加器连接，对接收的各跳变序列对应的相干累加结果分别进行实数部分的累加处理，选择实数部分累加数值最大对应的跳变序列的相干累加结果，发往傅里叶反变换单元；
[0010] 傅里叶反变换单元接收比较选择单元发送的实数部分累加数值最大对应的跳变序列的相干累加结果进行傅里叶反变换处理；
[0011] 取模单元与傅里叶反变换单元连接，对经过傅里叶反变换单元傅里叶反变换处理的数据进行取模处理后作为输出进行相位搜索；
[0012] 所述通过乘法器相乘获得的乘积为：所述并行码相位搜索电路的傅里叶变换结果与所述并行码相位搜索电路的本地码共轭结果的乘积。
[0013] 可选的，所述预设个数的跳变序列为：
[0014] 以数字中频输入信号的序列长度M与本地码长度N的商作为所述预设个数；
[0015] 确定第一跳变序列为跳变次数为0的序列；
[0016] 确定除第一跳变序列以外的其他跳变序列有且仅有发生过一次跳变。
[0017] 可选的，所述消除随机跳变单元具体用于，
[0018] 通过第一预设矩阵单元进行预设个数的跳变序列与所述通过乘法器相乘获得的乘积进行相应的跳变处理，获得各跳变序列对应的所述跳变乘积；
[0019] 所述预设的矩阵单元的行数为本地码长度N、列数与所述预设个数数值相等。
[0020] 可选的，所述消除随机跳变单元还用于，
[0021] 通过第二预设矩阵单元缓存接收到的所述通过乘法器相乘获得的乘积；
[0022] 所述第二预设矩阵单元的行数为本地码长度N、列数与所述预设个数数值相等。
[0023] 可选的，相干累加单元具体用于，
[0024] 与消除随机跳变单元连接，对获得的各跳变序列对应的跳变乘积分别采用预设的值序列进行相干累加处理，获得各跳变序列对应的相干累加结果。
[0025] 可选的，预设的值序列为0、M/N、2M/N、…、(N-1)M/N。
[0026] 另一方面，本发明实施例还提供了一种实现并行码相位搜索的方法，包括：
[0027] 通过预设个数的跳变序列对通过并行码相位搜索电路乘法器相乘获得的乘积分别进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0028] 分别对获得的各跳变序列对应的跳变乘积进行相干累加处理，获得各跳变序列对应的相干累加结果；
[0029] 分别对各跳变序列对应的相干累加结果的实数部分的进行累加处理，确定实数部分累加数值最大的跳变序列对应的相干累加结果；
[0030] 将确定的实数部分累加数值最大的跳变序列对应的相干累加结果进行傅里叶反变换处理，获得傅里叶反变换处理数据；
[0031] 对获得的傅里叶反变换处理数据进行取模处理后作为输出进行相位搜索；
[0032] 所述通过乘法器相乘获得的乘积为：所述并行码相位搜索电路的傅里叶变换结果与所述并行码相位搜索电路的本地码共轭结果的乘积。
[0033] 可选的，预设个数的跳变序列为：
[0034] 以数字中频输入信号的序列长度M与本地码长度N的商作为所述预设个数；
[0035] 确定第一跳变序列为跳变次数为0的序列；
[0036] 确定除第一跳变序列以外的其他跳变序列有且仅有发生过一次跳变。
[0037] 可选的，分别进行相应的跳变处理具体包括：
[0038] 通过第一预设矩阵单元进行预设个数的跳变序列与所述通过乘法器相乘获得的乘积进行相应的跳变处理，获得各跳变序列对应的所述跳变乘积；
[0039] 所述预设的矩阵单元的行数为本地码长度N、列数与所述预设个数数值相等。
[0040] 可选的，该方法还包括：
[0041] 通过第二预设矩阵单元缓存接收到的所述通过乘法器相乘获得的乘积；
[0042] 所述第二预设矩阵单元的行数为本地码长度N、列数与所述预设个数数 值相等。
[0043] 可选的，进行相干累加处理包括：
[0044] 对获得的各跳变序列对应的跳变乘积分别采用预设的值序列进行相干累加处理。
[0045] 可选的，预设的值序列为0、M/N、2M/N、…、(N-1)M/N。
[0046] 与
现有技术相比，本
申请技术方案包括：通过预设个数的跳变序列对通过并行码相位搜索电路乘法器相乘获得的乘积分别进行相应的跳变处理，获得各跳变序列对应的跳变乘积；分别对获得的各跳变序列对应的跳变乘积进行相干累加处理，获得各跳变序列对应的相干累加结果；分别对各跳变序列对应的相干累加结果的实数部分的进行累加处理，确定实数部分累加数值最大的跳变序列对应的相干累加结果；将确定的实数部分累加数值最大的跳变序列对应的相干累加结果进行傅里叶反变换处理，获得傅里叶反变换处理数据；对获得的傅里叶反变换处理数据进行取模处理后作为输出进行相位搜索；本发明技术方案中，在并行码相位搜索电路乘法器之后，通过增加消除随机跳变单元和相干累加处理，降低了并行码相位搜索的复杂度，避免了由于相关累加处理出现跳变，实现了弱信号情况下的相位搜索。
附图说明
[0047] 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0048] 图1为现有的并行码相位搜索电路原理图；
[0049] 图2为本发明实施例并行码相位搜索装置的结构
框图；
[0050] 图3为本发明实施例实现并行码相位搜索的方法的
流程图。
具体实施方式
[0051] 为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0052] 为了使本发明内容便于理解，在陈述本发明实施例方案之前，对并行码相位搜索部分内容进行理论论证；并行码相位搜索算法实际上利用傅里叶变换这种数字
信号处理技术来替代数字相关器的相关运算，下面证明两者的等价性。记两个长度均为N点的周期性序列为l(n)和j(n)，其相关值序列为d(n)，其中，n＝0，1，…，N-1，可表示为公式(1)：
[0053] 公式(1)
[0054] 对上述相关值序列d(n)进行离散傅里叶变换，获得d(n)的离散傅里叶变换D(k)如公式(2)所示：
[0055] 公式(2)
[0056] 将公式(1)的相关值序列d(n)代入公式(2)的d(n)的离散傅里叶变换D(k)中得到公式(3)：
[0057] 公式(3)
[0058] 公式(3)可变换为公式(4)：
[0059] 公式(4)
[0060] 公式(4)可以简化表达为公式(5)：
[0061] 公式(5)
[0062] 其中，L(k)与J(k)分别为l(n)与j(n)的离散傅里叶变换， 代表复数J(k)的共轭。上式表明：两个序列l(n)与j(n)在时域内做相关运算，相当于它们的离散傅里叶变换L(k)与J(k)(确切地讲是J(k)的共轭 )在频域内做乘积运算。于是倒过来，乘积的离散傅里叶反变换正好是接收机需要进行检测的在各个码相位处的相关值d(n)。一旦接收机通过傅里叶反变换计算得到相关值d(n)，那么接下来的信号检测就同线性搜索捕获法一样，即找出在所有搜索单元中自相关幅值|d(n)|的峰值，并将该峰值与捕获
门限值相比较。若峰值超过捕获门限值，则接收机捕获到了信号，并且也从中获得了该信号的频率和码相位两个参数值。需要指出的是，对于GPS导航系统来说，上述论证过程中的j(n)序列可以是C/A码 发生器产生的本地码序列，而本地码序列的序列长度是N＝1023个码片，时间长度为1ms。
[0063] 图2为本发明实施例并行码相位搜索装置的结构框图，如图2所示，包括：
[0064] 消除随机跳变单元、相干累加器、比较选择单元、傅里叶反变换单元和取模单元；其中，
[0065] 消除随机跳变单元与并行码相位搜索电路的乘法器连接，通过预设个数的跳变序列对接收到的通过乘法器相乘获得的乘积分别进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0066] 可选的，预设个数的跳变序列为：
[0067] 以数字中频输入信号的序列长度M与本地码长度N的商作为预设个数；
[0068] 确定第一跳变序列为跳变次数为0的序列；
[0069] 确定除第一跳变序列以外的其他跳变序列有且仅有发生过一次跳变。
[0070] 需要说明的是，跳变次数为0的序列是指是未发生跳变的情况，以长度为4的序列为例，序列{+1，+1，+1，+1}为跳变次数为0的序列；同理，序列{-1，-1，-1，-1}也是跳变次数为0的序列；如果第一跳变序列为序列{+1，+1，+1，+1}，则除第一跳变序列以外的其他跳变序列可以分别表示为：在序列第二个元素发生跳变的序列{+1，-1，-1，-1}，在序列第三个元素发生跳变的序列{+1，+1，-1，-1}，在序列第四个元素发生跳变的序列{+1，+1，+1，-1}。即除第一跳变序列以外的其他跳变序列有且仅有发生过一次跳变。跳变后序列的数值保持不变。上述预设个数的跳变序列为应用效果最佳的跳变序列，在此
基础上增加跳变序列的个数和跳变次数不影响本发明实施例的实施，增加跳变序列个数和跳变次数会增加并行码相位搜索装置的工作。
[0071] 相干累加器与消除随机跳变单元连接，对获得的各跳变序列对应的跳变乘积分别进行相干累加处理，获得各跳变序列对应的相干累加结果；
[0072] 比较选择单元与相干累加器连接，对接收的各跳变序列对应的相干累加结果分别进行实数部分的累加处理，选择实数部分累加数值最大对应的跳变序列的相干累加结果，发往傅里叶反变换单元；
[0073] 傅里叶反变换单元接收比较选择单元发送的实数部分累加数值最大对应的跳变序列的相干累加结果进行傅里叶反变换处理；
[0074] 取模单元与傅里叶反变换单元连接，对经过傅里叶反变换单元傅里叶反变换处理的数据进行取模处理后作为输出进行相位搜索；
[0075] 通过乘法器相乘获得的乘积为：并行码相位搜索电路的傅里叶变换结果与并行码相位搜索电路的本地码共轭结果的乘积。
[0076] 可选的，消除随机跳变单元具体用于，
[0077] 通过第一预设矩阵单元进行预设个数的跳变序列与通过乘法器相乘获得的乘积进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0078] 预设的矩阵单元的行数为本地码长度N、列数与预设个数数值相等。
[0079] 可选的，消除随机跳变单元还用于，
[0080] 通过第二预设矩阵单元缓存接收到的通过乘法器相乘获得的乘积；
[0081] 第二预设矩阵单元的行数为本地码长度N、列数与预设个数数值相等。
[0082] 可选的，相干累加单元具体用于，
[0083] 与消除随机跳变单元连接，对获得的各跳变序列对应的跳变乘积分别采用预设的值序列进行相干累加处理，获得各跳变序列对应的相干累加结果。
[0084] 可选的，预设的值序列为0、M/N、2M/N、…、(N-1)M/N。
[0085] 本发明技术方案在并行码相位搜索电路乘法器之后，通过增加消除随机跳变单元和相干累加处理，降低了并行码相位搜索的复杂度，避免了由于相关累加处理出现跳变，实现了弱信号情况下的相位搜索。
[0086] 图3为本发明实施例并行码相位搜索的方法的流程图，如图3所示，包括：
[0087] 步骤300、通过预设个数的跳变序列对通过并行码相位搜索电路乘法器相乘获得的乘积分别进行相应的跳变处理，获得各跳变序列对应的跳变乘积；这里，通过乘法器相乘获得的乘积为：并行码相位搜索电路的傅里叶变换结果与并行码相位搜索电路的本地码共轭结果的乘积。
[0088] 可选的，预设个数的跳变序列为：
[0089] 以数字中频输入信号的序列长度M与本地码长度N的商作为预设个数；
[0090] 确定第一跳变序列为跳变次数为0的序列；
[0091] 确定除第一跳变序列以外的其他跳变序列有且仅有发生过一次跳变。
[0092] 本步骤中，分别进行相应的跳变处理具体包括：
[0093] 通过第一预设矩阵单元进行预设个数的跳变序列与通过乘法器相乘获得的乘积进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0094] 预设的矩阵单元的行数为本地码长度N、列数与预设个数数值相等。
[0095] 可选的，本发明实施例方法还包括：
[0096] 通过第二预设矩阵单元缓存接收到的通过乘法器相乘获得的乘积；
[0097] 第二预设矩阵单元的行数为本地码长度N、列数与预设个数数值相等。
[0098] 步骤301、分别对获得的各跳变序列对应的跳变乘积进行相干累加处理，获得各跳变序列对应的相干累加结果；
[0099] 本步骤中，对获得的各跳变序列对应的跳变相关结果分别进行相干累加处理包括：
[0100] 对获得的各跳变序列对应的跳变乘积分别采用预设的值序列进行相干累加处理。
[0101] 可选的，预设的值序列为0、M/N、2M/N、…、(N-1)M/N。
[0102] 步骤302、分别对各跳变序列对应的相干累加结果的实数部分的进行累加处理，确定实数部分累加数值最大的跳变序列对应的相干累加结果；
[0103] 步骤303、将确定的实数部分累加数值最大的跳变序列对应的相干累加结果进行傅里叶反变换处理，获得傅里叶反变换处理数据。
[0104] 步骤304、对获得的傅里叶反变换处理数据进行取模处理后作为输出进行相位搜索。
[0105] 本发明技术方案中，先进行跳变处理，再进行相干累加处理，降低了并行码相位搜索的复杂度，修正了相干累加处理过程中可能出现的跳变，实现了弱信号的相位搜索。
[0106] 以下通过应用示例对本发明方法进行清楚详细的说明，应用示例仅用于 陈述本发明，并不用于限定本发明方法的保护范围。
[0107] 应用示例
[0108] 下面详细描述本发明提出的弱信号并行码相位搜索方案。
[0109] 首先，进行如下的公式推导。
[0110] 记x(n)为本地码序列，x(n)为周期序列，周期长度为N，n＝0，1，…，N-1。记y(n)为接收的导航信号(数字中频输入信号)，为多颗卫星发出的混合在一起的导航信号，序列长度无穷大，即n＝0，1，…。则二者的相关值序列可以表示为公式(6)：
[0111] 公式(6)
[0112] 其中，M＝cN，c为正整数，即M是一个为N的整数倍的数值。对于GPS系统来说，可以以以下取值为例，如果N＝1ms，则M可以根据c值进行确定，例如c＝40，则M＝40ms。
[0113] 对z(n)做离散傅里叶变换可得公式(7)
[0114] 公式(7)
[0115] 将z(n)代入公式(7)得
[0116] 公式(8)
[0117] 对公式(8)按照下述公式逐步进行变量替换获得公式(12)：
[0118] 公式(9)
[0119] 公式(10)
[0120] 公式(11)
[0121] 公式(12)
[0122] 考虑到x(n)具有周期性，以及y(n)具有近似周期性(序列y(n)包含序列x(n)，由x(n)转换所得)，对公式(12)
变形获得：
[0123] 公式(13)
[0124] 将格式简化处理后得： 公式(14)
[0125] 其中，X(k)是长度为N的x(n)序列经离散傅里叶变换所得，Y(k)是长度为M的y(n)序列经离散傅里叶变换所得，即离散傅里叶变换长度分别为N和M。
[0126] 针对弱信号，M可以对应很长的相干积分长度，如100ms，甚至更长，而N只对应1ms。作为一个具体示例，N可取值1023，M可取值1023的整数倍，如M＝1023*100；由于复杂度问题，离散傅里叶变换的长度并不能随意增大；即尽管上述公式推导可搜索捕获弱导航信号，但由于M点的离散傅里叶变换复杂度太高，上述方案在实际应用中并无法实现。
[0127] 通过
发明人分析发现，对于M点的离散傅里叶变换序列Y(k)实际上只采用了部分样本点结果，即样本点0、M/N、2M/N、…、(N-1)M/N，即M点的离散傅里叶变换序列Y(k)只用到了值序列；
[0129] 公式(15)
[0130] 对近似公式(15)作如下说明：
[0131] 公式(1)中，M/N＝c，c为正整数；记数字中频输入信号为y(n)，取M点连续的y(n)序列，即n＝0，1，…，M-1；同时记长度为N点的y1(n)(n＝0,1,…,N-1)序列为y(m)，m＝0,1,…,N-1；记长度为N点的y2(n)(n＝0,1,…,N-1)序列为y(m)，m＝N，N+1，…，2N-1；以此类推，记长度为N点的yc(n)(n＝0，1，…，N-1)序列为y(m)，m＝(c-1)N，(c-1)N+1，…，cN-1。
[0132] 同时，Y(k)是y(n)的M点离散傅里叶变换序列，Yp(k)是yp(n)的N点离散傅里叶变换序列，p＝1，2，…，c。
[0133] 基于上述说明及近似公式(15)内容可得公式(16)，
[0134] 公式(16)
[0135] 公式(16)通过预设个数的跳变序列对接收到的通过乘法器相乘获得的乘积分别进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0136] 本应用示例，可以通过第二预设矩阵单元缓存接收到的通过乘法器相乘获得的乘积；
[0137] 通过第一预设矩阵单元进行预设个数的跳变序列与通过乘法器相乘获得的乘积进行相应的跳变处理，获得各跳变序列对应的跳变乘积；
[0138] 第一预设矩阵单元和第二预设矩阵单元的行数为本地码长度N、列数与预设个数数值相等。矩阵单元进行乘积的行列排序根据跳变序列和乘法器相乘乘积的长度可以进行行列调整。
[0139] 对接收的各跳变序列对应的相干累加结果分别进行实数部分的累加处理，选择实数部分累加数值最大对应的跳变序列的相干累加结果；
[0140] 将确定的实数部分累加数值最大的跳变序列对应的相干累加结果进行傅里叶反变换处理，获得傅里叶反变换处理数据；
[0141] 对获得的傅里叶反变换处理数据进行取模处理后作为输出进行相位搜索；
[0142] 本应用示例仍以跳变序列的长度为4为例，应用示例中，如果未发生跳变，则跳变序列为序列{+1，+1，+1，+1}时，各跳变序列对应的相干累加结果分别进行实数部分的累加处理后，实数部分累加数值最大对应的跳变序列的相干累加结果必定是序列{+1，+1，+1，+1}对应的相干累加结果，即序列{+1，+1，+1，+1}对应的相干累加结果将会进行傅里叶反变换处理和取模处理，以用户相位搜索。
[0143] 本应用示例，第二预设矩阵单元可以去除，直接在第一矩阵单元中进行跳乘积处理，后续的相干累加可以继续在第一预设矩阵单元中进行计算，第二预设矩阵单元的去除可以节省存储空间。
[0144] 需要说明的是，本发明应用示例如果相干累加结果中存在跳变，则预设个数中的跳变序列中必然存在一个跳变序列可以对跳变进行修正。通过仿真分析，本应用示例在简化并行码相位搜索的同时，修正了相干累加处理过程中出现的跳变，实现了弱信号情况下的相位搜索。
[0145] 虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的
修改与变化，但本发明的
专利保护范围，仍须以所附的
权利要求书所界定的范围为准。
