技术领域
[0001] 本
发明涉及通信技术领域，更具体地说，涉及一种双频段双输入功放发射机。
背景技术
[0002] 随着3G/4G通信技术的发展，高阶调制多载波发射机也被普遍的应用到3G/4G网络中。在发射机中功率射频
放大器是设计耗能最大，也是最重要的部件之一其决定了基站的可靠性和热耗，因此需要对其进行重要的关注。
[0003] 当前市场上存在多种类型的发射机，如图1为单输入多频段发射机的结构，包括：DPD器件(digital pre-distortion，
数字预失真)，DUC器件(digital up-conversion数字上变频)，加法器，DAC(digital-analog convertor，数字模拟转换器)，AQM(analog quadrate modulation，模拟
正交调制)和单输入双频段PA(power amplifier，
功率放大器)。如图2为多输入单频段发射机的基本结构，包括：PDP器件，
信号分解
电路，DAC，AQM和双输入单频段PA，其中，对于一个双输入双频段PA而言，单独发射其中一个频段信号时，可以被看成为一个双输入单频段PA。
[0004] 在
现有技术中，双输入双频段PA存在分解路径选择的问题，因为，针对双输入双频段PA：相同一个输出，可能有多个
输入信号组合与其相对应。也就是说，针对一个输出存在不同的路径，不同路径对功放性能影响也不同。采用双输入双频段PA作为双输入单频段PA使用，单独发射其中一个频段时的最优分解路径，由于两个频段是不同的，那么另一个频段发射信号则会对本频段的功放效率等产生直接影响。
[0005] 由此可知，如何实现在双输入双频段PA并行发射频段信号时，能够使功放正常工作，且保持较高效率，是目前有待解决的问题。
发明内容
[0006] 本
申请实施例提供一种双频段双输入功放发射机，以实现在双输入双频段PA并行发射频段信号时，功放能正常工作，且保持较高效率。
[0007] 为实现上述目的，本申请提供了如下技术方案：
[0008] 本申请实施例第一方面公开了一种双频段双输入功放发射机，包括：双频段输入电路，取模电路，信号分解电路，调制电路和双频段功率放大器；
[0009] 所述双频段输入电路包括第一频段输入端，第二频段输入端，及与所述第一频段输入端和第二频段输入端连接的两个数字预失真DPD器件，用于将由所述第一频段输入端输入的第一基带信号和第二频段输入端输入的第二基带信号通过所述DPD器件处理后输出；
[0010] 所述取模电路，用于对输入的所述第一基带信号和所述第二基带信号进行取模处理，并输出对应的第一基带信号模值和第二基带信号模值；
[0011] 所述信号分解电路包括存储有查找表的
存储器及乘法器，用于接收通过所述DPD器件输入的第一基带信号，第二基带信号，及，所述取模电路输入的第一基带信号模值和第二基带信号模值，并基于所述查找表和乘法器分别进行信号分解处理，得到分解后的多路分解信号；
[0012] 所述调制电路与所述信号分解电路相连，接收经由所述信号分解电路输出的所述多路分解信号，对所述多路分解信号进行合路处理，得到对应的两路处理后的信号，并将所述两路处理后的信号调制至相应的工作频点，并输出至双频段功率放大器。
[0013] 在本申请实施例第一方面的第一种实现方式中，所述取模电路包括两个取模单元，分别与所述第一频段输入端，所述第二频段输入端相连，用于分别对所述第一频段输入端输入的第一基带信号和所述第二频段输入端输入的第二基带信号进行取模处理，得到对应的第一基带信号模值和第二基带信号模值；
[0014] 或，分别与所述DPD器件的输出端相连，用于对经过所述DPD器件处理的第一基带信号和第二基带信号进行取模处理，得到对应的经过DPD器件处理后的第一基带信号模值和第二基带信号模值。
[0015] 在本申请实施例第一方面的第二种实现方式中，在所述信号分解电路中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在四个所述2DLUT，每一个所述2DLUT的输入为第一基带信号模值和第二基带信号模值；所述乘法器的个数与所述2DLUT相同，每一个所述乘法器的一端输入为所述2DLUT的输出；
[0016] 所述信号分解电路，用于接收经由两个所述DPD器件输入的第一基带信号和第二基带信号，将同一个所述DPD器件输入的所述第一基带信号和所述第二基带信号各自通过一个所述乘法器与一个所述2DLUT的输出相乘，得到混合后的第一路信号，第二路信号，第三路信号和第四路信号输出至所述调制电路；
[0017] 其中，同一个DPD器件的输入端输入第一基带信号和第二基带信号并在输出端将经过DPD处理的第一基带信号和第二基带信号分开输出。
[0018] 在本申请实施例第一方面的第三种实现方式中，还包括：设置于所述取模电路之后的加法器，所述加法器，用于将所述取模电路中的两个取模单元的输出作为输入，得到经由所述取模电路取模处理后的第一基带信号模值和第二基带信号模值之和；
[0019] 在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在四个所述1DLUT，所述乘法器的个数与所述1DLUT相同，每一个所述乘法器的一端输入为所述1DLUT的输出时，每一个所述1DLUT的输入为所述加法器输出的第一基带信号模值和第二基带信号模值之和；
[0020] 所述信号分解电路，用于接收经由两个所述DPD器件输入的第一基带信号和第二基带信号，将同一个所述DPD器件输入的所述第一基带信号和所述第二基带信号各自通过一个所述乘法器与一个所述1DLUT的输出相乘，得到混合后的第一路信号，第二路信号，第三路信号和第四路信号输出至所述调制电路；
[0021] 其中，同一个DPD器件的输入端输入第一基带信号和第二基带信号并在输出端将经过DPD处理的第一基带信号和第二基带信号分开输出。
[0022] 在本申请实施例第一方面中的第四种实现方式中，所述调制电路包括：分别连接于所述信号分解电路的四个输入端的数字上变频DUC器件，两个交叉连接所述DUC的加法器，与所述加法器相连的数字模拟转换器DAC，与所述DAC连接的模拟正交调制AQM器件；
[0023] 所述调制电路，用于通过两个所述DUC一对一的将所述第一路信号和第二路信号进行上变频，将所述第一路信号和第二路信号的
频率搬移至fc_bandA，通过另外两个所述DUC一对一的将所述第三路信号和第四路信号进行上变频，将所述第三路信号和第四路线号的频率搬移至fc_bandB；通过交叉连接所述DUC的加法器分别对进行上变频处理的第一路信号和第三路信号，第二路信号和第四路信号进行相加，得到第一相加信号和第二相加信号，所述第一相加信号和所述第二相加信号分别通过与各自加法器相连的DAC进行
数模转换，将进行数模转换后的第一相加信号和第二相加信号分别通过AQM调制至相应的射频工作频点后输入所述双输入双频段功率放大器。
[0024] 在本申请实施例第一方面的第五种实现方式中，在所述信号分解电路中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在三个所述2DLUT，每一个所述2DLUT的输入为第一基带信号模值和第二基带信号模值，其中，两个所述2DLUT分别连接一个乘法器，每一个所述乘法器的一端输入为所述2DLUT的输出；
[0025] 所述信号分解电路，用于将未连接乘法器的2DLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号和第二基带信号，将由所述第一基带信号和第二基带信号合为一路的信号各自与连接所述乘法器的所述2DLUT的输出相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0026] 在本申请实施例第一方面中的第六种实现方式中，在所述信号分解电路中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在一个所述2DLUT，所述2DLUT的输入为第一基带信号模值和第二基带信号模值；
[0027] 所述信号分解电路，用于将所述2DLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号和第二基带信号，通过乘法器将由所述第一基带信号和第二基带信号合为一路的信号各自与接收到的第一基带信号的模值，第二基带信号的模值相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0028] 在本申请实施例第一方面的第七种实现方式中，还包括：设置于所述取模电路之后的加法器，所述加法器，用于将所述取模电路中的两个取模单元的输出作为输入，得到经由所述取模电路取模处理后的基带信号的模值之和；
[0029] 在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在三个所述1DLUT，每一个所述1DLUT的输入为所述加法器输出的第一基带信号模值和第二基带信号模值之和，其中，两个所述1DLUT分别连接一个乘法器，每一个所述乘法器的一端输入为所述1DLUT的输出；
[0030] 所述信号分解电路，用于将未连接乘法器的1DLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号和第二基带信号，将由所述第一基带信号和第二基带信号合为一路的信号各自与连接所述乘法器的所述1DLUT的输出相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0031] 在本申请实施例第一方面的第八种实现方式中，还包括：设置于所述取模电路之后的加法器，所述加法器，用于将所述取模电路中的两个取模单元的输出作为输入，得到经由所述取模电路取模处理后的基带信号的模值之和；
[0032] 在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在一个所述1DLUT，所述1DLUT的输入为所述加法器输出的第一基带信号模值和第二基带信号模值之和；
[0033] 所述信号分解电路，用于将所述1DLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号和第二基带信号，通过乘法器将由所述第一基带信号和第二基带信号合为一路的信号各自与接收到的第一基带信号模值，第二基带信号模值相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0034] 在本申请实施例第一方面中的第九种实现方式中，所述调制电路包括：与所述信号分解电路中未连接乘法器的存储有查找表的存储器一端直接连接的一个DAC，以及，分别与所述信号分解电路中的两个乘法器的输出端相连的两个DUC器件，连接两个所述DUC的加法器，与所述加法器相连的另一个DAC，与所述另一个DAC连接的AQM器件，所述查找表包括1DLUT或2DLUT；
[0035] 所述调制电路，用于将直接连接所述信号分解电路的所述DAC输出的包络信号输入至所述双频段功率放大器，以及通过一个所述DUC器件对所述第六路信号进行上变频，将所述第六路信号的频率搬移至fc_bandA，通过另一个所述DUC器件对所述第七路信号进行上变频，将所述第七路信号的频率搬移至fc_bandB；通过所述加法器对进行上变频处理的第七路信号和第六路信号进行相加，得到第三相加信号，使所述第三相加信号通过与所述加法器相连的DAC进行数模转换，将转换后的第三相加信号经过所述AQM器件调制至相应的射频工作频点后输入所述双频段功率放大器。
[0036] 通过以上方案可知，本申请实施例提供的一种双频段双输入功放发射机，该双频段双输入功放发射机包括双频段输入电路，取模电路，信号分解电路，调制电路和双频段功率放大器；该双频段输入电路至少包括两个频段输入端，以及分别与两个频段输入端相连的DPD，该双频段输入电路与信号分解电路相连，通过DPD对两个频段输入端输入的基带信号进行处理后输出；该取模电路对输入的基带信号进行取模处理，并输出对应的基带信号模值；该信号分解电路包括存储有查找表的存储器以及乘法器，该信号分解电路接收双频段输入电路输入的两个频段的基带信号以及取模电路输入的基带信号模值并进行分解，得到分解后的多路分解信号；该调制电路与信号分解电路相连，接收经由所述信号分解电路输出的多路分解信号，对该多路分解信号进行处理，得到两路处理后的信号，并将两路处理后的信号调制至相应的工作频点，并输出至双频段功率放大器。本申请实施例公开的双频段双输入功放发射机通过上述电路架构，将多输入单频段功放引入到双频场景下，相对于单输入双频段功放，在双输入双频段功放并行发射双频段信号时，使功放能正常工作，且保持较高效率。
附图说明
[0037] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0038] 图1为现有技术中的单输入多频段发射机的结构示意图；
[0039] 图2为现有技术中的多输入单频段发射机的结构示意图；
[0040] 图3为本申请实施例一提供的一种双频段双输入功放发射机的结构示意图；
[0041] 图4为本申请实施例二提供的一种双频段双输入功放发射机的结构示意图；
[0042] 图5为本申请实施例三提供的一种双频段双输入功放发射机的结构示意图；
[0043] 图6为本申请实施例四提供的一种双频段双输入功放发射机的结构示意图；
[0044] 图7为本申请实施例五提供的一种双频段双输入功放发射机的结构示意图。
[0045]
说明书和
权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的部分，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示的以外的顺序实施。
具体实施方式
[0046] 以下为本申请实施例中所使用到的英文缩写的全称和中文解释：
[0047] DPD器件：digital pre-distortion，数字预失真器件；
[0048] DUC器件：digital up-conversion数字上
变频器件；
[0049] DAC：digital-analog convertor，数字模拟转换器；
[0050] AQM：analog quadrate modulation，模拟正交调制；
[0051] PA：power amplifier，功率放大器；
[0052] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0053] 由背景技术可知，双输入双频段功放存在分解路径选择的问题，且在现有技术中不存在双输入双频段功放架构的发射机，因此，在单频段过渡到双频段的过程中，在双输入双频段功放并行发射频段信号时，很难确保双频段发射机的整体发射效率。由此，本申请实施例公开了一种双频段双输入功放发射机，该发射机通过构建双频段双输入功放发射机的电路架构，将多输入单频段功放引入到双频场景下，在双输入双频段功放并行发射双频段信号时，使得功放正常工作，且保持较高的效率。具体架构以及实现过程，通过以下具体实施例进行详细说明。
[0054] 实施例一
[0055] 如图3所示，为本申请实施例一提供的一种双频段双输入功放发射机的架构图，主要包括：双频段输入电路1，取模电路2，信号分解电路3，调制电路4和双频段功率放大器5。
[0056] 其中，双频段输入电路1包括第一频段输入端A，第二频段输入端B，及所述第一频段输入端A和第二频段输入端B各自连接的DPD器件(在图3中标记为DPDA和DPDB)。
[0057] 该双频段输入电路1，用于将由所述第一频段输入端A输入的第一基带信号和第二频段输入端B输入的第二基带信号通过DPD器件处理后输出；
[0058] 需要说明的是，针对同一个DPD器件，其输入端输入第一基带信号和第二基带信号并在输出端将经过DPD处理的第一基带信号和第二基带信号分开输出；
[0059] 所述取模电路2，用于对输入的所述第一基带信号和所述第二基带信号进行取模处理，并输出对应的第一基带信号模值和第二基带信号模值；
[0060] 需要说明的是，该取模电路2可以独立存在，也可以设置于所述双频段输入电路1中，也可以设置于信号分解电路3中。
[0061] 所述信号分解电路3包括存储有查找表31的存储器及乘法器32，用于接收通过所述DPD器件输入的第一基带信号，第二基带信号，及，所述取模电路2输入的第一基带信号模值和第二基带信号模值，并基于所述查找表31和乘法器32分别进行信号分解处理，得到分解后的多路分解信号；
[0062] 所述调制电路与4所述信号分解电路3相连，接收经由所述信号分解电路3输出的所述多路分解信号，对所述多路分解信号进行合路处理，得到对应的两路处理后的信号，并将所述两路处理后的信号调制至相应的工作频点，并输出至双频段功率放大器5。
[0063] 本申请实施例通过上述公开的电路架构，将多输入单频段功放引入到双频场景下，相对于单输入双频段功放，在双输入双频段功放并行发射双频段信号时，使得功放正常工作，且保持较高的效率。
[0064] 实施例二
[0065] 基于上述本申请实施例一公开的一种双频段双输入功放发射机，如图4所示，为本申请实施例二公开的一种双频段双输入功放发射机的结构示意图，包括：双频段输入电路，取模电路，信号分解电路3，调制电路和双频段功率放大器5(图中用PA表示)。
[0066] 双频段输入电路包括第一频段输入端A，第二频段输入端B，以及分别将第一频段输入端A，第二频段输入端B分别输入的第一基带信号A和第二基带信号B作为输入的DPDA器件，DPDB器件，其中，第一基带信号A1由所述第一频段输入端A输入，并分别输入DPDA器件和DPDB器件；第二基带信号B1由第二频段输入端B输入，并分别输入DPDB器件和DPDA器件。
[0067] 取模电路，包括两个取模单元(图4中示出为21和22)；
[0068] 该取模单元21与所述第一频段输入端A相连，用于对所述第一频段输入端A输入的第一基带信号A1进行取模处理，得到对应的第一基带信号模值|A1|；
[0069] 该取模单元22与所述第二频段输入端B相连，用于对所述第二频段输入端B输入的第二基带信号B11进行取模处理，得到对应的第二基带信号模值|B1|；
[0070] 需要说明的是，除图4公开的取模单元21和取模单元22的
位置以外，该取模单元21和取模单元22也可以分别与所述DPD器件的输出端相连，用于对经过所述DPD器件处理的第一基带信号和第二基带信号进行取模处理，得到对应的经过DPD器件处理后的第一基带信号模值和第二基带信号模值。
[0071] 在所述信号分解电路3中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在四个所述2DLUT，每一个所述2DLUT的两个输入端分别输入第一基带信号模值|A1|和第二基带信号模值|B1|；所述乘法器32的个数与所述2DLUT相同，每一个所述乘法器32的一端输入为所述2DLUT的输出；
[0072] 该信号分解电路3，用于接收经由DPDA和DPDB输入的第一基带信号A1和第二基带信号B1，将DPDA输入的所述第一基带信号A1和所述第二基带信号B1各自通过一个所述乘法器32与所述2DLUT的输出相乘，将DPDB输入的所述第一基带信号A1和所述第二基带信号B1各自通过一个所述乘法器32与所述2DLUT的输出相乘，得到混合后的第一路信号D1，第二路信号D2，第三路信号D3和第四路信号D4输出至所述调制电路；
[0073] 其中，同一个DPD器件的输入端输入第一基带信号A1和第二基带信号B1并在输出端将经过DPD处理的第一基带信号A1和第二基带信号B1分开输出，通常情况下四个所述2DLUT中的值不同，但在某些特殊情况下2DLUT中的值也可以是相同的。
[0074] 对上述过程进行具体说明：第一基带信号A1分别输入DPDA和DPDB，以及输入取模电路并经由该取模电路输出第一基带信号模值|A1|；第二基带信号B1分别输入DPDA和DPDB，以及输入取模电路2并经由该取模电路输出第二基带信号模值|B1|；
[0075] 针对DPDA对输入的第一基带信号A1和第二基带信号B1进行数字预失真处理，并在输出端一分为二的输出经过数字预失真处理后的第一基带信号A1和第二基带信号B1；针对DPDB同理处理。
[0076] 针对四个2DLUT，每一个2DLUT以第一基带信号模值|A1|和第二基带信号模值|B1|作为输入，并对两者进行处理以一路信号的形式输出；其中，两个2DLUT输出的一路信号分别与DPDA输出的第一基带信号A1和第二基带信号B1通过一个乘法器32相乘，输出第一路信号D1和第三路信号D3；另外两个2DLUT输出的一路信号分别与DPDB输出的第一基带信号A1和第二基带信号B1通过另一个乘法器32相乘，输出第二路信号D2和第四路信号D4；该信号分解电路3将第一路信号D1，第二路信号D2，第三路信号D3和第四路信号D4输出至所述调制电路
[0077] 所述调制电路包括：分别连接于所述信号分解电路的3四个输入端的DUC器件，两个交叉连接所述DUC的加法器41，与所述加法器41相连的DAC，与所述DAC连接的AQM器件；
[0078] 该调制电路，用于通过两个所述DUC一对一的将所述第一路信号D1和第二路信号D2进行上变频，将所述第一路信号D1和第二路信号D2的频率搬移至fc_bandA，通过另外两个所述DUC一对一的将所述第三路信号D3和第四路信号D4进行上变频，将所述第三路信号D3和第四路线号D4的频率搬移至fc_bandB；通过交叉连接所述DUC的加法器41分别对进行上变频处理的第一路信号D1和第三路信号D3，第二路信号D2和第四路信号D4进行相加，得到第一相加信号S1和第二相加信号S2，所述第一相加信号S1和所述第二相加信号S2分别通过与各自加法器41相连的DAC进行数模转换，将进行数模转换后的第一相加信号S1和第二相加信号S2分别通过AQM调制至相应的射频工作频点后输入所述双输入双频段功率放大器5(PA)。
[0079] 本申请实施例公开的一种双频段双输入功放发射机通过上述架构，将两个频段的两路信号经过信号分解模
块后得到4路信号，并将第一频段信号分解得到的两路信号经过上变频后频率搬移到fc_bandA，第二频段信号分解得到的两路信号经过上变频后频率搬移到fc_bandB，然后在将搬移后的4路信号交差相加，得到两路各自都含有两个频段信号的信号S1与S2，再将信号S1与S2分别经过DAC进行数模转换，经过AQM调制到射频工作频点后输入双输入双频段功率放大器。
[0080] 本申请实施例通过上述公开的电路架构，将多输入单频段功放引入到双频场景下，在双输入双频段功放并行发射双频段信号时，使得功放正常工作，且保持较高的效率。
[0081] 实施例三
[0082] 基于上述本申请实施例一和实施例二公开的一种双频段双输入功放发射机，如图5所示，为本申请实施例三公开的一种双频段双输入功放发射机的结构示意图，包括：双频段输入电路，取模电路，加法器6，信号分解电路3，调制电路和双频段功率放大器5(PA)。
[0083] 与上述本申请实施例二公开的双频段双输入功放发射机不同的地方在于，设置于所述取模电路之后的加法器6，所述加法器6，用于将所述取模电路中的两个取模单元21和22的输出作为输入，得到经由所述取模电路取模处理后的第一基带信号模值|A1|和第二基带信号模值|B1|之和；
[0084] 在所述信号分解电路3中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在四个所述1DLUT，所述乘法器32的个数与所述1DLUT相同，每一个所述乘法器32的一端输入为所述1DLUT的输出时，每一个所述1DLUT的输入为所述加法器输出的第一基带信号模值|A1|和第二基带信号模值|B1|之和；
[0085] 在本申请实施例三中，采用|A1|+|B1|和1DLUT方式替代2DLUT，其理论依据在于：双频段功放的性能往往首先与最大
电压摆幅，而|A1|+|B1|的值与功放的瞬时信号最大摆幅相对应。相同的最大摆幅应给予功放相同的outphasing相
角(LUT的输出值)时性能能够近似达到最优。
[0086] 在本申请实施例三公开的双频段双输入功放发射机中，双频段输入电路1，取模电路2，调制电路4和双频段功率放大器5与上述本申请实施例一，实施例二的执行过程一致，这里不再赘述，着重对信号分解电路3中的
信号处理进行详细说明。
[0087] 所述信号分解电路，用于接收经由两个所述DPD器件输入的第一基带信号和第二基带信号，将同一个所述DPD器件输入的所述第一基带信号和所述第二基带信号各自通过一个所述乘法器与一个所述1DLUT的输出相乘，得到混合后的第一路信号D1，第二路信号D2，第三路信号D3和第四路信号D4输出至所述调制电路；
[0088] 其中，同一个DPD器件的输入端输入第一基带信号A1和第二基带信号B1并在输出端将经过DPD处理的第一基带信号A1和第二基带信号B1分开输出；通常情况下四个所述1DLUT中的值不同，但在某些特殊情况下1DLUT中的值也可以是相同的。
[0089] 其中，该构架所使用的四个1DLUT其中的值相较于本申请实施例二更优的是，该1DLUT中的至不需要通过多维的双音遍历扫描获取，仅需单音扫描各自频段的最优路径，相较于本申请实施例二而言在资源和复杂度上有了更加明显的改善。但是本发明并不仅限于此，还可以采用其他方式获取。
[0090] 对上述过程进行具体说明：每个1DLUT的输入为第一基带信号模值|A1|和第二基带信号模值|B1|的模值之和，并经由1DLUT处理后输出一路信号作为一个乘法器32的输入，其中，每个1DLUT对应作为一个乘法器32的输入。两个乘法器32的另一个输入分别为经由DPDA和DPDB分别输入的经过数字预失真处理的第一基带信号A1，剩余两个乘法器3的另一个输入分别为经由DPDA和DPDB分别输入的经过数字预失真处理的第二基带信号。
[0091] 通过上述四个乘法器32的相乘处理输入混合后的第一路信号D5，第二路信号D6，第三路信号D7和第四路信号D8输出至所述调制电路；该调制电路与图4中示出的调制电路一致，这里不再进行赘述。
[0092] 需要说明的是，本申请实施例二和本申请实施例三中的第一路信号，第二路信号，第三路信号，第一相加信号，第二相加信号中的“第一”“第二”“第三”“第四”仅是对处理过程中得到几路信号进行标记，其并不表示实施例二和实施例三中的相同标记的信号中所包含的内容是相同的。
[0093] 本申请实施例公开的一种双频段双输入功放发射机通过上述架构，将两个频段的两路信号经过信号分解模块后得到4路信号，并将第一频段信号分解得到的两路信号经过上变频后频率搬移到fc_bandA，第二频段信号分解得到的两路信号经过上变频后频率搬移到fc_bandB，然后在将搬移后的4路信号交差相加，得到两路各自都含有两个频段信号的信号S1与S2，再将信号S1与S2分别经过DAC进行数模转换，经过AQM调制到射频工作频点后输入双输入双频段功率放大器。
[0094] 本申请实施例通过上述公开的电路架构，将多输入单频段功放引入到双频场景下，相对于单输入双频段功放，在双输入双频段功放并行发射双频段信号时，使得功放正常工作，且保持较高的效率。
[0095] 实施例四
[0096] 基于上述本申请实施例一和实施例二公开的一种双频段双输入功放发射机，如图6所示，为本申请实施例四公开的一种双频段双输入功放发射机的结构示意图，包括：双频段输入电路，取模电路，信号分解电路3，调制电路和双频段功率放大器5(图中为PA)。
[0097] 双频段输入电路包括第一频段输入端A，第二频段输入端B，以及分别将第一频段输入端A，第二频段输入端B分别输入的第一基带信号A和第二基带信号B作为输入的DPDA器件，DPDB器件，其中，第一基带信号A1由所述第一频段输入端A输入，并分别输入DPDA器件和DPDB器件；第二基带信号B1由第二频段输入端B输入，并分别输入DPDB器件和DPDA器件。
[0098] 取模电路，包括两个取模单元(图6中示出为21和22)；
[0099] 该取模单元21与所述第一频段输入端A相连，用于对所述第一频段输入端A输入的第一基带信号A1进行取模处理，得到对应的第一基带信号模值|A1|；
[0100] 该取模单元22与所述第二频段输入端B相连，用于对所述第二频段输入端B输入的第二基带信号B11进行取模处理，得到对应的第二基带信号模值|B1|；
[0101] 需要说明的是，除图6公开的取模单元21和取模单元22的位置以外，该取模单元21和取模单元22也可以分别与所述DPD器件的输出端相连，用于对经过所述DPD器件处理的第一基带信号和第二基带信号进行取模处理，得到对应的经过DPD器件处理后的第一基带信号模值和第二基带信号模值。
[0102] 与上述本申请实施例二和实施例三中公开的信号分解电路不同的地方在于，在本申请实施例四中公开的所述信号分解电路3中，所述存储器中至少存在三个查找表，该查找表为2DLUT，每一个所述2DLUT的输入为第一基带信号模值|A1|和第二基带信号模值|B1|，其中，两个所述2DLUT分别连接一个乘法器32，每一个所述乘法器32的一端输入为所述2DLUT的输出；在该信号分解电路3中只有两个乘法器32。
[0103] 基于上述公开的结构，所述信号分解电路3，用于将未连接乘法器32的2DLUT的输出作为第五路信号D5直接输出至所述调制电路4，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号A1和第二基带信号B1，将由所述第一基带信号A1和第二基带信号B1合为一路的信号各自与连接所述乘法器32的所述2DLUT的输出相乘，得到混合后的第六路信号D6第七路信号D7输出至所述调制电路；
[0104] 其中，通常情况下三个所述2DLUT中的值不同，但在某些特殊情况下2DLUT中的值也可以是相同的。
[0105] 对上述过程进行具体说明：DPDA接收第一基带信号A1和第二基带信号B1并对两个频段的信号进行数字预失真处理并输出处理后合为一路的信号，将其作为与一个2DLUT相连的乘法器32的输入，DPDB做同样的处理；每一个所述2DLUT的输入为第一基带信号模值|A1|和第二基带信号模值|B1|，并对两者进行处理后以一路信号的形式输出，其中两个2DLUT输出的1路信号分别作为各自连接的乘法器32的输入，与第一基带信号A1和第二基带信号B1经过数字预失真处理后得到的一路信号进行相乘，得到混合后的第六路信号D6第七路信号D7输出至所述调制电路4；针对另一个未连接乘法器的2DLUT，其将输入的第一基带信号模值|A1|和第二基带信号模值|B1|进行处理后得到的一路信号直接输出至调制电路4。
[0106] 所述调制电路包括：与所述信号分解电路3中的未连接乘法器32的存储有查找表的存储器一端直接连接的一个DAC，所述查找表包括2DLUT；以及分别与所述信号分解电路3中的两个乘法器32的输出端相连的两个DUC器件，连接两个所述DUC的加法器41，与所述加法器41相连的另一个DAC，与所述另一个DAC连接的AQM器件；
[0107] 所述调制电路，用于将直接连接所述信号分解电路3的所述DAC输出的包络信号S4直接输入至所述双频段功率放大器5，以及通过一个所述DUC器件对所述第六路信号D6进行上变频，将所述第六路信号D6的频率搬移至fc_bandA，通过另一个所述DUC器件对所述第七路信号D7进行上变频，将所述第七路信号D7的频率搬移至fc_bandB；通过所述加法器对进行上变频处理的第七路信号D7和第六路信号D6进行相加，得到第三相加信号S3，使所述第三相加信号S3通过与所述加法器6相连的DAC进行数模转换，将转换后的第三相加信号S3经过所述AQM器件调制至相应的射频工作频点后输入所述双频段功率放大器5。
[0108] 需要说明的是，本申请实施例四公开的该架构中的包络信号S4来自输入为两个频段信号的模值的2DLUT的输出经过DUC获得，根据包络信号的包络实时调整功放的漏极电压或者负载调制电压。
[0109] 本申请实施例公开的一种双频段双输入功放发射机通过上述架构，将两个频段的两路信号经过信号分解模块后得到4路信号，并将第一频段信号分解得到的两路信号经过上变频后频率搬移到fc_bandA，第二频段信号分解得到的两路信号经过上变频后频率搬移到fc_bandB，然后在将搬移后的4路信号交差相加，得到两路各自都含有两个频段信号的信号S1与S2，再将信号S1与S2分别经过DAC进行数模转换，经过AQM调制到射频工作频点后输入双输入双频段功率放大器。
[0110] 本申请实施例通过上述公开的电路架构，将多输入单频段功放引入到双频场景下，相对于单输入双频段功放，在双输入双频段功放并行发射双频段信号时，使得功放正常工作，且保持较高的效率。
[0111] 需要说明的是，基于本申请实施例四公开的双频段双输入功放发射机，如图6示出的信号分解电路3中，与两个乘法器32相连的输入为第一基带信号模值和第二基带信号模值的2DLUT其输出可以恒等于1，也就是说这两个与乘法器32相连的2DLUT可以不存在(图中用虚线框表示其可存在，也可以不存在)。
[0112] 也就是说，该信号分解电路3，用于将所述2DLUT的输出作为第五路信号D5直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号A1和第二基带信号B1，直接通过乘法器32将由所述第一基带信号A1和第二基带信号B1合为一路的信号各自与接收到的第一基带信号模值|A1|，第二基带信号模值|B1|相乘，得到混合后的第六路信号D6和第七路信号D7输出至所述调制电路。
[0113] 同样的，该架构仍然能够将多输入单频段功放引入到双频场景下，相对于单输入双频段功放，在双输入双频段功放并行发射双频段信号时，使得功放正常工作，且保持较高的效率。
[0114] 实施例五
[0115] 基于上述本申请实施例一和实施例四公开的一种双频段双输入功放发射机，如图7所示，为本申请实施例五公开的一种双频段双输入功放发射机的结构示意图，包括：双频段输入电路，取模电路，加法器6，信号分解电路3，调制电路和双频段功率放大器5(图中为PA)。
[0116] 与上述本申请实施例四公开的双频段双输入功放发射机不同的地方在于，设置于所述取模电路之后的加法器6，所述加法器6，用于将所述取模电路中的两个取模单元21和22的输出作为输入，得到经由所述取模电路取模处理后的第一基带信号模值|A1|和第二基带信号模值|B1|之和；
[0117] 在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在三个所述1DLUT，每一个所述1DLUT的输入为所述加法器6输出的第一基带信号模值|A1|和第二基带信号模值|B1|之和，其中，两个所述1DLUT分别连接一个乘法器32，每一个所述乘法器32的一端输入为所述1DLUT的输出；
[0118] 在本申请实施例五中，采用|A1|+|B1|和1DLUT方式替代2DLUT，其理论依据在于：双频段功放的性能往往首先与最大电压摆幅，而|A1|+|B1|的值与功放的瞬时信号最大摆幅相对应。相同的最大摆幅应给予功放相同的outphasing相角(LUT的输出值)时性能能够近似达到最优。
[0119] 所述信号分解电路2，用于将未连接乘法器的1DLUT的输出作为第五路信号D5直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号A1和第二基带信号B1，将由所述第一基带信号和A1第二基带信号合B1为一路的信号各自与连接所述乘法器32的所述1DLUT的输出相乘，得到混合后的第六路信号D6和第七路信号D7输出至所述调制电路；
[0120] 其中，通常情况下三个所述1DLUT中的值不同，但在某些特殊情况下1DLUT中的值也可以是相同的。
[0121] 需要说明的是，本申请实施例四和本申请实施例五中的第五路信号D5，第六路信号，第七路信号和第三相加信号中的“第五”“第六”“第七”“第三”仅是对处理过程中得到几路信号进行标记，其并不表示实施例四和实施例五中的相同标记的信号中所包含的内容是相同的。
[0122] 需要说明的是，基于本申请实施例五公开的双频段双输入功放发射机，如图7所示出的信号分解电路3中，与两个乘法器32相连的输入为第一基带信号模值|A1|和第二基带信号模值|B1|之和的1DLUT其输出可以恒等于1，也就是说这两个与乘法器32相连的1DLUT可以不存在(图中用虚线框表示其可以存在，也可以不存在)。
[0123] 也就是说，该信号分解电路3中，所述存储器中至少存在一个所述1DLUT，且该1DLUT的输入为所述加法器6输出的第一基带信号模值|A1|和第二基带信号模值|B1|之和，输出则直接与调制电路中的一个DAC相连；
[0124] 所述信号分解电路3，用于将所述1DLUT的输出作为第五路信号D5直接输出至所述调制电路，以及接收经由所述DPD器件输入的合为一路信号的第一基带信号A1和第二基带信号B1，通过乘法器32将由所述第一基带信号A1和第二基带信号B1合为一路的信号各自与接收到的第一基带信号模值|A1|,第二基带信号模值|B1|相乘，得到混合后的第六路信号D6和第七路信号D7输出至所述调制电路。
[0125] 综上所述：本申请实施例一至实施例五公开的双频段双输入功放发射机的架构，该架构仍然能够将多输入单频段功放引入到双频场景下，相对于单输入双频段功放，在双输入双频段功放并行发射双频段信号时，且确保功放正常工作并保持较高的效率。
[0126] 通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可借助
软件加必需的
硬件平台的方式来实现，当然也可以全部通过硬件来实施，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，
服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
[0127] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0128] 本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。
[0129] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种
修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
