技术领域
[0001] 本
发明是关于一种像素驱动电路及其操作方法；具体而言，本发明是关于具有发光
二极管显示设备的像素驱动电路及其操作方法。
背景技术
[0002] 一般而言，
发光二极管显示设备中具有数据电路、扫描电路、像素驱动电路。像素驱动电路根据数据电路提供的数据
信号及扫描电路提供的扫描信号驱动发光二极管发光。一般而言，发光二极管的驱动
电流与数据信号及像素驱动电路中晶体管的临界
电压有关；
然而前述临界电压往往因制程因素存在偏异而影响发光二极管实际
亮度，影响
显示面板亮度的均匀性。因此，如何改善显示面板亮度的均匀性并减少电路布局面积，为改善的主要课题。
发明内容
[0003] 本发明的一目的在于提供一种像素驱动电路及其操作方法，可提供稳定的驱动电流。
[0004] 像素驱动电路包含驱动单元、电容、补偿单元、第一
开关单元、第二开关单元、第三开关单元、发光组件。驱动单元包含第一端、第二端、第一控制端、第二控制端。驱动单元的第一端接收第一供应电压。驱动单元的第一控制端接收第一
控制信号，并根据第一控制信号
偏压驱动单元。电容一端连接于驱动单元的第二控制端，另一端连接于驱动单元的第一端或驱动单元的第二端。补偿单元包含第一端、第二端、第一控制端、第二控制端。补偿单元的第一控制端接收第二控制信号，并根据第二控制信号偏压补偿单元。补偿单元的第二控制端连接补偿单元的第二端且连接驱动单元的第二控制端。第一开关单元包含第一端、第二端、控制端。第一开关单元的第一端接收数据信号。第一开关单元的第二端连接补偿单元的第一端。第一开关单元的控制端接收第三控制信号，并根据第三控制信号导通第一开关单元。第二开关单元包含一第一端、一第二端、一控制端。第二开关单元的第一端连接补偿单元的第二端。第二开关单元的第二端连接第一初始电压。第二开关单元的控制端接收第四控制信号，并根据第四控制信号导通第二开关单元。第三开关单元包含第一端、第二端、控制端。第三开关单元的第一端连接驱动单元的第二端。第三开关单元的第二端连接第二初始电压。第三开关单元的控制端接收第三控制信号或第四控制信号。第三开关单元根据第四控制信号被导通。发光组件包含
阳极端及
阴极端。阳极端连接驱动单元的第二端。阴极端接收第二供应电压。于侦测阶段，补偿单元与第一开关单元导通且驱动单元不导通，藉以提供数据信号至补偿单元的第二控制端。于发光阶段，第一开关单元不导通且驱动单元导通，藉以提供驱动电流至发光组件。
[0005] 像素驱动电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容、发光组件。第一晶体管包含接收第一供应电压的第一端，且包含接收第一控制信号的第一栅极端，根据第一控制信号偏压第一晶体管。电容一端连接于第一晶体管的第二栅极端，另一端连接于第一晶体管的第一端或第一晶体管的第二端。第二晶体管包含接收第二控制信号的第一栅极端，并根据第二控制信号偏压第二晶体管，且包含连接第二晶体管的第二端且连接第一晶体管的第二栅极端的第二栅极端。第三晶体管包含接收数据信号的第一端，且包含连接第二晶体管的第一端的第二端，并且包含接收第三控制信号的栅极端，并根据第三控制信号导通第三晶体管。第四晶体管包含连接第二晶体管的第二端的第一端，且包含连接第一初始电压的第二端，并且包含接收第四控制信号的栅极端，并根据第四控制信号导通第四晶体管以重置第一晶体管的第二栅极端。第五晶体管包含连接第一晶体管的第二端的第一端，且包含连接第二初始电压的第二端，并且包含接收第三控制信号或第四控制信号的栅极端。发光组件包含电性连接第五晶体管的第一端的阳极端，且包含接收第二供应电压的阴极端。第五晶体管根据第四控制信号被导通以重置发光组件的阳极端。
[0006] 操作方法包含以下步骤：(A)于第一操作状态，经由第四晶体管重置第一晶体管的第二栅极端；(B)于第二操作状态，经由第二晶体管及第三晶体管提供数据信号至第二晶体管的第二栅极端；(C)于第三操作状态，经由第一晶体管提供驱动电流至发光组件。
[0007] 以下结合
附图和具体
实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
[0008] 图1为本发明像素驱动电路的一实施例示意图。
[0009] 图2为像素驱动电路的另一实施例示意图。
[0010] 图3为像素驱动电路的信号示意图。
[0011] 图4为像素驱动电路操作方法的
流程图。
[0012] 图5A至图5C为对应图2所绘示像素驱动电路于不同操作方式的示意图。
[0013] 图6至图9为像素驱动电路的不同实施例示意图。
[0014] 图10为像素驱动电路的另一信号示意图。
[0015] 图11至图13为像素驱动电路的不同实施例示意图。
[0016] 图14为像素驱动电路的另一信号示意图。
[0017] 图15A至图15C为对应图13所绘示像素驱动电路于不同操作方式的示意图。
[0018] 图16为像素驱动电路的另一实施例示意图。
[0019] 图17为像素驱动电路的另一信号示意图。
[0020] 其中，附图标记
[0021] 1,1A,1B,1C 像素驱动电路
[0022] 1D,1E,1F 像素驱动电路
[0023] 1G,1H,1I 像素驱动电路
[0024] 10 驱动单元
[0025] 20 补偿单元
[0026] 30 第一开关单元
[0027] 40 第二开关单元
[0028] 50 第三开关单元
[0029] 60 发光组件
[0030] CST 电容
[0031] DATA 数据信号
[0032] EM[N] 控制信号
[0033] OVDD 供应电压
[0034] OVSS 供应电压
[0035] S[N] 控制信号
[0036] S[N-1] 控制信号
[0037] T1～T5 晶体管
[0038] VINT 初始电压
[0039] VINT1,VINT2 初始电压
[0040] VREF 参考电压
具体实施方式
[0041] 以下依本发明的像素驱动电路，特举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
[0042] 关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的组件或操作。关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。关于本文中所使用的“及/或”，包含所述事物的任一或全部组合。
[0043] 关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此
说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。
[0044] 图1为本发明像素驱动电路1的一实施例示意图。如图1所示，像素驱动电路1包含驱动单元10、电容CST、补偿单元20、第一开关单元30、第二开关单元40、第三开关单元50、发光组件60。驱动单元10包含第一端、第二端、第一控制端、第二控制端。驱动单元10通过第一端接收供应电压OVDD，第一控制端接收控制信号EM[N]，并根据控制信号EM[N]导通驱动单元10。电容CST一端连接于驱动单元10的第二控制端，此外，在图1的实施例，电容CST的另一端连接于驱动单元10的第一端。
[0045] 补偿单元20包含第一端、第二端、第一控制端、第二控制端。补偿单元20通过第一控制端接收控制信号S[N]，并根据控制信号S[N]导通补偿单元20。补偿单元20的第二控制端连接补偿单元20的第二端且连接驱动单元10的第二控制端。
[0046] 第一开关单元30包含第一端、第二端、控制端。第一开关单元30通过第一端接收数据信号DATA，第一开关单元30的第二端连接补偿单元20的第一端，第一开关单元30的控制端接收控制信号S[N]，并根据控制信号S[N]导通第一开关单元30。
[0047] 第二开关单元40包含第一端、第二端、控制端。第二开关单元40的第一端连接补偿单元20的第二端。第二开关单元40的第二端连接初始电压VINT。第二开关单元40的控制端接收控制信号S[N-1]，并根据控制信号S[N-1]导通第二开关单元40。
[0048] 第三开关单元50包含第一端、第二端、控制端。第三开关单元50的第一端连接驱动单元10的第二端，第三开关单元50的第二端连接初始电压VINT。在图1的实施例，第二开关单元40和第三开关单元50所连接的初始电压为相同电压源。第三开关单元50的控制端接收控制信号S[N-1]，并根据控制信号S[N-1]导通第三开关单元50。发光组件60包含阳极端及阴极端，发光组件60的阳极端连接驱动单元10的第二端，阴极端接收供应电压OVSS。
[0049] 请参考图2。图2为像素驱动电路1A的另一实施例示意图。以图2为例，图2所绘示的像素驱动电路1A可适用于图1所示的像素驱动电路。如图2所示，像素驱动电路1A的驱动单元10可包含晶体管T3。晶体管T3包含第一端、第二端、第一栅极端、第二栅极端。晶体管T3的第一端接收供应电压OVDD。晶体管T3的第一栅极端接收控制信号EM[N]，并根据控制信号EM[N]导通晶体管T3。电容CST的一端连接于晶体管T3的第二栅极端，此外，在图2的实施例，电容CST的另一端连接于晶体管T3的第一端。
[0050] 补偿单元20可包含晶体管T2。晶体管T2包含第一端、第二端、第一栅极端、第二栅极端。晶体管T2的第一栅极端接收控制信号S[N]，并根据控制信号S[N]偏压晶体管T2。晶体管T2的第二栅极端连接晶体管T2的第二端且连接晶体管T3的第二栅极端。
[0051] 第一开关单元30可包含晶体管T1。晶体管T1包含第一端、第二端、栅极端。晶体管T1的第一端接收数据信号DATA。晶体管T1的第二端连接晶体管T2的第一端。晶体管T1的栅极端接收控制信号S[N]，并根据控制信号S[N]导通晶体管T1。在图2的实施例，晶体管T2接收的控制信号与晶体管T1接收的控制信号相同。
[0052] 第二开关单元40可包含晶体管T4。晶体管T4包含第一端、第二端、栅极端。晶体管T4的第一端连接晶体管T2的第二端。晶体管T4的第二端连接初始电压VINT。晶体管T4的栅极端接收控制信号S[N-1]，并根据控制信号S[N-1]导通晶体管T4，以重置晶体管T3的第二栅极端。
[0053] 第三开关单元50可包含晶体管T5。晶体管T5包含第一端、第二端、栅极端。晶体管T5的第一端连接晶体管T3的第二端。晶体管T5的第二端连接初始电压VINT。在图2的实施例，晶体管T4和晶体管T5所连接的初始电压为相同电压源。晶体管T4的第二端和晶体管T5的第二端皆直接连接初始电压VINT。晶体管T5的栅极端接收控制信号S[N-1]。
[0054] 发光组件60的阳极端电性连接晶体管T5的第一端，且连接晶体管T3的第二端。发光组件60的阴极端接收供应电压OVSS。晶体管T5根据控制信号S[N-1]被导通以重置发光组件60的阳极端。
[0055] 图3为像素驱动电路的信号示意图。如图3所示，像素驱动电路的操作依期间不同可分为三种操作状态，依序为第一操作状态(即重置阶段)、第二操作状态(即侦测阶段)、第三操作状态(即发光阶段)。操作状态的改变是分别于期间D1、期间D2、期间D3通过调整各控制信号的位准而达成。
[0056] 图4为像素驱动电路操作方法的流程图。如图4所示，参考图3的实施例，在步骤S10，于第一操作状态，经由晶体管T4重置晶体管T3的第二栅极端，并经由晶体管T5重置发光组件60的阳极端。在步骤S20，于第二操作状态，经由晶体管T2及晶体管T1提供数据信号DATA至晶体管T2的第二栅极端。在步骤S30，于第三操作状态，经由晶体管T3提供驱动电流至发光组件60。
[0057] 图5A至图5C为对应图2所绘示像素驱动电路于不同操作方式的示意图。请参考图3和图5A，在期间D1，控制信号S[N-1]自高电压位准(VGH)改变为
低电压位准(VGL)，控制信号S[N]维持为高电压位准(VGH)，控制信号EM[N]自低电压位准(VGL_EM)改变为高电压位准(VGH)。如图5A所示，此时晶体管T1、晶体管T2、晶体管T3为关断状态，而晶体管T4和晶体管T5为导通状态。
[0058] 进一步而言，在前述第一操作状态(即重置阶段)的流程中，包含提供控制信号S[N-1]以导通晶体管T4，晶体管T3的第二栅极端接收初始电压VINT。另外，提供控制信号S[N-1]以导通晶体管T5，发光组件60的阳极端接收初始电压VINT。从另一
角度观之(参考图2)，经由第二开关单元40重置驱动单元10的第二控制端，经由第三开关单元50以重置发光组件60的阳极端。重置后A点的电位等于VINT，重置后B点的电位等于VINT。
[0059] 需补充的是，在图2、图5A至图5C所示的实施例，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5为同类型晶体管。请参考图3和图5A，于第一操作状态，控制信号EM[N]与控制信号S[N-1]的
波形反相。藉此完成前述第一操作状态。
[0060] 请参考图3和图5B，在期间D2，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]维持为高电压位准(VGH)。于第二操作状态，控制信号EM[N]与控制信号S[N]的波形反相。藉此完成前述第二操作状态。如图5B所示，此时晶体管T1、晶体管T2为导通状态，而晶体管T3、晶体管T4和晶体管T5为关断状态。
[0061] 进一步而言，在前述第二操作状态(即侦测阶段)的流程中，包含提供控制信号S[N]以偏压晶体管T2。另一方面，提供控制信号S[N]以导通晶体管T1，藉此晶体管T3的第二栅极端接收数据信号DATA。从另一角度观之(参考图2)，补偿单元20与第一开关单元30导通且驱动单元10不导通，藉以提供数据信号DATA至补偿单元20的第二控制端。在此阶段，A点电位等于DATA-|Vth_T2|，B点电位等于VINT，其中Vth_T2为晶体管T2的临界电压。
[0062] 请参考图3和图5C，在期间D3，控制信号S[N-1]维持为高电压位准(VGH)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]自高电压位准(VGH)改变为低电压位准(VGL_EM)。如图5C所示，此时晶体管T1、晶体管T2、晶体管T4、晶体管T5为关断状态，而晶体管T3为导通状态。从另一角度观之(参考图2)，在期间D3，第一开关单元30不导通且驱动单元10导通，藉以提供驱动电流至发光组件60。在此阶段，A点电位等于DATA-|Vth_T2|，驱动电流符合：I＝(1/2)k(OVDD-DATA)2。应理解，驱动电流一般与供应电压以及驱动晶体管的临界电压值有关，而藉由采用具有相同临界电压值的晶体管T2及晶体管T3，在驱动电流中消除了晶体管临界电压值的影响，藉此可提供稳定的驱动电流，提高显示
质量。
[0063] 以形成低温多晶
硅薄膜晶体管的显示设备为例，当两晶体管
位置很靠近，雷射照射时所受雷射
能量较接近，藉此使得晶体管的临界电压可高度一致。另外需补充的是，控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)须与控制信号S[N]于第二操作状态(即侦测阶段)的电压位准(VGL)相同，而此电压位准的设定需使晶体管T2与晶体管T3被操作于饱和区。此外，由于晶体管T2的第一栅极端于第二操作状态时(即侦测阶段)的偏压情况及晶体管T3的第一栅极端于第三操作状态时(即发光阶段)的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
[0064] 图6至图9为像素驱动电路的不同实施例示意图。如图6所示，像素驱动电路1B包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图6绘示的像素驱动电路1B的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与前述实施例的差异在于，晶体管T2的第一栅极端连接晶体管T4的第二端。在图6的实施例，晶体管T4的第二端和晶体管T5的第二端皆直接连接初始电压VINT。晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号为初始电压VINT，而晶体管T1的栅极端则是接收控制信号S[N]。
[0065] 需补充的是，在图6的实施例，控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)需与初始电压VINT的电压位准相同，藉此完成前述操作流程。即，EM[N]信号在第三操作状态的电压位准，必须与T2第一栅极端于第二操作状态的电压位准相同，但两控制信号的高电压位准皆为VGH。
[0066] 在其他实施例，可采用像素驱动电路具有与像素驱动电路1A的组件间相同的连接关系，并且晶体管T2接收的控制信号为参考电压。控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)须与参考电压的电压位准相同，藉此完成前述操作流程。
[0067] 如图7所示，像素驱动电路1C包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图7绘示的像素驱动电路1C的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与像素驱动电路1A的差异在于，晶体管T5的第二端连接晶体管T4的第一端。换言之，晶体管T5经由晶体管T4接收初始电压VINT。操作流程的差异在于，在图7的实施例，由于经过两个晶体管导通
电阻，于第一操作状态(即重置阶段)，重置后B点的电位较初始电压VINT高一些，应理解，前述情形下仍须维持发光组件60于第一操作状态不导通，即满足：VB–OVSS
[0068] 如图8所示，像素驱动电路1D包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图8绘示的像素驱动电路1D的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与像素驱动电路1A的差异在于，晶体管T4的第二端连接晶体管T5的第一端。换言之，晶体管T4经由晶体管T5接收初始电压VINT。操作流程的差异在于，于第一操作状态(即重置阶段)，重置后A点的电位较初始电压VINT高一些。此外，如前所述，晶体管T2接收的控制信号可为参考电压VREF、初始电压VINT，或是与晶体管T1接收的控制信号相同。进一步而言，当像素驱动电路的各晶体管为同类型(例如像素驱动电路1A～1D)，晶体管T2接收的控制信号可与晶体管T1接收的控制信号S[N]相同或不同。
[0069] 如图9所示，像素驱动电路1E包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图9绘示的像素驱动电路1E的组件间连接关系与像素驱动电路1A的组件间连接关系相同。与前述实施例的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。整体而言，晶体管T3与晶体管T2为同类型晶体管，晶体管T1、晶体管T4及晶体管T5为同类型晶体管且与晶体管T3(和晶体管T2)具有不同类型。在图9所示的实施例，晶体管T3与晶体管T2为P型晶体管，而晶体管T1、晶体管T4、晶体管T5为N型晶体管。
[0070] 此外，在图9的实施例，晶体管T4和晶体管T5所连接的初始电压为相同电压源。晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT，而晶体管T1的栅极端则是接收控制信号S[N]，藉此完成前述第一操作状态。
[0071] 图10为像素驱动电路的另一信号示意图。根据前述差异，控制信号的操作波形相应调整。如图10所示，在期间D1，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]维持为低电压位准(VGL)，控制信号EM[N]自低电压位准(VGL_EM)改变为高电压位准(VGH)。整体而言，于第一操作状态，控制信号EM[N]与控制信号S[N]的波形反相，而控制信号EM[N]与控制信号S[N-1]的波形同相。藉此完成前述第一操作状态。
[0072] 如图10所示，在期间D2，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]维持为高电压位准(VGH)。整体而言，于第二操作状态，控制信号EM[N]与控制信号S[N-1]的波形反相，而控制信号EM[N]与控制信号S[N]的波形同相。藉此完成前述第二操作状态。
[0073] 如图10所示，在期间D3，控制信号S[N-1]维持为低电压位准(VGL)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]自高电压位准(VGH)改变为低电压位准(VGL_EM)。藉此完成前述操作流程。
[0074] 另外，如前所述，晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT。控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)须与初始电压(或参考电压)的电压位准相同，而初始电压的电压位准(或参考电压的电压位准)需使晶体管T2与晶体管T3被操作于饱和区。此外，由于晶体管T2的第一栅极端于第二操作状态时(即侦测阶段)的偏压情况及晶体管T3的第一栅极端于第三操作状态时(即发光阶段)的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
[0075] 图11至图13为像素驱动电路的不同实施例示意图。如图11所示，像素驱动电路1F包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图11绘示的像素驱动电路1F的组件间连接关系与像素驱动电路1C的组件间连接关系相同。与像素驱动电路1C的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。在图11所示的实施例，晶体管T3与晶体管T2为P型晶体管，而晶体管T1、晶体管T4、晶体管T5为N型晶体管。另外，在图11的实施例，由于经过两个晶体管导通电阻，于第一操作状态(即重置阶段)，重置后B点的电位较初始电压VINT高一些，应理解，前述情形下仍须维持发光组件60于第一操作状态不导通，即满足：VB–OVSS
[0076] 如图12所示，像素驱动电路1G包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图12绘示的像素驱动电路1G的组件间连接关系与像素驱动电路1D的组件间连接关系相同。与像素驱动电路1D的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。在图12所示的实施例，晶体管T3与晶体管T2为P型晶体管，而晶体管T1、晶体管T4、晶体管T5为N型晶体管。另外，在图12的实施例，于第一操作状态(即重置阶段)，重置后A点的电位较初始电压VINT高一些。此外，如前所述，晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT。
[0077] 如图13所示，像素驱动电路1H包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图13绘示的像素驱动电路1H的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与前述实施例的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。整体而言，晶体管T3与晶体管T2为同类型晶体管，晶体管T1、晶体管T4及晶体管T5为同类型晶体管且与晶体管T3(和晶体管T2)具有不同类型。在图13所示的实施例，晶体管T3与晶体管T2为N型晶体管，而晶体管T1、晶体管T4、晶体管T5为P型晶体管。在图13的实施例，电容CST的一端连接于晶体管T3的第二栅极端，电容CST的另一端连接于晶体管T3的第二端。
[0078] 此外，在图13的实施例，晶体管T5的控制端连接于控制信号S[N]。另外，晶体管T4和晶体管T5所连接的初始电压为不同电压源。晶体管T4的第二端连接初始电压VINT1。晶体管T5的第二端连接初始电压VINT2。初始电压VINT1的电压位准大于初始电压VINT2的电压位准。另外，晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT1，而晶体管T1的栅极端则是接收控制信号S[N]。
[0079] 图14为像素驱动电路的另一信号示意图。图15A至图15C为对应图13所绘示像素驱动电路1H于不同操作方式的示意图。根据前述差异，控制信号的操作波形相应调整。请参考图14和图15A，在期间D1，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]维持为高电压位准(VGH)，控制信号EM[N]自高电压位准(VGH_EM)改变为低电压位准(VGL)。整体而言，于第一操作状态，控制信号EM[N]与控制信号S[N]的波形反相，而控制信号EM[N]与控制信号S[N-1]的波形同相。藉此完成前述第一操作状态。
[0080] 如图15A所示，此时晶体管T1、晶体管T3和晶体管T5为关断状态，而晶体管T2和晶体管T4为导通状态。进一步而言，在第一操作状态(即重置阶段)的流程中，包含提供控制信号S[N-1]以导通晶体管T4，晶体管T3的第二栅极端接收初始电压VINT1。从另一角度观之(参考图13)，经由第二开关单元40重置驱动单元10的第二控制端。重置后A点的电位等于VINT1。
[0081] 请参考图14和图15B，在期间D2，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]维持为低电压位准(VGL)。整体而言，于第二操作状态，控制信号EM[N]与控制信号S[N-1]的波形反相，而控制信号EM[N]与控制信号S[N]的波形同相。藉此完成前述第二操作状态。
[0082] 如图15B所示，此时晶体管T1、晶体管T2和晶体管T5为导通状态，而晶体管T3和晶体管T4为关断状态。进一步而言，在第二操作状态(即侦测阶段)的流程中，包含提供控制信号(例如参考电压VREF)以偏压晶体管T2。另一方面，提供控制信号S[N]以导通晶体管T1和晶体管T5，藉此晶体管T3的第二栅极端接收数据信号DATA，发光组件60的阳极端接收初始电压VINT2。从另一角度观之(参考图13)，补偿单元20与第一开关单元30导通且驱动单元10不导通，藉以提供数据信号DATA至补偿单元20的第二控制端，并经由第三开关单元50以重置发光组件60的阳极端。在此阶段，A点电位等于DATA+Vth_T2，B点电位等于VINT2。
[0083] 请参考图14和图15C，在期间D3，控制信号S[N-1]维持为高电压位准(VGH)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]自低电压位准(VGL)改变为高电压位准(VGH_EM)。藉此完成前述操作流程。
[0084] 如图15C所示，此时晶体管T1、晶体管T4、晶体管T5为关断状态，而晶体管T2、晶体管T3为导通状态。从另一角度观之(参考图13)，在期间D3，第一开关单元30不导通且驱动单元10导通，藉以提供驱动电流至发光组件60。在此阶段，A点电位等于DATA+Vth_T2，驱动电流符合：I＝(1/2)k(DATA-VINT2)2。应理解，驱动电流一般与供应电压以及驱动晶体管的临界电压值有关，而藉由采用具有相同临界电压值的晶体管T2及晶体管T3，在驱动电流中消除了晶体管临界电压值的影响，藉此可提供稳定的驱动电流，提高显示质量。
[0085] 另外，如前所述，晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT1。控制信号EM[N]于第三操作状态的电压位准(VGH_EM)与参考电压VREF的电压位准(或是初始电压VINT1)的电压位准相同，而参考电压的电压位准(或初始电压的电压位准)的设定需使晶体管T2与晶体管T3被操作于饱和区。。此外，由于晶体管T2的第一栅极端于第二操作状态时(即侦测阶段)的偏压情况及晶体管T3的第一栅极端于第三操作状态时(即发光阶段)的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
[0086] 图16为像素驱动电路1I的另一实施例示意图。如图16所示，像素驱动电路1I包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图16绘示的像素驱动电路1I的组件间连接关系与像素驱动电路1H的组件间连接关系相同。与前述实施例的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5为同类型晶体管。在图16的实施例，各晶体管皆为N型晶体管。
[0087] 此外，在图16的实施例，晶体管T4和晶体管T5所连接的初始电压为不同电压源。晶体管T4的第二端连接初始电压VINT1。晶体管T5的第二端连接初始电压VINT2。初始电压VINT1的电压位准大于初始电压VINT2的电压位准。对于晶体管T2接收的控制信号，类似图2所示像素驱动电路的情形，亦即，当像素驱动电路的各晶体管为同类型，晶体管T2接收的控制信号可与晶体管T1接收的控制信号S[N]相同或不同。换言之，晶体管T2接收的控制信号可为参考电压VREF、初始电压VINT1，或是与晶体管T1接收的控制信号相同。
[0088] 图17为像素驱动电路的另一信号示意图。如图17所示，根据前述差异，控制信号的操作波形相应调整。如图17所示，在期间D1，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]维持为低电压位准(VGL)，控制信号EM[N]自高电压位准(VGH_EM)改变为低电压位准(VGL)。整体而言，于第一操作状态，控制信号EM与控制信号S[N-1]的波形反相。藉此完成前述第一操作状态。
[0089] 如图17所示，在期间D2，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]维持为低电压位准(VGL)。整体而言，于第二操作状态，控制信号EM[N]与控制信号S[N]的波形反相。藉此完成前述第二操作状态。
[0090] 如图17所示，在期间D3，控制信号S[N-1]维持为低电压位准(VGL)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]自低电压位准(VGL)改变为高电压位准(VGH_EM)。藉此完成前述操作流程。
[0091] 另外，如前所述，晶体管T2接收的控制信号可为参考电压VREF、初始电压VINT1或是与晶体管T1接收的控制信号S[N]相同。当晶体管T2接收控制信号S[N]，控制信号EM于第三操作状态(即发光阶段)的电压位准(VGH_EM)须与控制信号S[N]于第二操作状态的电压位准(VGH)相同。当晶体管T2接收初始电压VINT1(或参考电压VREF)，控制信号EM[N]于第三操作状态的电压位准(VGH_EM)需与初始电压VINT1(或参考电压VREF)的电压位准相同。而控制信号S[N]的高电压位准、参考电压VREF的电压位准(或初始电压VINT1的电压位准)须使晶体管T2与晶体管T3被操作于饱和区。。此外，由于晶体管T2的第一栅极端于第二操作状态时及晶体管T3的第一栅极端于第三操作状态时的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
[0092] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和
变形，但这些相应的改变和变形都应属于本发明所附的
权利要求的保护范围。
