1.一种蓝牙便携式银行发卡箱，其特征在于，包括壳体(1)、设于所述壳体(1)内的主控板(2)以及与所述主控板(2)相通讯的蓝牙模块(5)、安全芯片(6)和发卡模块(7)，所述壳体(1)上设有液晶屏(3)、USB接口、电池和发卡口(4)；所述主控板(2)上集成有主控芯片(21)、电源模块(22)、存储模块(23)、音频模块(24)、液晶屏接口模块(25)以及USB模块(26)，所述存储模块(23)、音频模块(24)、液晶屏接口模块(25)以及USB模块(26)均与所述主控芯片(21)相通讯，所述电源模块(22)用于给主控芯片(21)、存储模块(23)、音频模块(24)、液晶屏接口模块(25)以及USB模块(26)供电，所述液晶屏(3)与液晶屏接口模块(25)电连接，USB接口与USB模块(26)电连接，电池与所述电源模块电连接。
2.根据权利要求1所述的蓝牙便携式银行发卡箱，其特征在于，所述电源模块(22)包括电源管理电路、电压调整电路以及电压转换电路；电源管理电路包括电源管理芯片、电容C1-C21、电阻R1-R13、电感L1-L4、电池BT1、磁珠FB1-FB2以及二极管D1-D3，电源管理芯片的
37引脚分别连接电源DC_5V以及通过电容C1接地，2引脚通过二极管D1连接8引脚，7引脚通过电阻R1接地，36引脚分别通过电容C2接地以及输出VBUS，35引脚通过二极管D2分别连接+
5V以及电容C3的第一端，C3的第二端接地，电源管理芯片的23引脚通过电阻R2连接主控芯片的V15引脚，31引脚分别连接主控芯片的L19引脚以及通过电阻R3接地，3引脚分别通过电阻R4连接主控芯片的M19引脚以及通过电阻R5连接VRTC18，32引脚连接主控芯片的D3引脚，
10引脚通过电阻R7连接主控芯片的K2引脚，9引脚通过电阻R8连接主控芯片的K3引脚，4引脚通过电容C4接地，38引脚和39引脚并联并通过R9分别连接8引脚以及电容C5的第一端，C5的第二端接地，电源管理芯片的1引脚和40引脚并联并分别连接电容C6的第一端、电池BT1的正极以及输出BAT，电容C6的第二端以及电池BT1的负极均接地，电源管理芯片的6引脚通过电阻R10接地，29引脚分别连接8引脚以及通过电容C7接地，28引脚通过电感L1和电阻R11与30引脚并联并分别通过电容C8接地以及输出+1.1V，25引脚分别连接8引脚以及通过电容C9接地，26引脚通过电感L2和电阻R12与24引脚并联并分别通过电容C10接地以及输出+
1.5V，17引脚分别连接8引脚以及通过电容C11接地，19引脚通过电感L3和电阻R13与26引脚并联并分别通过电容C12接地以及输出+3.3V，21引脚分别通过电感L4连接8引脚以及通过二极管D3与22引脚并联，且22引脚分别通过电容C13接地、通过电容C14接地以及输出+5V，
13引脚分别连接8引脚以及通过电容C15接地，15引脚分别通过电容C16接地以及输出+
2.5V，14引脚分别通过电容C17接地以及输出WiFi_IO，12引脚分别通过电容C18接地以及输出+1.2V，11引脚分别通过电容C19接地以及输出+1.8V，34引脚分别通过电容C20接地以及通过磁珠FB1输出VRTC18，33引脚分别通过电容C21接地以及通过磁珠FB2输出VRTC11，41、
5、27、18、20引脚均接地；
电压调整电路包括电压调整芯片、电容C22-C26、电阻R14以及场效应管VT1，电压调整芯片的1引脚分别连接+3.3V、电容C22的第一端、电容C25的第一端、电容C26的第一端以及场效应管VT1的源极，2引脚接地，3引脚、场效应管VT1的栅极和电阻R14的第一端均连接主控芯片的L3引脚，5引脚分别连接电容C23的第一端、电容C24的第一端、场效应管VT1的漏极以及输出VDDMSC，电容C22的第二端、C23的第二端、C24的第二端、C25的第二端、C26的第二端以及电阻R14的第二端均接地；
电压转换电路包括电源转换芯片以及电容C27，电源转换芯片的3引脚分别连接+3.3V以及通过电容C27接地，1引脚接地，2引脚输出VDD_PLL。
3.根据权利要求2所述的蓝牙便携式银行发卡箱，其特征在于，所述存储模块(23)包括电源转换电路、通电存储电路和掉电存储电路；电源转换电路包括电容C28-30以及电阻R15-R16，电容C28的第一端分别连接电阻R15的第一端、C29的第一端以及VDDMEM，电容C28的第二端分别连接电容C30的第一端、电阻R15的第二端、R16的第一端以及输出DDR3_VREF，电容C29的第二端、C30的第二端以及电阻R16的第二端均接地；
通电存储电路包括内存芯片U1-U4、电容C31-C40、电阻R17-R39以及排阻RN1-RN13，内存芯片U1-U4的A2、A9、D7、G2、G8、K1、K9、M1、M9、B9、C1、E2、E9引脚均连接VDDMEM，B2、B8、C9、D1、D9、A1、A8、B1、D8、F2、F8、J1、J9、L1、L9、N1、N9引脚均接地，N2引脚均连接主控芯片的E17引脚，G9引脚均通过电阻R37连接主控芯片的D5引脚，H3引脚均通过电阻R29连接主控芯片的E15引脚，F3引脚均通过电阻R30连接主控芯片的D18引脚，G3引脚均通过电阻R31连接主控芯片的E6引脚，H2引脚均通过电阻R32连接主控芯片的C4引脚，L8、J2、K3、K8引脚均通过排阻RN3分别连接主控芯片的E8、E7、D7、D6引脚，N3、J7、N8、N7引脚均通过排阻RN6分别连接主控芯片的D12、E11、D10、D11引脚，M3、M8、L2、M2引脚均通过排阻RN11分别连接主控芯片的E10、E9、D8、D9引脚，L3、H7、K2、G1引脚均通过排阻RN4分别连接主控芯片的C18、D17、D16、E16引脚，J3、L7、M7、K7引脚均通过排阻RN8分别连接主控芯片的E14、D15、D14、D13引脚，F7引脚均分别连接电容C40的第一端以及电阻R38的第一端，G7引脚均分别连接电容C40的第二端以及电阻R39的第一端，R38的第二端均连接主控芯片的B4引脚，R39的第二端均分别连接主控芯片的A11引脚，内存芯片U1的B3、C2、D2、E3引脚通过排阻RN1分别连接主控芯片的B3、A3、B4、A4引脚，E8、E7、C7、C8引脚通过排阻RN5分别连接主控芯片的B5、C6、B7、C7引脚，E1和J8引脚并联并分别连接DDR3_VREF、通过电容C32接地以及通过C33接地，H8引脚通过电阻R17接地，B7引脚通过电阻R33连接主控芯片的A2引脚，C3引脚通过电阻R21连接主控芯片的A5引脚，D3引脚通过电阻R22连接主控芯片的C5引脚；内存芯片U2的C8、C7、E8、E7引脚通过排阻RN9分别连接主控芯片的A7、C8、A8、B8引脚，B3、C2、D2、E3引脚通过排阻RN12分别连接主控芯片的C10、B10、A10、B11引脚，E1和J8引脚并联并分别连接DDR3_VREF、通过电容C34接地以及通过C35接地，H8引脚通过电阻R18接地，B7引脚通过电阻R34连接主控芯片的B7引脚，D3引脚通过电阻R23连接主控芯片的B9引脚，C3引脚通过电阻R24连接主控芯片的C9引脚；内存芯片U3的B3、C2、D2、E3引脚通过排阻RN2分别连接主控芯片的B12、C12、B13、C13引脚，E7、E8、C7、C8引脚通过排阻RN7分别连接主控芯片的C14、A15、B15、C15引脚，E1和J8引脚并联并分别连接DDR3_VREF、通过电容C36接地以及通过C37接地，H8引脚通过电阻R19接地，B7引脚通过电阻R35连接主控芯片的A12引脚，D3引脚通过电阻R25连接主控芯片的A14引脚，C3引脚通过电阻R26连接主控芯片的B14引脚；内存芯片U4的C8、C7、E8、E7引脚通过排阻RN10分别连接主控芯片的C16、B17、A17、C17引脚，C2、B3、D2、E3引脚通过排阻RN13分别连接主控芯片的A19、B19、A20、B20引脚，E1和J8引脚并联并分别连接DDR3_VREF、通过电容C38接地以及通过C39接地，H8引脚通过电阻R20接地，B7引脚通过电阻R36连接主控芯片的B16引脚，D3引脚通过电阻R27连接主控芯片的A18引脚，C3引脚通过电阻R28连接主控芯片的B18引脚；
掉电存储电路包括连接FLASH硬盘的插座J1、J2以及电阻R40-R57，插座J1的1引脚、15引脚和17引脚均连接+3.3V，2引脚、10引脚、16引脚和18引脚均接地，3引脚通过电阻R40连接主控芯片的F3引脚，5引脚通过电阻R41连接主控芯片的E1引脚，7引脚通过电阻R42连接主控芯片的E2引脚，11引脚通过电阻R43连接主控芯片的C1引脚，13引脚通过电阻R44连接主控芯片的E3引脚，4引脚通过电阻R45连接主控芯片的G4引脚，6引脚通过电阻R46连接主控芯片的F2引脚，12引脚通过电阻R47连接主控芯片的D1引脚，14引脚通过电阻R48连接主控芯片的D2引脚，插座J2的17引脚连接+3.3V，18引脚接地，1引脚通过电阻R49连接主控芯片的J2引脚，3引脚通过电阻R50连接主控芯片的H1引脚，5引脚通过电阻R51连接主控芯片的H3引脚，7引脚通过电阻R52连接主控芯片的H4引脚，9引脚通过电阻R53连接主控芯片的G1引脚，2引脚通过电阻R54连接主控芯片的J3引脚，4引脚通过电阻R55连接主控芯片的H2引脚，6引脚通过电阻R56连接主控芯片的G2引脚，8引脚通过电阻R57连接主控芯片的G3引脚。
4.根据权利要求3所述的蓝牙便携式银行发卡箱，其特征在于，所述音频模块(24)包括信号输入电路、信号输出电路、麦克风电路以及音频功放电路；
信号输出电路包括连接耳机的插座J3、电阻R58-R63、电容C41-C43、磁珠FB3-FB4、双向瞬态抑制二极管D4-D5以及三极管Q1，插座J3的1引脚和2引脚均接地，3引脚和6引脚并联并分别通过双向瞬态抑制二极管D5接地、通过电阻R59接地以及通过电容C41和磁珠FB3连接主控芯片的AA18引脚，4引脚和5引脚并联，且4引脚分别通过双向瞬态抑制二极管D4接地、通过电阻R60接地以及通过电容C42和磁珠FB4连接主控芯片的Y18引脚，5引脚分别通过电阻R58连接主控芯片的W17引脚以及通过电阻R61连接三极管Q1的基极，三极管Q1的基极分别通过电容C43接地以及通过电阻R62连接+3.3V，发射极连接+3.3V，集电极分别连接主控芯片的T19引脚以及通过电阻R63接地；
信号输入电路包括连接耳机的插座J4、电容C44-C45以及双向瞬态抑制二极管D6-D7，插座J4的1引脚和2引脚均接地，3引脚和6引脚并联并分别通过双向瞬态抑制二极管D6接地以及通过电容C44连接主控芯片的W20引脚，4和5引脚并联并分别通过双向瞬态抑制二极管D7接地以及通过电容C45连接主控芯片的Y19引脚；
麦克风电路包括麦克风M1、双向瞬态抑制二极管D8-D9、电容C46-C49以及电阻R64-
R65，麦克风M1的的1引脚分别通过双向瞬态抑制二极管D8接地、通过电容C46连接主控芯片的Y21引脚以及连接电阻R64的第一端，电阻R64的第二端分别通过电容C47接地以及通过电容C48接地，麦克风M1的2引脚分别通过双向瞬态抑制二极管D9接地、通过电容C49连接主控芯片的Y20引脚以及通过电阻R65接地；
音频功放电路包括功率放大芯片、双向瞬态抑制二极管D10-D11、电容C50-C56、电阻R66-R74以及扬声器SPK1，功率放大芯片的1引脚分别连接主控芯片的E4引脚以及通过电阻R66接地，2引脚通过电阻R67和电容C50接地，3引脚分别连接电阻R68的第一端以及通过电阻R69和电容C51连接主控芯片的Y17引脚，电阻R68的第二端与电阻R67并联，功率放大芯片的4引脚分别通过电阻R70和电容C52连接主控芯片的AA17引脚以及连接电阻R71的第一端，
5引脚分别连接电阻R71的第二端、通过电容C56接地、连接C55的第二端、通过双向瞬态抑制二极管D10接地以及连接扬声器SPK1的2引脚，6引脚分别通过电容C53接地以及通过电阻R74连接+3.3V，8引脚连接电阻R73的第一端，电阻R73的第二端分别连接电容C55的第一端、通过电容C54接地、通过双向瞬态抑制二极管D11接地以及连接扬声器SPK1的1引脚。
5.根据权利要求4所述的蓝牙便携式银行发卡箱，其特征在于，所述液晶屏接口模块(25)包括接口供电电路以及接口电路；
接口供电电路包括场效应管VT2、三极管Q2、电容C57-C60以及电阻R75-R77，电容C57的第一端、C58的第一端、电阻R75的第一端以及场效应管VT2的源极并联并连接+3.3V，电容C57的第二端和C58的第二端均接地，场效应管VT2的漏极分别通过电容C59接地、通过C60接地以及输出LCD_3.3V，栅极分别连接电阻R75的第二端以及三极管Q2的集电极，三极管Q2的发射极接地，基极通过电阻R76分别连接R77的第一端以及主控芯片的P17引脚，电阻R77的第二端接地；
接口电路包括插座J5、电容C61-C62、排阻RN14-RN20以及磁珠FB5-FB6，所述液晶屏通过电源线与插座J5连接，插座J5的1、5、14、23、32、34、38、45、48、52、50、60引脚均接地，3引脚和4引脚并联并分别连接LCD_3.3V以及通过电容C61接地，6-9引脚通过排阻RN18分别连接主控芯片的C21、B21、C20、E18引脚，10-13引脚通过排阻RN19分别连接主控芯片的D19、A21、F17、C19引脚，15-18引脚通过排阻RN16分别连接主控芯片的G18、F19、E20、D21引脚，
19-22引脚通过排阻RN17分别连接主控芯片的F18、G17、E19、D29引脚，24-27引脚通过排阻RN14分别连接主控芯片的J18、H19、G21、G20引脚，28-31引脚通过排阻RN15分别连接主控芯片的H18、G19、F20、E21引脚，33、35-37引脚通过排阻RN20分别连接主控芯片的H21、H20、J20、J19引脚，39引脚分别通过电容C61接地以及通过磁珠FB5连接+3.3V，40-43引脚分别连接主控芯片的K21、K19、K18、K20引脚，44引脚通过磁珠FB6接地，46-47、53-56引脚分别连接主控芯片的L1、K1、L2、M1、P18、N17引脚，57和58引脚并联并分别通过电容C62接地以及连接电源管理芯片的8引脚。
6.根据权利要求5所述的蓝牙便携式银行发卡箱，其特征在于，所述USB模块包括USB接口电路和USB2.0接口电路；所述USB接口电路包括插座J6，安全芯片通过电源线与插座J6连接，插座J6的1引脚和2引脚均连接WiFi_IO，3、9和10引脚均接地，4、5、7、8引脚分别连接主控芯片的W14、W18、Y18、L20引脚；USB2.0接口电路包括插座J7、电容C63-C65、电阻R78-R80、磁珠FB7以及场效应管VT3，USB2.0接口通过电源线与插座J7连接，插座J7的1引脚分别连接VBUS、通过电容C63接地以及连接电阻R78的第一端，2-4引脚分别连接主控芯片的Y15、AA15、V14引脚，5引脚接地，6-9引脚并联并分别通过电容C64接地以及通过磁珠FB6接地，电阻R78的第二端分别通过电阻R79接地、通过电容C65接地以及连接场效应管VT3的栅极，场效应管VT3的源极连接+3.3V，漏极分别连接主控芯片的N5引脚以及通过R80接地。
7.根据权利要求6所述的蓝牙便携式银行发卡箱，其特征在于，所述主控板上还集成有与主控芯片相通讯的主时钟电路(30)、实时时钟电路(31)和复位电路(32)；所述主时钟电路包括电容C66-C67、电阻R81-R82以及晶振Y1，电容C66的第一端分别连接晶振Y1的第一端、电阻R81的第一端以及主控芯片的AA14引脚，第二端接地，电容C67的第一端分别连接晶振Y1的第二端、电阻R81的第二端以及通过电阻R82连接主控芯片的Y14引脚，第二端接地；
实时时钟电路包括实时时钟芯片、电容C68-C69、电阻R83-R85以及晶振Y2，实时时钟芯片的
1引脚分别通过电容C68接地以及电连接晶振Y2的1引脚，2引脚连接晶振Y2的2引脚，晶振Y2的3引脚和4引脚并联并接地，实时时钟芯片的3引脚分别连接主控芯片的L18引脚以及通过电阻R83连接VRTC18，5引脚和6引脚分别连接主控芯片的L5、M2引脚，7引脚分别通过电阻R84连接VRTC18、通过电阻R85连接主控芯片的M20引脚，8引脚分别通过电容C69接地以及连接VRTC18；
复位电路包括电阻R86-R89、电容C70、发光二极管D12以及按键SW1，电阻R86的第一端连接VRTC18，第二端分别通过电容C70接地、通过按键SW1接地、连接主控芯片的M19引脚以及连接电阻R87的第一端，电阻R87的第二端分别通过电阻R89接地以及通过电阻R88和发光二极管D12连接+3.3V。
8.根据权利要求7所述的蓝牙便携式银行发卡箱，其特征在于，所述主控芯片上还集成有接口电源电路(33)以及SD卡和TF卡接口电路(34)；接口电源电路包括场效应管VT4、电容C71-C74以及电阻R90，场效应管VT4的源极分别连接+3.3V、通过电容C71接地以及通过电容C72接地，栅极分别连接主控芯片的P2引脚以及通过电阻R90接地，漏极分别输出VDDMSC0、通过电容C73接地以及通过电容C74接地；SD卡和TF卡接口电路包括插座J8、J9、电阻R91-R98，插座J8的9引脚和插座J9的1引脚均通过电阻R94连接VDDMSC，插座J8的1引脚和插座J9的2引脚均通过电阻R95连接VDDMSC，插座J8的2引脚和插座J9的3引脚均通过电阻R92连接VDDMSC，插座J8的4引脚和插座J9的4引脚均连接VDDMSC0，插座J8的5引脚和插座J9的5引脚均通过电阻R98连接主控芯片的V21引脚，插座J8的7引脚和插座J9的7引脚均通过电阻R91连接VDDMSC，插座J8的8引脚和插座J9的8引脚均通过电阻R93连接VDDMSC，插座J8的10引脚和插座J9的9引脚均分别连接主控芯片的N3引脚以及通过电阻R97连接+3.3V，插座J8的11引脚分别连接主控芯片的N2引脚以及通过电阻R96连接+3.3V，3、6、12、13引脚均接地，插座J9的6、10、11、12引脚均接地。
9.根据权利要求8所述的蓝牙便携式银行发卡箱，其特征在于，所述主控芯片的W12引脚连接所述发卡模块，V7和W7引脚连接所述蓝牙模块。
10.根据权利要求9所述的蓝牙便携式银行发卡箱，其特征在于，所述主控芯片上还集成有电阻R99-R106、电容C75、场效应管VT5、稳压二极管D13以及按键SW2，主控芯片的F6、E13、F16引脚均连接DDR3_VREF，J4引脚通过电阻R99连接+3.3V，M18引脚分别通过按键SW2接地以及通过电阻R100连接VRTC18，U16引脚分别通过电阻R101连接VBUS以及通过稳压二极管D13接地，V15引脚通过电阻R102接地，P19引脚通过电阻R103接地，W15引脚通过电阻R104接地，H7引脚输出VDDMEM，且H8、G8、H9、G9、H13、G13、H14、G14、H15引脚均与H7引脚并联，K9-K12、L10-L12、M10-M12、N10-N12、P10、P11、P15引脚均连接+1.1V，M8、N8、P8、P9、L7、M7、T6、K15、W21、P13、R7、P7引脚均连接+3.3V，R14引脚连接VDDMSC，Y13引脚分别连接VDD_PLL和+1.1V，R15和R13引脚均连接+2.5V，H17引脚分别通过电阻R106接地以及连接场效应管VT5的漏极，场效应管VT5的源极分别连接电阻R105的第一端、连接+2.5V以及通过电容C75接地，栅极以及电阻R105的第二端均连接主控芯片的K7引脚，主控芯片的W13、W19、AA20、P12、N7-N9、R9、P14、N13-N15、M14、M13、M9、L13-L15、L9、L8、K13、K14、K8、J7-J15、G15、E12、G10-G12、H10-H12、G7引脚均接地。