技术领域
[0001] 本
发明属于VOR信号产生技术领域，具体涉及一种基于FPGA的VOR信号发射机及其设计方法。
背景技术
[0002] 高频全向信标(VOR,very high frequency omnidirectional range)系统于1949年被国际民航组织批准为国际标准的无线电导航设备，是目前广泛使用的陆基近程测
角系统之一。VOR台的发射机有两种形式即普通VOR(CVOR)和多普勒VOR(DVOR)。机载VOR接收机对两种VOR台都是兼容的。中国民航引进安装的VOR地面信标台自1987年以来多以DVOR为主。
[0003] 机载VOR接收机接受VOR地面台发射的基准
相位信号和可变相位型号。并通过比较两种信号的
相位差，得出飞机相对地面VOR台的径向方位即飞机磁方位QDR，通过指示器指示出方位信息。供飞行员确定飞机的
位置并引导飞机航行。VOR系统可以全天候、全天时、远距离给目标提供地面
定位信息。传统VOR地面信号源发射机设备结构复杂、体积重大，操作繁琐、缺乏通用性和灵活性。
发明内容
[0004] 针对
现有技术中的上述不足，本发明提供的基于FPGA(Field-Programmable Gate Array，现场可编辑
门阵列)的VOR信号发射机及其设计方法解决了现有VOR系统设备成本高、使用不便、不易携带的问题。
[0005] 为了达到上述发明目的，本发明采用的技术方案为：基于FPGA的VOR信号发射机，包括信号产生模
块、
信号处理模块、插值
滤波器、D/A模块、混频模块、功放模块、发射天线、LO模块和PLL模块；
[0006] 所述信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块和发射天线顺次通信连接；
[0007] 所述PLL模块分别与信号处理模块和D/A模块通信连接；
[0008] 所述LO模块分别与混频模块和信号处理模块通信连接。
[0009] 进一步地，所述信号处理模块包括FPGA端和ARM端；
[0010] 所述FPGA端通过PL_JTAG
接口与信号产生模块通信连接；
[0011] 所述ARM端通过网络端口与信号产生模块通信连接；
[0012] 所述FPGA端通过Lvds接口与插值滤波器通信连接；
[0013] 所述ARM端分别与PLL模块和LO模块通信连接。
[0014] 进一步地，所述信号产生模块包括System Generator仿真
软件和Xilinx公司开发软件Vivado套件；用于产生VOR基带信号，设置载波信号的抽样信号
频率；
[0015] 所述信号处理模块用于处理VOR基带信号，通过连接的差值滤波器对VOR基带信号进行差值滤波处理；
[0016] 所述D/A模块用于将数字形式的VOR基带信号转化为模拟VOR信号形式；
[0017] 所述混频模块用于将
模拟信号进行上变频处理；
[0018] 所述LO模块用于产生载波模拟信号；
[0019] 所述PLL模块用于产生D/A变化过程中的抽样信号；
[0020] 所述功放模块用于将模拟VOR信号进行放大；
[0021] 所述发射天线由于将放大后的模拟VOR信号进行发射。
[0022] 进一步地，所述信号处理模块为Zynq-7000可扩展处理平台。
[0023] 基于FPGA的VOR信号发射机的设计方法，包括以下步骤：
[0024] S1、通过信号产生模块产生VOR基带信号；
[0025] S2、在信号产生模块中设置VOR载波信号和抽样信号；
[0026] S3、通过PL-JTAG接口将VOR基带信号和抽样信号下载至FPGA端，并通过网络端口将VOR载波信号和抽样信号载入ARM端；
[0027] S4、通过Lvds接口将基带信号和抽样信号送入插值滤波器进行插值处理；
[0028] S5、通过D/A模块将为
数字信号形式的基带信号转换为模拟信号形式；
[0029] S6、通过混频模块的上变频处理将模拟信号的频率变频为108M-117.95MHz；
[0030] S7、通过功放模块将变频后的模拟信号进行放大，并将其加载至发射天线，发射VOR信号。
[0031] 进一步地，所述步骤S1的VOR基带信号由System Generator仿真软件产生，其产生方法具体为：
[0032] S1-1、通过DDS核
算法建模产生30Hz的基准信号和9960Hz的副载波信号；
[0033] S1-2、通过CORDIC算法将副载波与基准信号结合，产生9960Hz的FM信号；
[0034] S1-3、通过控
制模块控制DDS核输入端，控制30Hz基准信号的初始相位，生产初始相位可变的30Hz信号；
[0035] S1-4、通过DDS核算法产生0.1MHz的固定载波信号；
[0036] S1-5、结合FM信号和固定载波信号，产生双边带信号；
[0037] S1-6、结合初始相位可变的30Hz信号和固定载波信号，生成调幅信号；
[0038] S1-7、通过
叠加双边带信号和调幅信号，产生VOR基带信号；
[0039] S1-8、将VOR基带信号分路并进行I/Q
正交变化，生成I路和Q路信号，并生成RTL模块。
[0040] 进一步地，所述步骤S2中VOR载波信号和抽样信号频率均在Vivado套件中设置，其设置方法具体为：
[0041] S2-1、在Vivado套件中将RTL模块
固化，并生成IP核；
[0042] S2-2、通过信号处理模块调用IP核并布线，对FPGA端进行管脚约束；
[0043] S2-3、通过调用IP核编译产生的比特流文件加载至SDK开发环境中；
[0044] S2-4、在SDK开发环境中设置载波信号和抽样信号的频率；
[0045] S2-5、将设置好的载波信号和抽样信号的频率的文件加载固化。
[0046] 进一步地，所述步骤S3中VOR基带信号为I/Q两路VOR基带信号。
[0047] 进一步地，所述步骤S5具体为：
[0048] 通过ARM端将载入的抽样信号送至PLL模块，并由PLL模块产生用于D/A变换过程的抽样信号并送至D/A模块；通过D/A模块将插值滤波器处理后的信号和用于D/A变化的抽样信号结合，将数字信号形式的VOR基带信号转换为模拟信号形式。
[0049] 进一步地，所述步骤S6具体为：
[0050] 通过ARM端将载入的载波信号送至LO模块，并由LO模块产生载波模拟信号，并送入至混频模块，混频模块将载波模拟信号和模拟信号结合进行上变频处理，产生频率为108M-117.95MHz的信号。
[0051] 本发明的有益效果为：信号产生模块由软件产生基带信号，结合信号处理模块等
硬件模块产生VOR信号，大大减小了现有VOR系统中模拟设备的使用，减小了设备体积，使得设备易于携带，降低了设备成本。同时前端功率小，在进行D/A变换前，传输的信号均为数字VOR基带信号，传输速率快，使用方便，且可以通过PC机网络控制，操作简单。
附图说明
[0052] 图1为基于FPGA的VOR信号发射机结构图。
[0053] 图2为基于FPGA的VOR信号发射机的设计方法
流程图。
[0054] 图3为VOR基带信号产生流程图。
[0055] 图4为VOR载波信号和抽样信号频率设置方法流程图。
具体实施方式
[0056] 下面对本发明的具体实施方式进行描述，以便于
本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的
权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
[0057] 如图1所示，基于FPGA的VOR信号发射机，包括信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块、发射天线、LO模块和PLL模块；信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块和发射天线顺次通信连接；PLL模块分别与信号处理模块和D/A模块通信连接；LO模块分别与混频模块和信号处理模块通信连接。
[0058] 其中，信号处理模块包括FPGA端和ARM端；FPGA端通过PL_JTAG接口与信号产生模块通信连接；ARM端通过网络端口与信号产生模块通信连接；FPGA端通过Lvds接口与插值滤波器通信连接；ARM端分别与PLL模块和LO模块通信连接。信号处理模块为Zynq-7000可扩展处理平台。
[0059] 其中，所述信号产生模块包括System Generator仿真软件和Xilinx公司开发软件Vivado套件；用于产生VOR基带信号，设置载波信号的抽样信号频率；信号处理模块用于处理VOR基带信号，通过连接的差值滤波器对VOR基带信号进行差值滤波处理；D/A模块用于将数字形式的VOR基带信号转化为模拟VOR信号形式；混频模块用于将模拟信号进行上变频处理；LO模块用于产生载波模拟信号；PLL模块用于产生D/A变化过程中的抽样信号；功放模块用于将模拟VOR信号进行放大；发射天线由于将放大后的模拟VOR信号进行发射。
[0060] 在本发明的一个
实施例中，如图2至图4所示，还提供了一种基于FPGA的VOR信号发射机，包括以下步骤：
[0061] S1、通过信号产生模块产生VOR基带信号。
[0062] 其中，VOR基带信号由System Generator仿真软件产生，其产生方法具体为：
[0063] S1-1、通过DDS核算法建模产生30Hz的基准信号和9960Hz的副载波信号；
[0064] S1-2、通过CORDIC算法将副载波与基准信号结合，产生9960Hz的FM信号；
[0065] S1-3、通过
控制模块控制DDS核输入端，控制30Hz基准信号的初始相位，生产初始相位可变的30Hz信号；
[0066] S1-4、通过DDS核算法产生0.1MHz的固定载波信号；
[0067] S1-5、结合FM信号和固定载波信号，产生双边带信号；
[0068] S1-6、结合初始相位可变的30Hz信号和固定载波信号，生成调幅信号；
[0069] S1-7、通过叠加双边带信号和调幅信号，产生VOR基带信号；
[0070] S1-8、将VOR基带信号分路并进行I/Q正交变化，生成I路和Q路信号，并生成RTL模块。
[0071] 其中Q路为I路的正交变化信号。
[0072] 产生的基带信号为：
[0073] ue(t)＝Un[1+mAcos(nt-θ)+mRcos(Ωst+mfcosΩt)]cosω0t
[0074] 其中，Ω＝2πf， ΔΩs＝2πΔfs，f＝30Hz，fs＝9960Hz，ω0＝0.1MHz，ma、mR为调幅系数。
[0075] S2、在信号产生模块中设置VOR载波信号和抽样信号；
[0076] 其中，VOR载波信号和抽样信号频率均在Vivado套件中设置，其设置方法具体为：
[0077] S2-1、在Vivado套件中将RTL模块固化，并生成IP核；
[0078] S2-2、通过信号处理模块调用IP核，对FPGA芯片进行管脚约束；
[0079] S2-3、通过调用IP核编译产生的比特流文件加载至SDK开发环境中；
[0080] S2-4、在SDK开发环境中设置载波信号和抽样信号的频率；
[0081] S2-5、将设置好的载波信号和抽样信号的频率的文件加载固化。
[0082] 其中，信号处理模块通过PL_JTAG接口调用IP核并布线，以此来进行FPGA芯片的管脚约束，设置FPGA芯片的引脚功能，布线后生成的比特流文件通过PL_JTAG接口加载到SDK开发环境中，并在其中设置载波信号和抽样信号的频率，并通过网络端口固化。
[0083] S3、通过PL-JTAG接口将VOR基带信号和抽样信号下载至FPGA端，并通过网络端口将VOR载波信号和抽样信号载入ARM端。
[0084] 其中，VOR基带信号为I/Q两路VOR基带信号
[0085] S4、通过Lvds接口将基带信号和抽样信号送入插值滤波器进行插值处理。
[0086] S5、通过D/A模块将为数字信号形式的基带信号转换为模拟信号形式。
[0087] 通过ARM端将载入的抽样信号送至PLL模块，并由PLL模块产生用于D/A变换过程的抽样信号并送至D/A模块；通过D/A模块将插值滤波器处理后的信号和用于D/A变化的抽样信号结合，将数字信号形式的VOR基带信号转换为模拟信号形式。
[0088] S6、通过混频模块的上变频处理将模拟信号的频率变频为108M-117.95MHz。
[0089] 通过ARM端将载入的载波信号送至LO模块，并由LO模块产生载波模拟信号，并送入至混频模块，混频模块将载波模拟信号和模拟信号结合进行上变频处理，产生频率为108M-117.95MHz的信号。
[0090] S7、通过功放模块将变频后的模拟信号进行放大，并将其加载至发射天线，发射VOR信号。
[0091] 需要说明的是在上述实施例中DDS核算法和CORDIC算法过程属于现有技术，在此不再赘述。
[0092] 本发明的有益效果为：信号产生模块由软件产生基带信号，结合信号处理模块等硬件模块产生VOR信号，大大减小了现有VOR系统中模拟设备的使用，减小了设备体积，使得设备易于携带，降低了设备成本。同时前端功率小，在进行D/A变换前，传输的信号均为数字VOR基带信号，传输速率快，且可以通过PC机网络控制，使用方便，操作简单。
