金属布局技术专利检索-插补器信号处理专利检索查询-专利查询网

金属布局技术

阅读：100发布：2020-05-08

专利汇可以提供金属布局技术专利检索，专利查询，专利分析的服务。并且本文描述的各种实施方式涉及一种方法。该方法可以包括提供用于集成电路的金属布局，其中所述金属布局包括与位线相关联的多条线。所述方法可以包括在所述多条线和所述位线之间插入至少一条附加线。方法可以包括相对于所述多条线和所述位线布置所述至少一条附加线，以便减小与所述位线相关的电容。，下面是金属布局技术专利的具体信息内容。

权利要求

1.一种方法，包括：
提供用于集成电路的金属布局，其中所述金属布局包括与位线相关联的多条线；
在所述多条线和所述位线之间插入至少一条附加线；以及
相对于所述多条线和所述位线布置所述至少一条附加线，以减小与所述位线相关联的电容。
2.根据权利要求1所述的方法，其中，所述多条线包括金属线，所述金属线提供与以下中的至少一个相关联的导电路径：高电源(VCC/VDD)、低电源(VSS)和一条或多条字线(WL)或所述一条或多条字线的部分。
3.根据权利要求1所述的方法，其中，所述多条线具有可变的线宽和/或所述多条线之间具有可变的间隔。
4.根据权利要求1所述的方法，其中，所述位线是指互补位线，所述互补位线包括第一位线和与所述第一位线互补的第二位线。
5.根据权利要求1所述的方法，其中，所述至少一条附加线包括每条位线至少一条附加浮线。
6.根据权利要求1所述的方法，其中，所述至少一条附加线是指每条位线至少一条附加辅助线。
7.根据权利要求1所述的方法，其中，所述至少一条附加线包括至少一条辅助线，所述至少一条辅助线被设置在所述位线之上或之下。
8.一种方法，包括：
提供用于集成电路的金属布局，其中所述金属布局包括多条线和与位线相关联的至少一条附加线，其中所述至少一条附加线设置在所述多条线与所述位线之间；
将所述位线和所述至少一条附加线从低电压状态预充电到高电压状态；以及通过以下操作来经由所述位线写入位单元：使用位线驱动器将所述位线中的一条位线驱动至低电压状态，将所述位线驱动器去耦，然后将所述至少一条附加线驱动至低电压状态，其中所述至少一条附加线对应于所述一条位线。
9.根据权利要求8所述的方法，其中，所述多条线包括金属线，所述金属线提供与以下中的至少一个相关联的导电路径：高电源(VCC/VDD)、低电源(VSS)和一条或多条字线(WL)或所述一条或多条字线的部分。
10.根据权利要求8所述的方法，其中，所述多条线具有可变的线宽和/或所述多条线之间具有可变的间隔。
11.根据权利要求8所述的方法，其中，在将所述一条或多条附加线驱动至所述低电压状态之前，将所述位线驱动器去耦。
12.根据权利要求8所述的方法，其中，所述至少一条附加线是指每条位线至少一条附加辅助线。
13.根据权利要求8所述的方法，其中，所述至少一条附加线包括每条位线至少一条浮置辅助线，并且其中，所述至少一条浮置辅助线被设置在所述位线之上或之下。
14.根据权利要求8所述的方法，其中，所述位单元包括具有多个晶体管的随机存取存储器RAM单元，所述随机存取存储器RAM单元被布置为存储与所述低电压状态和所述高电压状态有关的多个逻辑状态。
15.一种方法，包括：
提供金属布局，所述金属布局具有多条线和与互补位线相关联的一条或多条浮置辅助线，其中，所述一条或多条浮置辅助线设置在所述多条线与所述互补位线之间；
在写入操作期间，将所述互补位线中的一条互补位线和所述一条或多条浮置辅助线从低电压状态预充电到高电压状态；
在对所述互补位线中的一条互补位线进行预充电之后，通过以下操作来经由所述互补位线写入位单元：使用位线驱动器将互补位线中的一条互补位线驱动至低电压状态，将所述位线驱动器去耦，然后将所述一条或多条浮置辅助线驱动至低电压状态。
16.根据权利要求15所述的方法，其中，所述多条线包括金属线，所述金属线提供与以下中的一个或多个相关联的导电路径：高电源(VCC/VDD)、低电源(VSS)和一条或多条字线(WL)或所述一条或多条字线的部分。
17.根据权利要求15所述的方法，还包括：
相对于所述多条线和所述位线布置所述一条或多条浮置辅助线，以减小与所述位线相关的电容。
18.根据权利要求15所述的方法，其中，在将所述一条或多条浮置辅助线驱动至所述低电压状态之前，将所述位线驱动器去耦。
19.根据权利要求15所述的方法，其中，所述一条或多条浮置辅助线包括每条位线至少一条浮置辅助线，并且其中，所述至少一条浮置辅助线被设置在所述位线之上或之下。
20.根据权利要求15所述的方法，其中，所述位单元包括具有多个晶体管的随机存取存储器RAM单元，所述随机存取存储器RAM单元被布置为存储与所述低电压状态和所述高电压状态有关的多个逻辑状态。
21.一种方法，包括：
提供用于集成电路的金属布局，其中所述金属布局包括多条线和与位线相关联的至少一条附加线，其中所述至少一条附加线设置在所述多条线与所述位线之间；
将所述位线和所述至少一条附加线从低电压状态预充电到高电压状态；以及通过以下操作来经由位线写入位单元：使用位线驱动器将位线中的一条位线驱动至低电压状态，将高电源(VCC/VDD)驱动器去耦，然后将所述至少一条附加线驱动至低电压状态，其中所述至少一条附加线对应于所述一条位线。
22.根据权利要求21所述的方法，还包括：连同将所述高电源(VCC/VDD)驱动器去耦一起将所述位线驱动器去耦。

说明书全文

金属布局技术

背景技术

[0001] 本节旨在提供与理解本文所述的各种技术有关的信息。正如本节的标题所暗示的，这是对相关技术的讨论，而绝不暗示它是现有技术。通常，相关技术可以被认为是现有技术或者可以不被认为是现有技术。因此，正确理解是：本节中的任何陈述应按照这种方式解读，而不是对现有技术的任何承认。

[0002] 随着半导体工业继续按比例缩小特征密度，可能必须使用先进技术(例如自对准多重图案化)进行制造。尽管此制造技术可能会减小最小间距，但可能会出现问题，诸如对于SADP(自对准双重图案化)的固定间隔和对于SAQP(自对准四重图案化)的固定间隔加上一些固定的线宽。固定间隔使得通过在位单元布局中增加间来减少位电容变得困难，以及固定线宽使得难以减小在传统的位单元布局中的VCC线和位线电阻。由于区域缩小，在位单元设计中出现的具有挑战性的问题可以是指减少位线上的电阻和电容，减少VCC/VDD上的电阻，并保持对称布局以减少任何工艺变化。附图说明

[0003] 在此参考附图描述了各种金属布局技术的实施方式。然而，应当理解，附图仅示出了本文所描述的各种实施方式，并不意味着限制本文所描述的各种技术的实施例。

[0004] 图1A至图1D示出了根据本文所述的各种实施方式的金属布局技术的图。

[0005] 图2A至图2B示出了根据本文所述的各种实施方式的使用位线辅助的金属布局技术的图。

[0006] 图3A至图3B示出了根据本文所述的各种实施方式的使用位线辅助的金属布局技术的其他示图。

[0007] 图4A至图4D示出了根据本文所述的各种实施方式的具有位线辅助的存储器电路的图。

[0008] 图5A至图5C示出了根据本文所述的实施方式的用于提供具有位线辅助的金属布局的方法的工艺流程图。

具体实施方式

[0009] 本文描述的各种实施方式涉及各种金属布局方案和使用位线辅助技术。在一些实施方式中，金属布局可指具有一个或多个存储器单元(例如，例如6T位单元)的集成电路，其具有以多重图案化光刻的可编程金属线。金属布局方案和技术可以为创新的6T位单元提供第一金属层布局，所述第一金属层布局设计用于低位线电阻和电容以及低VCC/VDD电阻，同时解决自对准多重图案化光刻(如SADP和SAQP)的工艺制造限制。

[0010] 现在将参考图1A至图5C更详细地描述使用位线辅助的金属布局方案和技术的各种实施方式。

[0011] 图1A至图1D示出了根据本文所述的各种实施方式的金属布局技术的图。特别地，图1A示出了第一金属布局100A，图1B示出了第二金属布局100B，图1C示出了第三金属布局100C，并且图1D示出了第四金属布局100D。在一些实施方式中，金属布局技术可以与位单元第一金属层布局相关联。

[0012] 参考图1A，第一金属布局100A是指具有可变间隔和线宽自由度的第一层金属布局。图1A示出了具有字线(WL)、位线(BL，BLB)和电压供应线(VCC/VDD、VSS)的第一金属布局100A。字线(WL)可以包括字线(WL)的第一部分，该第一部分与第一位线(BL)相关联并且设置在邻近(或靠近)第一位线(BL)处，并且字线(WL)可以包括字线(WL)的第二部分，该第二部分与第二位线(BLB)相关联并且设置在邻近(或靠近)第二位线(BLB)处。所述第一部分和第二部分是相同的字线(WL)的一部分，并且该字线(WL)的第一部分和第二部分可在更高的层连接在一起。位线(BL，BLB)可以指代互补位线，所述互补位线包括第一位线(BL)和与第一位线(BL)互补的第二位线(BLB)。电压供应线可以包括第一电压供应线(VCC/VDD)和第二电压供应线(VSS)。第一电压供应线(VCC/VDD)可以与高压供应源(例如，＞0V)相关联，第二电压供应线(VSS)可以与低压供应源(例如，0V)相关联。

[0013] 参考图1B，第二金属布局100B是指具有固定的最小间隔和线宽自由度的第一层金属布局。图1B还示出了第二金属布局100B与图1A的第一金属布局100A类似，其中类似的部件具有如本文所述的类似的范围、特征和相关特征。参考图1B，双箭头指示与自对准多重图案化有关的固定最小尺寸，其中该固定最小尺寸与线之间的间隔有关。而且，如图1B所示，位线(BL，BLB)比图1A所示的位线(BL，BLB)宽。

[0014] 参考图1C，第三金属布局100C是指具有固定的最小间隔和以固定的最小宽度交替的线的第一层金属布局。图1C还示出了第三金属布局100C与图1A至图1B的第一和第二金属布局100A、100B类似，其中类似的部件具有如本文所述的类似的范围、特征和相关特性。参考图1C，双箭头指示与自对准多重图案化有关的固定最小尺寸，其中该固定最小尺寸与线之间的间隔有关(如参考图1B)，还与字线(WL)和第一电压供应线(VCC/VDD)的线宽有关。另外，如图1C所示，位线(BL，BLB)比图1A所示的位线(BL，BLB)宽。

[0015] 参考图1D，第四金属布局100D是指替代的第一层金属布局，具有固定的最小间隔和以固定的最小宽度交替的线。图1D还示出了第四金属布局100D与图1A至图1C的第一、第二和第三金属布局100A、100B、100C类似，其中相似的部件具有如本文所述的相似的范围、特征和相关特性。参考图1D，双箭头指示与自对准多重图案化有关的固定最小尺寸，其中该固定最小尺寸与线之间的间隔有关(如参考图1B)，并且还与位线(BL，BLB)的线宽有关。此外，如图1D所示，字线(WL)、第一电压源线(VCC/VDD)和第二电压源线(VSS)比图1A中所示的相似线(WL、VCC/VDD、VSS)宽。此外，如图1D所示，位线(BL，BLB)比图1A至图1C中示出的位线(BL，BLB)窄。

[0016] 参照各种功率和性能的原因，针对位线(BL，BLB)网的金属布局设计的目的是最小化(或者至少减少)位线(BL，BLB)网的电容和电阻。电压供应(VCC/VDD)的目标是最小化(或者至少减少)其电阻。图1A的第一金属布局100A可以指的是位单元的在某种程度上理想的金属布局特性。参考第一金属布局100A，VCC、BL和BLB线可以比最小值宽，以帮助减小那些位线网的电阻，并且在这种情况下，BL和BLB线可以在它们周围具有额外的间隔以减小位线网的电容。在图1B的第二金属布局100B中，可以假设光刻(例如自对准双重图案化(SADP)光刻)固定了在一条或多条或所有线之间的最小间隔。可以减小BL，BLB和VCC电阻，但不减小BL和BLB电容。此外，在图1C至图1D的第三金属布局100C和第四金属布局100D中，可以假设光刻(例如，自对准四重图案化(SAQP)光刻)要求所有的间隔为最小，连同要求任何或每一条其他金属线最小。这可能导致设计人员不得不在使BL和BLB电阻较小而VCC电阻较大(例如，如图1C的第三金属布局100C所示)或VCC电阻较小而BL和BLB电阻较大(例如，如图1D的第四金属布局100D所示)之间进行选择。

[0017] 图2A至图2B示出了根据本文所述的实施方式的使用位线辅助的金属布局技术的图。特别地，图2A示出了具有位线辅助的第一金属布局200A(BL_assist，BLB_assist)，并且图2B示出了具有位线辅助的第二金属布局200B(BL_assist，BLB_assist)。双箭头指示与自对准多重图案化(例如，SAQP光刻方案和技术)有关的固定最小尺寸。

[0018] 参考图2A，第一金属布局200A是指具有位线辅助的第一层金属布局(BL_assist，BLB_assist)。图2A示出了具有字线(WL)、位线(BL，BLB)和电压供应线(VCC/VDD、VSS)的第一金属布局200A。字线(WL)可以包括字线(WL)的第一部分，所述第一部分与第一位线(BL)相关联并且设置在邻近(或靠近)第一位线(BL)处，并且字线(WL)可以包括字线(WL)的第二部分，所述第二部分与第二位线(BLB)相关联并且设置在邻近(或靠近)第二位线(BLB)处。第一部分和第二部分是相同的字线(WL)的一部分，并且该字线(WL)的第一部分和第二部分可在更高的层连接在一起。位线(BL，BLB)可以指代互补位线，所述互补位线包括第一位线(BL)和与第一位线(BL)互补的第二位线(BLB)。电压供应线可以包括第一电压供应线(VCC/VDD)和第二电压供应线(VSS)。第一电压供应线(VCC/VDD)可以与高压供应源(例如，＞0V)相关联，第二电压供应线(VSS)可以与低压供应源(例如，0V)相关联。

[0019] 在一些实施方式中，如图2A所示，位线辅助(BL_assist，BLB_assist)可以包括设置在多条线(VCC/VDD和/或WL)与位线(BL，BLB)之间的附加浮置辅助线。在其他实施方式中，如图2B所示，位线辅助(BL_assist，BLB_assist)可以包括布置在多条线(VCC/VDD和/或WL)和位线(BL，BLB)之间的多条附加浮置辅助线。如本文所述，可相对于多条线(VCC/VDD和/或WL)和位线(BL，BLB)布置一条或多条附加浮置辅助线(BL_assist，BLB_assist)，以减小与位线(BL，BLB)相关联的电容。在一些实例中，可以利用SAQP光刻方案和技术来实现具有位线辅助的金属布局200A(BL_assist，BLB_assist)。

[0020] 如图2A所示，每条附加浮置辅助线(BL_assist，BLB_assist)可以实现为每条位线(BL，BLB)至少一条附加浮置辅助线。例如，第一浮置辅助线(BL_assist)可以与第一位线(BL)相关联并且被设置在第一位线(BL)附近，第二浮置辅助线(BLB_assist)可以与第二位线(BLB)相关联并且被设置在第二位线(BLB)附近。此外，可将至少一条附加浮置辅助线(BL_assist，BLB_assist)设置在位线(BL/BLB)之上或之下(例如在顶部或底部，或在两侧)。在这种情况下，参考SAQP光刻，金属布局200A可以在多条线之间具有固定的最小间隔，并且字线(WL)和位线辅助线(BL_assist，BLB_assist)可以具有固定的最小线宽。

[0021] 如图2B所示，每条附加浮置辅助线(BL_assist，BLB_assist)可以实现为每条位线(BL，BLB)多条附加浮置辅助线。例如，第一浮置辅助线(例如，两条或更多条BL_assist线)可以与第一位线(BL)相关联并且设置在第一位线(BL)附近，例如，在第一位线(BL)的任一侧，第二浮置线辅助线(两条或更多条BLB_assist线)可以与第二位线(BLB)相关联并且设置在第二位线(BLB)附近，例如在第二位线(BLB)的任一侧上。此外，可以将多条附加浮置辅助线(2条或更多条BL_assist线，以及2条或更多条BLB_assist线)设置为位于位线(BL/BLB)之上或之下(例如在顶部或底部，或在两侧)。在这种情况下，参考SAQP光刻，金属布局200B可以在多条线之间具有固定的最小间隔，并且字线(WL)和多条位线辅助线(BL_
assist，BLB_assist)可以具有固定的最小线宽。

[0022] 图3A至图3B示出了根据本文所述的实施方式的使用位线辅助的金属布局技术的图。特别地，图3A示出了具有位线辅助(BL_assist，BLB_assist)的第一金属布局300A，并且图3B示出了具有位线辅助(BL_assist，BLB_assist)的第二金属布局300B。双箭头指示与自对准多重图案化(例如，SADP光刻方案和技术)有关的固定的最小尺寸。

[0023] 参考图3A至图3B，第一金属布局300A是指具有位线辅助(BL_assist，BLB_assist)的第一层金属布局，第二金属布局300B是指具有位线辅助(BL_assist，BLB_assist)的另一第一层金属布局。而且，图3A至图3B示出了第一金属布局300A和第二金属布局300B与图2A至图2B的第一金属布局200A和第二金属布局200B类似，其中相似的部件具有如本文所述的相似的范围、特征和相关特性。

[0024] 在一些实施方式中，如图3A所示，位线辅助(BL_assist，BLB_assist)可以包括设置在多条线(VCC/VDD和/或WL)与位线(BL，BLB)之间的附加浮置辅助线。在其他实施方式中，如图3B所示，位线辅助(BL_assist，BLB_assist)可以包括布置在多条线(VCC/VDD和/或WL)和位线(BL，BLB)之间的多条附加浮置辅助线。如本文所述，可相对于多条线(VCC/VDD和/或WL)和位线(BL，BLB)布置一条或多条附加浮置辅助线(BL_assist，BLB_assist)，以减小与位线(BL，BLB)相关联的电容。在一些情况下，可以利用SADP光刻方案和技术来实现具有位线辅助(BL_assist，BLB_assist)的金属布局300A。

[0025] 如图3A所示，每条附加浮置辅助线(BL_assist，BLB_assist)可以实现为每条位线(BL，BLB)至少一条附加浮置辅助线。例如，第一浮置辅助线(BL_assist)可以与第一位线(BL)相关联并且被设置在第一位线(BL)附近，第二浮置辅助线(BLB_assist)可以与第二位线(BLB)相关联并且被设置在第二位线(BLB)附近。此外，可将至少一条附加浮置辅助线(BL_assist，BLB_assist)设置在位线(BL/BLB)之上或之下(例如在顶部或底部，或在两侧)。在这种情况下，参考SADP光刻，金属布局300A可以在多条线之间具有固定的最小间隔，并且字线(WL)和位线辅助线(BL_assist，BLB_assist)可以具有可变的线宽。

[0026] 如图3B所示，每条附加浮置辅助线(BL_assist，BLB_assist)可以实现为每条位线(BL，BLB)多条附加浮置辅助线。例如，第一浮置辅助线(例如，两条或更多条BL_assist线)可以与第一位线(BL)相关联并且设置在第一位线(BL)附近，例如，在第一位线(BL)的任一侧，第二浮置线辅助线(两条或更多条BLB_assist线)可以与第二位线(BLB)相关联并且设置在第二位线(BLB)附近，例如在第二位线(BLB)的任一侧上。此外，可以将多条附加浮置辅助线(2条或更多条BL_assist线，以及2条或更多条BLB_assist线)设置为位于位线(BL/BLB)之上或之下(例如在顶部或底部，或在两侧)。在这种情况下，参考SADP光刻，金属布局300B可以在多条线之间具有固定的最小间隔，并且字线(WL)和多条位线辅助线(BL_
assist，BLB_assist)可以具有可变的线宽。

[0027] 在各种实施方式中，参考图2A至图3B，提供本文描述的各种位线辅助方案和技术以用于将附加的线引入金属布局，以便减小位线BL和BLB网的电容。辅助线在图2A至图3B中表示为BL_assist和BLB_assist。通过使靠近位线(BL，BLB)网的辅助线(BL_assist，BLB_assist)浮置，由于串联电容，有效地减小了线之间的侧壁电容。除了减少位线(BL，BLB)网的电容外，当使用SAQP光刻技术时，可以通过加宽那些金属线来降低位线(BL，BLB)和第一电压供应线(VCC/VDD)的电阻。在某些情况下，可以仅将交替的金属限制于最小宽度和SAQP，因此可以将其设置为将最小宽度应用于辅助线(BL_assist，BLB_assist)以及WL和VSS网。而且，在某些情况下，可以用相同的工艺和颜色对位线(BL，BLB)网进行光刻，从而利用该方案和技术保持它们的匹配。

[0028] 另外，在一些实施方式中，除了在读取操作期间使辅助线(BL_assist，BLB_assist)浮置之外，还可以对辅助线(BL_assist，BLB_assist)进行编程以在写入操作期间实现位线写入辅助方案。在这种情况下，写辅助可以如下实现。在第一事件中，金属辅助线可以被预充电至VCC/VDD。在第二事件中，在写入操作期间，可以将位线(BL，BLB)中的至少一条驱动至VSS。在第三事件中，在将VSS位线驱动至低电压状态之后，可以将与VSS位线邻近(或靠近)设置的相应的金属辅助线(BL_assist，BLB_assist)驱动至VSS。在各种情况下，第一事件、第二事件和第三事件可以是任何顺序。这可能导致将相应的金属辅助线(BL_assist，BLB_assist)耦接到位线(BL，BLB)并驱动位线(BL，BLB)电压为负，从而有助于翻转位单元的逻辑(或电压)状态。在下文中参考图5A至图5C更详细地示出和描述了这些方案和技术。

[0029] 图4A至图4D示出了根据本文所述的各种实施方式的具有位线辅助的存储器电路400A、400B、400C、400D的示图。特别地，图4A示出具有位线辅助电路(BL_assist，BLB_assist)的存储器电路400A的图，图4B示出具有用于驱动位线辅助电路(BL_assist，BLB_assist)的写驱动器电路的存储器电路400B的图，图4C示出具有位线辅助电路(BL_assist，BLB_assist)以及电压供应线(VCC/VDD)的存储器电路400C的示意图，图4D示出具有用于驱动位线(BL/BLB)的VCC/VDD驱动器电路的存储器电路400D的示意图。

[0030] 如图4A所示，存储器电路400A包括以行和列排列的位单元(BC[0]，...，BC[n-1])的阵列，并且可通过位线(BL，BLB)和字线(WL[0]，...，WL[n-1])访问每个位单元(BC[0]，...，BC[n-1])。而且，每个位单元(BC[0]，...，BC[n-1])可以被配置为存储至少一个数据比特值(例如，与逻辑“0”或“1”有关的数据值)。位线(BL，BLB)包括第一位线(BL)和作为第一位线(BL)的互补的第二位线(BLB)。存储器电路400A可以包括分别与位线(BL，BLB)相对应的位线辅助线(BL_assist，BLB_assist)。而且，存储器电路400A包括耦接到位线(BL，BLB)的写驱动器(WD_1，WD_2)，其中第一写驱动器(WD_1)经由第一位线(BL)耦接到位单元(BC[0]，...，BC[n-1])，第二写驱动器(WD_2)通过第二位线(BLB)耦接至位单元(BC[0]，...，BC[n-1])。

[0031] 而且，如图4A所示，写驱动器(WD_1，WD_2)可以耦接到位线辅助线(BL_assist，BLB_assist)，位线辅助线(BL_assist，BLB_assist)设置在分别接近(或邻近或靠近)位线(BL，BLB)处，从而在位线(BL，BLB)和位线辅助线(BL_assist，BLB_assist)之间分别形成耦合电容(CC_BL[0]，...，CC_BL[n-1]以及CC_BLB[0]，...，CC_BLB[n-1])。

[0032] 位单元(BC[0]、...、BC[n-1])阵列可以包括以各种配置布置的任意数量的位单元，例如具有任意数量的列以及任意数量的行的多个位单元的二维(2D)存储器阵列，其可以以具有2D索引功能的2D网格图案排列。而且，每个位单元(BC[0]，...，BC[n-1])可以用随机存取存储器(RAM)电路和/或某种其他类型的易失性存储器来实现。例如，每个位单元可以包括多晶体管静态RAM(SRAM)单元，其包括各种类型的SRAM单元，例如，6T CMOS SRAM(如图4A所示)和/或其他类型的互补MOS(CMOS)SRAM单元，例如，每位4T、8T、10T或更多晶体管。如本文所述，存储器电路400A可以在源电压电平(VCC/VDD)下操作，其中电压范围随技术和存储器应用而变化。

[0033] 参考读取操作，位线辅助线(BL_assist，BLB_assist)在读取操作开始之前是浮置的。此外，参考写入操作，位线(BL，BLB)和位线辅助线(BL_assist，BLB_assist)被预充电至VCC/VDD。接下来，将位线(BL或BLB)中的一条位线驱动至VSS(取决于写入逻辑0或逻辑1)。然后，断开或去耦位线驱动器(或位线的写驱动器)。然后，位线辅助线中的一条位线辅助线(与被驱动至VSS的位线BL/BLB邻近的BL_assist或BLB_assist)被驱动至VSS。在某些情况下，由于耦合电容(CC_BL[0]，...，CC_BL[n-1]以及CC_BLB[0]，...，CC_BLB[n-1])直接位于位线(BL，BLB)旁边，并且沿着位线(BL，BLB)的长度，这增强了负位线降低写辅助。

[0034] 如图4B所示，存储器电路400B可以实现为写驱动器电路，例如图4A的第一写驱动器电路(WD_1)和第二写驱动器电路(WD_2)。在一些实现中，写驱动器电路(WD_1，WD_2)可以包括BL写驱动器(402A，402B)和BLB写驱动器(404A，404B)，以及被布置为将数据写到图4A的存储器电路400A的位单元(BC[0]，...，BC[n-1])的各种部件。例如，如图所示，写驱动器电路(WD_1，WD_2)包括被布置为向位线(BL，BLB)提供位线信号以及向位线辅助线(BL_assist，BLB_assist)提供位线辅助信号的n型晶体管(NMOS)、p型晶体管(PMOS)、反相器和延迟器。在某些情况下，在写入操作期间，可以将写驱动器线信号(WDL、WDLB)分别提供给相应的写驱动器(WD_1，WD_2)，以便激活到位线(BL，BLB)的位线信号，并激活到位线辅助线(BL_assist，BLB_assist)的位线辅助信号。

[0035] 参见写入操作，写驱动器线信号(WDL、WDLB)预设为VSS。然后，如果写入逻辑0，则将WDL驱动至VCC/VDD。然后，经过一些延迟后，位线(BL或BLB)中的一条位线被驱动至VSS，并且位线驱动器(NMOS)被切断。然后，位线辅助线中的一条位线辅助线(与被驱动至VSS的位线BL/BLB相邻的BL_assist或BLB_assist)被驱动至VSS。

[0036] 如图4C所示，存储器电路400C与图4A的存储器电路400A类似，其中相似的特征、组件和特性具有相同的范围和操作功能。在图4C中，存储器电路400C包括位线辅助电路(BL_assist，BLB_assist)以及电压供应线(CC_VCC_BL，CC_VCC_BLB)。

[0037] 参考读取操作，位线辅助线(BL_assist，BLB_assist)在读取操作开始之前是浮置的。此外，参考写入操作，位线(BL，BLB)和位线辅助线(BL_assist，BLB_assist)被预充电至VCC/VDD(CC_VCC_BL，CC_VCC_BLB)。接下来，将位线(BL或BLB)中的一条位线驱动至VSS(取决于写入逻辑0或逻辑1)。然后断开或去耦位线驱动器(或位线的写驱动器)和/或VCC/VDD驱动器(VD_1，VD_2)。然后将位线辅助线(BL_assist或BLB_assist)驱动至VSS。在某些情况下，耦合电容(CC_VCC[0]，...，CC_VCC[n-1])直接位于位线(BL，BLB)的旁边，并沿着位线(BL，BLB)的长度，并且该耦合电容可以对写辅助方案和技术提供更有效的负升压(negative boosting)。在其他情况下，存储器电路400C可以分别(即，一个或另一个)或同时提供NBL(负位线写辅助)和/或TVC(瞬态电压崩溃写辅助)，以便改善写辅助。

[0038] 在某些情况下，如图4C所示，VCC/VDD驱动器(VD_1，VD_2)可以耦接到电压供应线(CC_VCC_BL，CC_VCC_BLB)，所述电压供应线被分别设置为邻近(或相邻或靠近)位线辅助线(BL_assist，BLB_assist)，从而分别在电压供应线(CC_VCC_BL，CC_VCC_BLB)和位线辅助线(BL_assist，BLB_assist)之间产生耦合电容(CC_VCC[0]，...，CC_VCC[n-1])。在其他情况下，VCC/VDD驱动器(VD_1，VD_2)可以耦接到电压供应线(CC_VCC_BL，CC_VCC_BLB)，从而被设置为分别邻近(或相邻或靠近)位线(BL，BLB)，从而分别在电压供应线(CC_VCC_BL，CC_VCC_BLB)和位线(BL，BLB)之间产生耦合电容(CC_VCC[0]，...，CC_VCC[n-1])。

[0039] 如图4D所示，存储器电路400D可以被实现为VCC/VDD驱动器电路，例如利用图4C的第一VCC/VDD驱动器电路(VD_1)和第二VCC/VDD驱动器电路(VD_2)。在一些实施方式中，VCC/VDD驱动器电路(VD_1，VD_2)可包括VCC/VDD驱动器(412A，412B)以及被布置为驱动图4C的存储器电路400C中的电压供应线(CC_VCC_BL，CC_VCC_BLB)的各种部件。例如，VCC/VDD驱动器(412A，412B)可以包括至少一个晶体管(例如，p型晶体管(PMOS))连同使用至少一个逻辑门(例如，或门)，所述逻辑门被布置为将来自电压供应(VCC/VDD)的电源信号(CC_VCC_BL，CC_VCC_BLB)提供至电压供应线(CC_VCC_BL，CC_VCC_BLB)提供。在某些情况下，在写入操作期间，可以分别将预设信号(WDL，WDLB)提供给相应的VCC/VDD驱动器(VD_1，VD_2)，以便将电压供应线(CC_VCC_BL，CC_VCC_BLB)预设到VSS(或接地(GND))。接下来，如果正在执行写入操作，则预设信号(WDL，WDLB)中的至少一个上升到VCC/VDD。接下来，切断VCC/VDD驱动器(412A，412B)。

[0040] 图5A至图5C示出了根据本文所述的实施方式的用于提供具有位线辅助的金属布局的方法的工艺流程图。

[0041] 图5A示出了根据本文所述的实施方式的用于提供具有位线辅助的金属布局的方法500A的工艺流程图。

[0042] 应当理解，即使方法500A指示操作执行的特定顺序，在某些情况下，操作的各个特定部分也可以以不同的顺序且在不同的系统上执行。在其他情况下，可以将附加操作和/或步骤添加到方法500A和/或从方法500A中省略。而且，方法500A可以以硬件和/或软件来实现。如果以硬件实现，则方法500A可以用各种组件和/或电路来实现，如本文参考图1A至图4B所描述的。如果以软件实现，则方法500A可以被实现为程序或软件指令进程，其被配置为如本文所述的提供具有位线辅助的金属布局。此外，如果以软件实现，则与实现方法500A有关的指令可以存储在存储器和/或数据库中。例如，具有处理器和存储器的计算机或各种其他类型的计算设备可以被配置为执行方法500A。

[0043] 如参考图5A所述和所示，方法500A可用于制成和/或制造或促使制成和/或制造集成电路(IC)(该集成电路(IC)实现本文所述的与位线辅助各种金属布局方案和技术)和/或各种相关设备、组件和电路。在一些实施方式中，方法500A可以用于读取操作，使用位线辅助线来辅助读取操作。

[0044] 在框510处，方法500A可提供用于集成电路的金属布局，其中金属布局可包括与位线相关联的多条线。所述多条线可以用金属线来实现，并且所述多条线可以提供与以下中的一个或多个相关联的导电路径：高电源(VCC/VDD)、低电源(VSS)和一条或多条字线(WL)。多条线可以具有可变的线宽和/或多条线之间可以具有可变间隔。位线可以指代互补位线，其包括第一位线和与第一位线互补的第二位线。

[0045] 在框512，方法500A可以在多条线和位线之间插入至少一条附加线。所述至少一条附加线可以实现为每条位线至少一条附加浮置线。所述至少一条附加线可以指每条位线至少一条附加辅助线。所述至少一条附加线可以用至少一条辅助线来实现，所述辅助线被设置为在位线之上或之下(例如，顶部或底部，在两侧)。

[0046] 在框514处，方法500A可相对于多条线和位线布置至少一条附加线，以便减小与位线相关联的电容。在一些实施方案中，参考读取操作，辅助线可被配置为浮置，且辅助线还可被配置为在浮置时辅助读取操作。在一些实施方式中，参考写入操作，位线和辅助线可以被顺序地驱动为低，以便在驱动位线和辅助线的同时辅助写入操作。在下文中参考图5B的方法500B更详细地描述了该技术。

[0047] 图5B示出了根据本文所述的实施方式的用于提供具有位线辅助的金属布局的方法500B的工艺流程图。

[0048] 应该理解，即使方法500B指示操作执行的特定顺序，在某些情况下，操作的各个特定部分也可以以不同的顺序且在不同的系统上执行。在其他情况下，可以向方法500B添加附加操作和/或步骤和/或从方法500B省略附加操作和/或步骤。而且，方法500B可以以硬件和/或软件来实现。如果以硬件实现，则方法500B可以用如这里参考图1A-4B所描述的各种组件和/或电路来实现。如果以软件实施，则方法500B可以如本文所述被实现为程序或软件指令进程，其被配置为提供具有位线辅助的金属布局。此外，如果以软件实现，则与实现方法500B有关的指令可以存储在存储器和/或数据库中。例如，计算机或具有处理器和存储器的各种其他类型的计算设备可以被配置为执行方法500B。

[0049] 如参考图5B所述和所示，方法500B可以用于制成和/或制造或促使制成和/或制造集成电路(IC)(该集成电路(IC)实现本文所述的与位线辅助相关的各种金属布局方案和技术)和/或各种相关设备、组件和电路。在一些实施方式中，方法500B可以用于写入操作，使用位线辅助线来辅助写入操作。

[0050] 在框530处，方法500B可以提供用于集成电路的金属布局，其中该金属布局包括多条线和与位线相关联的至少一条附加线。至少一条附加线可以设置在所述多条线和所述位线之间。所述多条线可以用金属线来实现，并且金属线可以提供与以下中的一个或多个相关联的导电路径：高电源(VCC/VDD)、低电源(VSS)和一条或多条字线(WL)。所述多条线可以具有可变的线宽和/或多条线之间可以具有可变间隔。所述至少一条附加线是指每条位线至少一条附加辅助线。所述至少一条附加线可以实现为每条位线至少一条浮置辅助线来实现，并且所述至少一条浮置辅助线可以被设置为在位线之上或之下(顶部或底部，在两侧)。

[0051] 在框532，方法500B可以将位线和所述至少一条附加线从低电压状态预充电到高电压状态。在一些情况下，低电压状态可以指的是0V的低电压(例如，逻辑0状态)，而高电压状态可以指的是＞0V的高电压(例如，逻辑1状态)。

[0052] 在框534处，方法500B可以通过以下操作来经由位线写入位单元：使用位线驱动器将位线中的一条位线驱动至低电压状态，将位线驱动器去耦，然后将至少一条附加线驱动至低电压状态。所述至少一条附加线可以对应于一条位线。可以在将所述一条或多条附加线驱动至低电压状态之前断开(或去耦)位线驱动器。这样，对于写入操作，在将位线驱动至低电压状态之后，与位线相关联的对应的位线辅助线应该被驱动至低电压状态。此外，可以用具有多个晶体管的随机存取存储器(RAM)单元来实现该位单元，该RAM被布置为存储与低电压状态和高电压状态有关的多个逻辑状态。

[0053] 图5C示出了根据本文所述的实施方式的用于提供具有位线辅助的金属布局的方法500C的工艺流程图。

[0054] 应当理解，即使方法500C指示操作执行的特定顺序，在某些情况下，操作的各个特定部分也可以以不同的顺序且在不同的系统上执行。在其他情况下，可以向方法500C添加附加操作和/或步骤和/或从方法500C省略附加操作和/或步骤。而且，方法500C可以以硬件和/或软件来实现。如果以硬件实现，则方法500C可以用如本文参考图1A至图4B所述的各种组件和/或电路来实施。如果以软件实现，则方法500C可以如本文所述被实现为程序或软件指令进程，其被配置为提供具有位线辅助的金属布局。此外，如果以软件实现，则与实现方法500C有关的指令可以存储在存储器和/或数据库中。例如，计算机或具有处理器和存储器的各种其他类型的计算设备可以被配置为执行方法500C。

[0055] 如参考图5C所述和所示，方法500C可以用于制成和/或制造或促使制成和/或制造集成电路(IC)(该集成电路(IC)实现本文所述的与位线辅助相关的各种金属布局方案和技术)和/或各种相关设备、组件和电路。在一些实施方式中，方法500C可以用于读取和写入操作，使用位线辅助来辅助读取和写入操作。

[0056] 在框550处，方法500C可提供具有多条线和与互补位线相关联的一条或多条浮置辅助线的金属布局，其中可将一条或多条浮置辅助线设置在多条线和互补位线之间。所述多条线可以用金属线来实现，所述金属线可以提供与以下中的一个或多个相关联的导电路径：高电源(VCC/VDD)、低电源(VSS)和一条或多条字线(WL)。一条或多条浮置辅助线可以包括每条位线至少一条浮置辅助线，并且所述至少一条浮置辅助线可以被布置为在位线之上或之下(例如，顶部或底部，或在两侧)。在一些实施方式中，如本文所述，浮置辅助线可用于改进读取操作。

[0057] 在框552处，方法500C可在写入操作期间将位线和一条或多条浮置辅助线从低电压状态预充电至高电压状态。在一些情况下，如上所述，低电压状态可以指的是0V的低电压(例如，逻辑0状态)，而高电压状态可以指的是＞0V的高电压(例如，逻辑1状态)。

[0058] 在框554，方法500A可在对位线预充电之后，通过以下操作来经由位线写入位单元：使用位线驱动器将位线中的至少一条位线驱动至低电压状态，将位线驱动器去耦，然后将一条或多条浮置辅助线驱动至低电压状态。可以在将一条或多条浮置辅助线驱动至低电压状态之前将位线驱动器去耦(或断开)。可以用具有多个晶体管的RAM单元来实现位单元，该RAM单元被布置为存储与低压状态和高压状态有关的多个逻辑状态。

[0059] 在一些实施方式中，方法500C还可以包括相对于多条线和位线布置一条或多条浮置辅助线，以便减小与位线相关联的电容。上面参考图2A至图3B在此更详细地描述了该位线辅助方案和技术。

[0060] 本文描述的位线辅助方案和技术的一些优点涉及以下一个或多个。关于功率特性，在位线的预充电和放电中可能消耗大量的存储器动态功率。这样，本文所述的位线辅助方案和技术可以减小位线电容，从而减小动态功率。通过减小位线电容，可以减小位单元的读取电流并保持性能。而且，减小读取电流也可以允许减小位单元的静态功率。此外，关于性能和时序，位线电容的减小可导致更快的存储器读取时间。同样，直接位线耦接可以提供有效的BL写辅助，以改善写容限和写时序。

[0061] 本文描述了方法的各种实施方式。该方法可以包括提供用于集成电路的金属布局，其中所述金属布局包括与位线相关联的多条线。该方法可以包括在所述多条线和所述位线之间插入至少一条附加线。该方法可以包括相对于所述多条线和所述位线布置所述至少一条附加线，以便减小与所述位线相关联的电容。

[0062] 本文描述了方法的各种实施方式。该方法可以包括提供用于集成电路的金属布局，其中所述金属布局包括多条线和与位线相关联的至少一条附加线，并且其中所述至少一条附加线设置在所述多条线和所述位线之间。该方法可以包括将所述位线和所述至少一条附加线从低电压状态预充电到高电压状态。该方法可以包括通过以下操作来经由位线写入位单元：使用位线驱动器将所述位线中的一条位线驱动至低电压状态，将位线驱动器去耦，然后将至少一条附加线驱动至低电压状态，其中所述至少一条附加线对应于所述一条位线。

[0063] 本文描述了方法的各种实施方式。该方法可以包括提供金属布局，所述金属布局具有多条线和与互补位线相关联的一条或多条浮置辅助线，其中，所述一条或多条浮置辅助线设置在所述多条线和所述互补位线之间。该方法可以包括在写入操作期间，将互补位线中的一条互补位线和所述一条或多条浮置辅助线从低电压状态预充电到高电压状态。该方法可以包括：在对互补位线中的一条互补位线预充电之后，通过以下操作来经由互补位线写入位单元：使用位线驱动器将互补位线的一条互补位线驱动至低电压状态，将位线驱动器去耦，然后将一条或多条浮置辅助线驱动至低电压状态。

[0064] 本文描述了方法的各种实施方式。该方法可以包括提供用于集成电路的金属布局，其中所述金属布局包括多条线和与位线相关联的至少一条附加线，并且其中所述至少一条附加线设置在所述多条线和所述位线之间。该方法可以包括将所述位线和所述至少一条附加线从低电压状态预充电到高电压状态。该方法可以包括通过以下操作来经由位线写入位单元：使用位线驱动器将所述位线中的一条位线驱动至低电压状态，将高电源(VCC/VDD)去耦，然后将至少一条附加线驱动至低电压状态，其中所述至少一条附加线对应于所述一条位线。

[0065] 应当意图的是，权利要求的主题不限于本文提供的实施方式和说明，而是包括那些实施方式的修改形式，其包括根据权利要求的实施方式的部分以及不同实施方式的元件的组合。应该理解在任何这种实现的开发中，如在任何工程或设计项目中，必须做出许多实现特定的决定以达到开发者的特定目标，例如服从与系统相关和业务相关的约束，这可能在实现之间不同。此外，应理解这种开发尝试可能是复杂的并消耗时间的，但依然是具有本公开的益处的本领域普通技术人员惯用的设计、制作和制造。

[0066] 已经详细参考了各种实现，其示例在附图和图中示出。在下面的详细描述中，阐述了许多具体细节以提供对本文提供的公开的透彻理解。然而，本文提供的公开可以在没有这些具体细节的情况下实施。在一些其他实例中，没有详细描述公知的方法、过程、、电路和网络，以避免不必要地使实施例的细节模糊不清。

[0067] 还应当理解，虽然本文可以使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用来将元件彼此区分。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。第一元件和第二元件二者分别是元件，但是它们不被认为是相同的元件。

[0068] 本文提供的本公开的描述中使用的术语是为了描述特定实现的目的，并不旨在限制本文提供的公开。除非上下文另有明确说明，否则如本文提供的公开的描述和所附权利要求中使用的，单数形式“一”、“一个”和“所述”也旨在包括复数形式。如本文所使用的术语“和/或”是指并且包括一个或多个相关联的所列项目的任何一个和所有可能的组合。术语“包括”、“包含”、“含有”和/或“具有”在本说明书中使用时，指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是并没有排除一个多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。

[0069] 如本文所使用的，取决于上下文，术语“如果”可以被解释为意指“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定”或“如果检测到[所陈述的条件或事件]”可以被解释为意指“在确定时”或“响应于确定”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。术语“上”和“下”；“更高”和“更低”；“向上”和“向下”；“下面”和“上面”；以及指示在给定点或元件上方或下方的相对位置的其他类似术语可结合本文所述的各种技术的一些实现来使用。

[0070] 虽然前述内容针对本文所描述的各种技术的实施方式，但可以根据本文的公开内容设计其他及进一步的实施方式，其可以由后面的权利要求确定。

[0071] 尽管已经以对结构特征和/或方法动作特定的语言描述了主题，但是应当理解的是，在所附权利要求中限定的主题不必受限于上面描述的特定特征或动作。相反，上面描述的特定特征和动作是作为实现权利要求的示例形式而公开的。

标题	发布/更新时间	阅读量
用于制造运动平面的引导模块	2020-05-11	275
图像处理方法及相关产品	2020-05-08	854
渠道衬砌混凝土现浇方法及非直线型渠道衬砌施工方法	2020-05-08	57
一种小尺寸动圈式超低频水声换能器	2020-05-08	315
一种实时音频驱动的虚拟人物口型同步控制方法	2020-05-08	702
一种五轴数控机床整体叶轮自适应加工方法	2020-05-08	218
重建图像数据集的方法、装置、计算机程序和数据载体	2020-05-08	783
金属布局技术	2020-05-08	100
院内致命性消化道再出血预测关键指标的智能筛选方法	2020-05-08	559
一种可低温环境下介质损耗稳定的变压器高压套管	2020-05-08	768

金属布局技术

金属布局技术

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：