전압원 인버터에서 ＤＣ 버스 리플 효과를 감소시키기 위한 변형된 공간 벡터 펄스폭 변조 기술{MODIFIED SPACE VECTOR PULSE WIDTH MODULATION TECHNIQUE TO REDUCE DC BUS RIPPLE EFFECT IN VOLTAGE SOURCE INVERTERS}

본 발명의 기술 분야는 전기 전동기 제어에 관한 것이다.

AC-DC-AC 형의 전력 변환기는 전동기 드라이브와 전원 장치에 폭넓게 사용된다. 이 AC-DC-AC 변환기는 DC 전압 링크를 따르는 정류기-인버터 시스템으로 구성된다. DC 링크는 일반적으로 적절한 인버터 동작을 위해 요구되는 심한 리플이 없는 DC 버스 전압을 공급하는 큰 전해 커패시터를 갖추고 있다. 그러나, 이 DC 링크 커패시터는 산업 환경에서 계속해서 관심의 대상이 되는 크고, 무거우며, 그리고 값비싼 소자이다. 더군다나, DC 버스 커패시터는 시스템 신뢰도의 저하에 있어서 중요한 요소이다. 이것은 이 DC 링크 커패시터의 요구된 크기를 줄이는 많은 연구를 위한 동기 유발을 목표로 해왔다.

보고 되어온 수많은 기술들은 링크 커패시터의 완전한 제거, 또는 그것의 크기의 감소를 목표로 해왔다. 이 방법들의 구현은 잘 알려져 있고 매우 단순하며, 용이한 정류-인버터 전력 회로 구성에 있어 상당한 변화를 요구해 왔고, 시스템 안정성을 위해 추가된 복잡한 제어 회로를 포함해 왔다. 특정한 구현은 오히려 값비싼 부동 소수점 디지털 신호 처리 소자의 사용을 포함해 왔다. 일반적으로, 이들 해결책은 환풍기, 송풍기, 및 펌프와 같은 저가이며, 부피가 큰 장치에는 사용할 수 없다.

펄스폭 변조 (PWM) 기법은 전력 변환 장치의 성능과 신뢰도를 개선하기 위하여 오랫동안 사용되어 왔다. 과거 10년간 그러한 장치들은 끊임없이 개선되어 왔지만 아직 신뢰도 문제뿐만 아니라 커패시터의 크기와 비용 문제는 아직 과제로 남아있다. 본 발명은 PWM 기법을 독특하게 변형하여 전력 변환 장치의 다른 레벨 개선을 제공한다.

전력 인버터에 적용된 것과 같은 기본 형태의 PWM은 도1 - 종래의 3상 전압원 인버터 개략도 - 에 도시된다. 다이오드 브리지 정류 회로(구성요소 151, 152, 153, 및 154)는 AC 전력원(140)으로부터 그 전력 입력을 수신하고, 그것의 출력은 DC 링크 커패시터(150)에 의해 부분적으로 필터링된다. 위상A, 위상B, 및 위상C 인버터 출력은 N-채널 MOSFET 트랜지스터(100 내지 102 및 110 내지 112)로 구성된 인버터로부터 유도된다. 이 출력 신호들은 3개의 노드(190, 191, 및 192)에 나타난다. 트랜지스터(100 내지 102 및 110 내지 112)의 게이트로 적절한 드라이브 신호들을 제공하는 것이 적절한 인버터 출력 전압을 생성하기 위한 관건이다. 다이오드(160 내지 162 및 170 내지 172)는 인버터 트랜지스터(100 내지 102 및 110 내지 112)의 드레인-소스에서 역전압의 어떠한 발생을 제한하도록 작용한다.

인버터 스위칭 함수에 관련한 기본적인 PWM 방정식, 특히 인버터 트랜지스터(100 내지 102 및 110 내지 112)의 게이트에서의 게이팅 신호가 지금부터 설명될 것이다. SW1, SW2, 및 SW3을 인버터 스위칭 함수라고 하자. 스위칭 함수의 퓨리에 급수 전개는 다음과 같이 쓰여질 수 있다.

여기서 ω _i 는 인버터 동작 주파수이다. 임의의 PWM 방식에 대한 스위칭 함수는 기본적인 주파수 성분,(n=1), 및 더 높은 순서의 고조파로 구성된다. 리플이 없는 dc 버스 전압(V _i = V _DC )에 대하여, 중성 출력에 대한 인버터 라인의 전압은 수학식 2로 주어진다.

인버터 출력에서의 선간 전압은 수학식 3으로 주어진다.

수학식 3으로부터, 출력 전압은 단지 스위칭 함수에 존재하는 기본적이고 더 높은 차수의 고조파를 포함한다는 것은 분명하다. 그러나, 인버터의 DC 버스 전압의 리플 성분은 AC 출력 전압에 영향을 끼칠 것이다.

리플 성분의 영향을 이해하기 위하여, 보다 작은 커패시터가 DC 링크에서 사용될 때의 경우와 마찬가지로 DC 버스 전압에 리플이 없는 경우를 고려하자. DC 전압은 사인곡선(sinusoidal) 모양으로 변화하는 주파수(ω _t ), 및 크기 k%V _DC 의 다양한 성분을 포함한다고 가정하자. 그러면 인버터 입력 전압은 수학식 4와 같이 표현된다.

중성 인버터 출력에 대한 전압은 방정식(2)로부터 계산될 수 있고, 수학식 5로 주어진다.

인버터 라인 전압은 수학식 3 및 5로부터 얻을 수 있으며, 수학식 6으로 주어진다.

수학식 6으로부터 DC 버스 전압 변화는 스위칭 함수 (SW)에 존재하지 않는보다 낮은 순서의 고조파 (ω _i - nω _i )와 (ω _i - nω _i )의 존재로인해 출력 전압에 큰 영향을 끼친다는 것은 명백하다.

DC 버스 전압 요동을 방지하기 위하여, PWM 스위칭 함수는 카운터 변조가 인버터 제어에 도입되도록 변경될 필요가 있다. 위에 설명된 실례에 대한 변경된 스위칭 함수는 수학식 7과 같다.

수학식 5를 사용하면, 인버터 라인 중성 전압은 수학식 8이 된다.

수학식 7의

수학식 9는 DC 버스 전압의 리플 성분을 갖는 인버터 라인 전압을 나타낸다. 그러나, 수학식 9는 DC 버스 전압이 리플이 없는 것으로 가정되는 수학식 2와 동일하다. 그러므로, 제안된 기술을 이용하므로써, 예를 들어 인버터 스위칭 함수(SW)를 적절하게 변경시키므로써, DC 버스 전압 리플 성분에 대한 역성이 달성될 수 있다. 본 발명에 있어서, 종래의 공간 벡터 PWM 기술은 그 목적에 맞도록 변형된다.

종래 기술: 공간 벡터 펄스폭 변조 (PWM)

PWM의 가장 일반적인 방법중의 하나는 인버터 전압의 '공간 벡터'를 기초로 한다. 라인-중성 전압의 공간 벡터는 도 2에 도시된다. 이 8개의 벡터들은 표 1에 설명된 8개의 인버터 상태를 참조하면 이해될 수 있을 것이다. 각각의 인버터 상태는 인버터 스위칭 트랜지스터(100 내지 102)의 상태의 단일 결합을 나타낸다. 이들 트랜지스터들중 임의의 한개, 두개 또는 세개 모두는 표 1에 주어진 8개의 가능한 결합에서 '온'이 될 것이다. 각각의 상보 트랜지스터(110 내지 112) 상태는 그 반대이다. 예를 들어, 트랜지스터(100)가 '온'이라면, 트랜지스터(110)는 '오프'이고, 상보 트랜지스터 쌍인(101)과 그 상보인 (111), 및 트랜지스터(102)와 그 상보인 (112)에 대해서도 마찬가지다. 도 2의 8개의 벡터들은 표 1의 순시 인버터 상태에 관련한다.

임의의 전압(v ^* )이 도 1의 3상 전압원 인버터에 의해 발생되는 것으로 가정하자. 도 2의 공간 벡터(PWM)도는 그러한 인버터 라인-중성 전압의 공간 벡터들을 도시한다. 도 2의 전압원 인버터는 총 8개의 상태를 발생시킬 수 있다. 이 상태들 중 6개(v ₁ ~ v ₆ )는 제로가 아닌 벡터이다. 나머지 벡터들(v ₁ 및 v ₆ )은 제로 상태이다. 그들은 단지 3개의 상부(또는 하부) 인버터 스위치들이 '온'일 때에만 발생할 수 있다. 한 개의 트랜지스터(100, 101 또는 102) 또는 임의의 2개의 트랜지스터들(100 및 101 또는 101 및 102, 또는 102 및 103)이 '온'상태에 오버랩되는 것이 허용된다면, 인버터와 이 벡터들에 의해 생성될 수 있는 벡터(v ₁ ~ v ₆ )만이 기준 벡터라 불리운다. 3개의 트랜지스터(100, 101, 및 102)가 모두 '오프'인 경우, 또는 3개의 트랜지스터(100, 101, 및 102)가 모두 '온'인 경우는 널(null) 벡터(v ₀ ~ v ₇ )의 경우에 대응한다.

영이 아닌 기준 벡터는 사이클을 6개, 60°간격 섹터로 분배한다. 임의의 주어진 섹터에 위치하는 요구된 전압(v*)은 그 섹터를 구성하는 2개의 인접한 기준 벡터들(v _x 및 v _y )과 수학식 10에 도시된 바와 같은 이들 2개의 영벡터들중 하나의 선형 결합으로 근사화된다.

여기서, v _z 는 영벡터이고, d _x , d _y , 및 d _z 는 한개의 PWM 사이클내의 상태(X, Y, 및 Z)의 듀티비를 나타낸다. 도 2에서 기준 전압 v ^* 은 v _x = v ₄ 와 v _y = v ₆ 인 섹터내에 위치해 있다. 그러므로, 요구된 기준 전압은 상태(4 및 6 또는 0 및 7)의 적절한 결합으로 생성될 수 있다. 상태 듀티비는 스위칭 간격의 기간대 기간의 비로 정의된다. 그러므로 수학식 11과 같다.

도 1의 벡터 v ^* 에 대해, 수학식 10은 수학식 12로 쓰여질 수 있다.

여기서 M은 변조 지수이고,

_DC 를 취하면, 다음의 섹터들은 다음과 같이 쓰여질 수 있다.

수학식 13 내지 15를 수학식 12에 대입하면

이고 수학식 15 및 16을 d _x 와 d _y 에 대해 풀면

이고 방정식(11)은 v _z 벡터의 기간을 제공한다.

수학식 18 내지 20의 간단한 대수식은 인버터의 연속적인 논리 상태의 듀티 비가 실시간으로 계산되도록 한다.

본 발명은 전원과 전동기 드라이브 응용에서 다상 인버터 동작을 개선시키는 변형된 공간 벡터 펄스폭 변조(PWM) 기술을 개발하고, 일반적으로 DC 버스 전압 라인상에서의 리플을 필터링하기 위해 요구되는 비싸고 대용량 커패시터의 크기의 감소를 허용하면서 이 개선된 성능을 제공한다.

수학식 1 내지 20에 주어진 공간 벡터 펄스폭 변조의 상기 수학적인 기술은 인버터 DC 버스 전압 'stiffness' 품질을 갖는다는 가정 즉, 이 요동이 없다는 가정을 한다. 이것은 실제 경우에 그렇수 있고 그렇지 않을 수도 있다. 이것은 특히 작은 DC 버스 커패시터가 사용되고 DC 버스 전압이 확실하게 리플이 없을때 그렇다. 공간 벡터 PWM의 변형된 형태를 구현하기 위한 방정식은 본 발명이 DC 버스 전압 리플의 영향을 최소화하기 위하여 시스템 듀티 사이클의 계속적인 갱신을 초래하는 변형된 듀티 사이클 값에 대한 표현을 포함한다. 본 발명의 시스템도는 DC 버스 전압 리플의 측정이 주어진 커패시터 크기에 대해 리플 영향을 감소시키는 작용을 하도록, 순시 시스템 듀티 사이클을 변경하기 위해 컨트롤러 장치를 통하는 피드백에 의해, 교정을 하기 위하여 어떻게 사용되는지를 도시한다.

도 1은 종래 기술에 따르는 종래의 3상 전압원 인버터 회로 구성을 도시한 도.

도 2는 종래 기술에 따르는 도 1의 것과 같은 3상 전압원 인버터와 관련한 공간 벡터를 도시한 도.

도 3a 내지 도 3d는 DC 전압 버스와 종래의 변형되지 않은 PWM 인버터 드라이브에서 리플이 없는 이상적인 경우에 대한 도 1의 인버터 회로의 시뮬레이트된 응답을 도시한 도.

도 4a 내지 도 4d는 DC 전압 버스와 종래의 변형되지 않은 PWM 인버터 드라이브에서 20% 리플의 이상적이지 않은 경우에 대한 도 1의 인버터 회로의 시뮬레이트된 응답을 도시한 도.

도 5a 내지 도 5d는 본 발명의 규칙(수학식24 및 25)에 따라 변경된 DC 전압 버스와 PWM 인버터 드라이브에서 20% 리플의 이상적이지 않은 경우에 대한 도 1의 인버터 회로의 시뮬레이트된 응답을 도시한 도.

도 6은 전동기 드라이브 또는 전원 장치에서 사용하기 위한 다상 전압원 인버터에서의 사용을 위하여 변경된 공간 벡터 PWM 기법의 본 발명의 시스템의 블럭도.

<도면의 주요 부분에 대한 부호의 설명>

700 : 아날로그 신호

701 : 기준 전압

702 : 순시 속도/위치 피드백 신호

703 : 커패시터

705 : 3상 AC 유도 전동기

708 : 속도/위치 피드백 신호

710 : 디지털 신호 프로세서

공간 벡터 PWM의 변형된 형태를 구현하기 위하여 필요한 방정식은 다음과 같이 개발된 변형된 듀티-사이클 값에 대한 표현이다. DC 버스 전압 리플은 안정적인 값으로 유지되지 않기 때문에, 실제의 DC 버스 전압 V _ripple 이 다음식으로 표현될 수 있다고 가정하는 것은 도움이된다.

여기서, V _DC 는 요구된 DC 버스 전압, V _ripple 은 실제의 DC 버스 전압이고, K _ripple 은 리플 팩터이다. K _ripple 은 순시 DC 버스 리플에 따라 변화한다.

이 팩터(K _ripple )는 다른 상태의 듀티비를 변형하기 위해 이용된다. DC 리플 보상후 이 듀티비를 d _{x_new} 및 d _{y_new} 로 표시하면, 수학식 16 및 17은 다시 수학식 22 및 23으로 기술될 수 있다.

수학식 22 및 23을 d _{x_new} 및 d _{y_new} 에 대해 풀면, 다음과 같이 주어진다.

분명한 것은 새로운 듀티비는 인버터 DC 버스에 존재하는 DC 리플의 범위에 의해 변경된다는 것이다. 이 듀티비는 DC 버스 전압 리플의 영향을 최소하하기 위하여 본 발명의 시스템에서 계속적으로 갱신된다.

본 발명의 기술 효과는 인버터 회로의 컴퓨터 시뮬레이션의 결과(도 3a 내지 도 3d, 도 4a 내지 도 4d, 및 도 5a 내지 도 5b)로 보여질 수 있다. 도 3a 내지 도 3d의 시뮬레이션에 있어서, 파형(b)의 23개의 삼각파의 피크치는 리플 전압 신호의 표본화 비율을 나타내고, 파형(b)의 사인파는 변조 신호를 나타낸다. 파형(c)은 인버터 라인 전압 출력의 주파수 수펙트럼을 나타낸다. 파형(d)은 이상적인 경우에 주파수 스펙트럼이 인버터 라인 전압상의 리플 성분에 대응하는 저차수 고조파는 제외하고 주파수 스펙트럼이 삼각파에 상응하는 기본 주파수와 주파수 스펙트라(기본적인 사인 주파수의 23개와 고차 고조파)를 포함하는 것을 도시한다.

도 3a 내지 도 3d의 이상적인 경우와 도 4a 내지 도 4d의 경우는 대조적으로 20%의 리플이 발생한다. 인버터 게이트 입력에 인가되는 표준의 변경되지 않은 PWM 구동 신호로, 리플 전압의 영향은 도 4a 내지 도 4d의 파형(d)에 도시된 주파수 스펙트럼 그래프로 보여질 수 있다. 기본 주파수 범위와 기본 주파수 사인곡선모양의 보다 저차수의 고조파의 성분은 이제 분명하고(도 4d에 500으로 명시된 왜곡을 참조), 23번째 고조파는 인버터 라인 전압 출력에 여전히 존재한다.

도 5a 내지 도 5d는 본 발명의 수학식 14 및 25로부터 계산된 요구된 PWM 구동 입력과 동일한 PWM 인버터 구동 입력이 효과적인 리플 효과 취소에 적용될 수 있는 경우를 도시한다. 주파수 스펙트럼 성분은 단지 기본적인 주파수 범위와 23번째 고조파 범위를 도시하고 '왜곡' 또는 '리플'의 영향은 없다. 이것들은 변형된 PWM에 의해 방지되고 완전한 리플-효과 취소의 결과를 가져다 준다.

전동기 제어 장치용으로 설계된 저가의 고정점 DSP, 디지털 신호 프로세서 TMS320F240은 본 발명의 변형된 PWM 기법을 적용하기 위한 수단을 제공한다. 이것은 그것의 '이벤트 타이머 출력'에서 발생되는 DSP로부터의 적당한 신호로 도 1의 각각의 트랜지스터(100, 101, 102, 110, 111, 및 112)의 인버터 입력 게이트(120, 121, 122, 130, 131, 및 132)를 구동하므로써 달성될 수 있다.

도 6은 본 발명의 실시예 - 변형된 PWM 기법으로 구동되는 3상 AC 유도 전동기(705) - 를 도시한다. 도 1에 도시된 부분은 도 6에 동일한 참조 번호로 주어진다. 본 발명은 양호하게는 TEXAS INSTRUMENTS TMS320F240 DSP(710)상에서 구현된다. 이 DSP(710)는 8개의 채널의 아날로그-디지털 변환 입력과 복수개의 이벤트 카운터/타이머를 포함한다. DSP(710)는 순시적으로 리플 성분을 포함하는 라인 전압 출력(700)으로부터 아날로그 신호를 수신한다. 이 신호(700)는 상대적으로 작고, 낮은 가격의 커패시터(703)를 통해 필터링된 불필요한 리플 전압 성분을 포함한다. 커패시터(703)는 양호하게는 대용량 커패시터로 필터링되어 사용된 전해 커패시터보다 더 높은 신뢰도를 갖는다. 이 신호는 제1 아날로그-디지털 변환 입력(ADC0)에 인가된다. 제어 속도를 입력하기 위하여 사용되는 기준 전압(701)은 제2 아날로그-디지털 변환 입력(ADC1)에 공급된다. 제2 아날로그-디지털 변환 입력(ADC3)은 속도/위치 피드백 센서(708)로부터 속도/위치 피드백 신호(702)를 수신한다. 디지털 신호 프로세서(710)는 입력 리플 신호의 아날로그-디지털 변환으로부터의 수학식 24 및 25에 따라 요구되는 순시 듀티비를 내부적으로 계산하고, '이벤트 관리자' 출력 (704)에 요구된 인버터(PWM) 구동 장치를 공급한다. 접속은 명확성을 위하여 도 6에 도시되지 않는다. 이 '이벤트 관리자' 출력은 앞서 설명된 바와 같이 전동기(705)에서 3상 구동장치를 제어하기 위하여 N 채널 MOSFET 트랜지스터(100 내지 102 및 110 내지 112)의 게이트에 인가된다. 그러므로, 이 인버터 입력은 라인 전압의 리플 성분의 영향을 제거하도록 동작하는 속도/위치 피드백 신호(702)로부터의 '폐루프'의 일부가 된다. 속도 기준 전압을 따르는 전동기 속도의 폐루프 피드백 제어는 공지되어 있고 본 기술분야에서 잘 이해되며, 여기에 더 설명될 필요가 없다는 것에 유의해야 한다. 이것은 링크 필터링 회로에서 높은값 전해 커패시터를 사용할 필요가 없이 왜곡이 없는 전압을 발생시킨다. 필터링 문제에 대한 DSP(710)과 변형되지 않은 전압원 인버터 해결책은 부동 소수점 프로세서가 요구되고 도 1의 종래의 간단한 전압원 인버터 회로에 부가된 상당한 복잡성이 있는 변형된 인버터 구동장치의 다른 제안된 버전과는 대조적이다.

본 발명에 따르면, 전원과 전동기 드라이브 응용에서 다상 인버터 동작을 개선시키는 변형된 공간 벡터 펄스폭 변조(PWM) 기술을 개발하고, 일반적으로 DC 버스 전압 라인상에서의 리플을 필터링하기 위해 요구되는 비싸고 대용량 커패시터의 크기의 감소를 허용하면서 이 개선된 성능을 제공하는 효과가 있다.