技术领域
[0001] 本实用新型涉及
半导体技术领域，特别是涉及到一种基于平面螺型结的耐高压元件。
背景技术
[0002] 根据泊松方程，电势空间变化梯度等于
电场空间强度，电场空间变化梯度等于空间电荷浓度。对于一种需要承受
电压的结构，其
电极两端所能承受的最大电压受限于材料本身的临界电场，以及施加电压后其内部的电场分布。在通常的耐压结构设计中，电场线方向为某一特定的方向，欲获得更高的耐压，就需要更厚的材料。导致高耐压器件体积较大，材料成本较高。
[0003]
[0004] 为电势，ρ为电荷
密度，ε0为
真空介电常数，εr为相对介电常数。
[0005] 通过设计掺杂区与绝缘区的结构，使得电场线按照电势下降最快的方向即螺型路径分布，通过扩展
空间电荷区的长度，使电场线路径长度增加，可达到耐受高压的目的。传统的耐高压元件获得更大耐压特性的方法为改变材料的厚度或直接更换不同性质的材料，传统的方法存在几个缺点，一是耗尽区窄，容易形成区域性的电荷堆积，造成局部
结温过高，容易导致击穿、漏电，同时会缩短器件的使用寿命；二是增加材料厚度，导致成本升高，同时也增加了器件工艺制作的难度。传统器件电场线如图1。
[0006] 半导体应用至今，许多专家和学者均致
力于改善上述问题，通过不断的增加材料厚度或直接更换性能更好的材料试图获得更佳的耐压特性，但上述方法始终也只是通过改变材料自身的物理特性来达到更大承压的目的，并未高效地解决问题。实用新型内容
[0007] 本实用新型针对
现有技术中存在的上述技术问题，提供了一种基于平面螺型结的耐高压元件，通过器件的内部结构来实现扩展耗尽区长度，进而达到衰减电场，耐受高压的目的，从而在相同的材料厚度下更为高效地达到了耐受更强的高压的目标，电场线成折叠的曲线。在
PN结中通过增加电场线的路径，扩展耗尽区的长度，进而提高了器件的耐压特性。
[0008] 本实用新型为解决公知技术中存在的技术问题所采取的技术方案是：
[0009] 本实用新型的
发明目的是提供一种基于平面螺型结的耐高压元件，至少包括：
[0010] 单晶
硅片(1013)，所述单晶
硅片的厚度范围是400um～600um；
[0011] 位于
单晶硅片(1013)上表面的第二导电类型轻掺层(1022)和第一绝缘层(1011)；所述第二导电类型轻掺层(1022)成螺旋结构；所述第一绝缘层(1011)位于第二导电类型轻掺层(1022)的两侧；
[0012] 位于第二导电类型轻掺层(1022)一端的第一导电类型重掺杂层(1021)；
[0013] 位于第二导电类型轻掺层(1022)另一端的第二导电类型重掺层(1023)；
[0014] 与所述第一导电类型重掺杂层(1021)连通的第一电极；
[0015] 与所述第二导电类型重掺层(1023)连通的第二电极；所述第二导电类型轻掺层(1022)、第一绝缘层(1011)、第一导电类型重掺杂层(1021)和第二导电类型重掺层(1023)位于同一平面内；所述第一电极垂直于上述平面；所述第二电极垂直于上述平面；
[0016] 位于所述平面上的第二绝缘层(1012)。
[0017] 进一步：上述第一导电类型重掺杂层(1021)为P型或N型或肖特基金属层。
[0018] 进一步：上述第二导电类型重掺层(1023)为P型或N型或肖特基金属层。
[0019] 进一步：所述第二导电类型轻掺层(1022)为P型或N型。
[0020] 进一步：上述第一电极和/或第二电极为Al或Ti或Ni或Ag或Cu或Au或W或多个组合。
[0021] 本实用新型具有的优点和积极效果是：
[0022] 通过采用上述技术方案，本实用新型通过改变掺杂层的工艺线宽、长度和周期，扩展耗尽区的等效长度，即可得到不同的耐压值。本实用新型中器件连接电极的部分具有重掺杂提供复合大量载流子以扩大耗尽层长度的功能，可以快速耗尽轻掺层自由载流子，扩展耗尽区长度的作用或器件连接电极的部分为肖特基金属，由于逸出功比半导体大，可以快速耗尽轻掺层自由载流子，扩展耗尽区长度；本实用新型通过控制掺杂的浓度和掺杂半导体材料的结构来扩展半导体内空间电荷区的长度，从而实现对电场线走向的控制，在有限的芯片长度上实现更宽的空间电荷区，以得到更大的
耐受电压。不同于传统的耐压器件改变材料的厚度来获得高耐受电压，本
专利可利用将
基板间
离子注入轻掺杂层，制作沟槽进行绝缘层的填充；或
水平堆叠掺杂层和绝缘层，以形成等效的更宽的螺型空间电荷区。螺型平面导电通路连接
侧壁电极(如Ti Ni Cu Au等)，可达到更快的相应速度。
附图说明：
[0023] 图1是传统器件电场线图；
[0024] 图2是本实用新型优选
实施例的器件电场线图；
[0025] 图3是本实用新型优选实施例的局部结构图，用于显示第一绝缘层和第二导电类型轻掺层的结构和
位置关系；
[0026] 图4是本实用新型优选实施例的局部结构图，用于显示第二导电类型重掺层的位置；
[0027] 图5是本实用新型优选实施例的局部结构图，用于显示电极的位置；
[0028] 图6是本实用新型图5的A-A截面图；
[0029] 图7是本实用新型步骤一得到的产品结构图；
[0030] 图8是本实用新型步骤二得到的产品结构图；
[0031] 图9是本实用新型步骤三得到的产品结构图；
[0032] 图10是本实用新型步骤四得到的产品结构图；
[0033] 图11是本实用新型步骤五得到的产品结构图；
[0034] 图12是本实用新型步骤六得到的产品结构图；
[0035] 图13是本实用新型步骤七得到的产品结构图；
[0036] 图14是本实用新型步骤八得到的产品结构图；
[0037] 图15是本实用新型步骤九得到的产品结构图；
具体实施方式
[0038] 为能进一步了解本实用新型的实用新型内容、特点及功效，兹例举以下实施例，并配合附图详细说明如下：
[0039] 如图2至图6所示，本实用新型公开了一种基于平面螺型结的耐高压元件，包括：
[0040] 单晶硅片1013，所述单晶硅片的厚度范围是400um～600um；
[0041] 位于单晶硅片1013上表面的第二导电类型轻掺层1022和第一绝缘层1011；所述第二导电类型轻掺层1022成螺旋结构；所述第一绝缘层(1011)位于第二导电类型轻掺层1022的两侧；
[0042] 位于第二导电类型轻掺层1022一端的第一导电类型重掺杂层1021；
[0043] 位于第二导电类型轻掺层1022另一端的第二导电类型重掺层1023；
[0044] 与所述第一导电类型重掺杂层1021连通的第一电极；
[0045] 与所述第二导电类型重掺层1023连通的第二电极；所述第二导电类型轻掺层1022、第一绝缘层1011、第一导电类型重掺杂层1021和第二导电类型重掺层1023位于同一平面内；所述第一电极垂直于上述平面；所述第二电极垂直于上述平面；
[0046] 位于所述平面上的第二绝缘层1012；在上述优选实施例中：
[0047] 第二导电类型轻掺层1022的截面为矩形或梯形，第二导电类型轻掺层1022的底部可以是直线也可以是弧线；
[0048] 第一绝缘层1011的材料包括但不限于
氧化硅、氮化硅等；
[0049] 第二绝缘层1012的材料包括但不限于氧化硅、氮化硅等；
[0050] 第一导电类型重掺杂层1021为P型或N型或肖特基金属层；
[0051] 第二导电类型轻掺层1022为N型或P型或第二导电类型轻掺层(P型)；
[0052] 第二导电类型重掺层1023为P型或N型或第二层肖特基金属层；
[0053] 金属电极103(第一电极和第二电极)的材料为Al或Ti或Ni或Ag或Cu或Au或W及其组合。
[0054] 请参阅图7至图15，一种基于平面螺型结的耐高压元件的制造工艺，包括如下步骤：
[0055] 步骤一：选取单晶硅片1013；
[0056] 步骤二：采用热氧化或
化学气相沉积法，在所述单晶硅片上表面生长200nm的第一绝缘层1011；
[0057] 步骤三：在第一绝缘层上表面
光刻凹槽A，再利用湿法或
等离子体轰击凹槽A，所述凹槽A的形状与第二导电类型轻掺层1022的形状相同；所述凹槽A的位置与第二导电类型轻掺层1022的位置重合；
[0058] 步骤四：利用热扩散、离子注入或
外延工艺，在凹槽A内生长轻掺杂的P型或N型第13 15
二导电类型轻掺层1022，掺杂浓度为1.5×10 ～1.5×10 ；
[0059] 步骤五：在第二导电类型轻掺层1022的两端分别光刻凹槽B，再利用湿法或等离子体轰击凹槽B；
[0060] 步骤六：利用热扩散、离子注入或外延工艺，在一个凹槽B内生长重掺杂的N型或P型第一导电类型重掺杂层1021，掺杂浓度约为1.5×1019；
[0061] 步骤七：利用热扩散、离子注入或外延工艺，在另一个凹槽B内生长50nm～100nm P型或N型第二导电类型重掺层1023，掺杂浓度为1.5×1013～1.5×1015；
[0062] 步骤八：利用热氧化或化学气相沉积法，在第一导电类型重掺杂层1021和第二导电类型重掺层1023上生长第二绝缘层1012，作为保护层；
[0063] 步骤九：制作电极103，所述电极103包括第一电极和第二电极。
[0064] 以上对本实用新型的实施例进行了详细说明，但所述内容仅为本实用新型的较佳实施例，不能被认为限定本实用新型的实施范围。凡依本实用新型
申请范围所作的均等变化与改进，均应仍归属于本实用新型的专利涵盖范围之内。
