技术领域
[0001] 本
发明属于集成电路和光电技术领域，具体涉及一种读出电路(Read Out Integrated Circuit,ROIC)中带时钟门控的数据读出接口电路。
背景技术
[0002] 三维成像技术分为扫描式和无扫描式，其中扫描式的代表为扫描
激光雷达器，因在成像
分辨率、速度与
精度上仍然存在不足，限制了三维成像技术的应用；而无扫描三维成像技术通过同时探测空间中各点的三维信息，弥补了以上不足。近年来，随着
电子技术与工艺
水平的提高，基于
光子飞行时间(Time Of Flight,TOF)的无扫描成像技术飞速发展。
[0003] 根据TOF测距技术，单光子
雪崩
二极管(Single Photon Avalanche Diode,SPAD)探测阵列可测得单光子往返被测目标的距离信息。为了实现探测器
信号的提取、读出及前端处理，需要配套的读出电路(Read Out Integrated Circuit,以下简称ROIC电路。ROIC电路主要由检测雪崩信号的接口电路、测量光子飞行时间的时间数字转换(Time To Digital Converter,TDC)电路与数据读出接口组成。其中在对ROIC电路中数据读出接口电路的设计中，由于单光子
雪崩二极管SPAD阵列的规模通常十分庞大，需要读出的数据量也相应巨大，如果使用高速的时钟，则可以快速读出，但会消耗大量功耗，不利于低功耗与小型化应用，反之，则需要更长的时间读出。
发明内容
[0004] 针对上述传统ROIC电路中的数据读出接口电路难以在速度和功耗之间实现平衡的不足之处，本发明提出一种带时钟门控的数据读出接口电路，使用移位寄存器结合时钟门控(Shift Clock-Gating,SCG)技术，解决了数据读出接口电路在读出速度与功耗的折中问题。
[0005] 本发明的技术方案如下：
[0006] 带时钟门控的数据读出接口电路，适用于
单光子雪崩二极管探测阵列，所述数据读出接口电路包括使能控制单元，所述使能控制单元包括M个级联的第一D触发器，M为所述单光子雪崩二极管探测阵列包含的
像素数目；所述第一D触发器的时钟端连接读出时钟，其复位端连接全局复位信号；每一级所述第一D触发器的输出端连接下一级所述第一D触发器的输入端，第一级所述第一D触发器的输入端连接预设信号；
[0007] 所述数据读出接口电路还包括M个移位寄存模
块，其中第x个移位寄存模块包括第一2选1多路选择器、第二2选1多路选择器、第三2选1多路选择器和D触发器组，x∈[1,M]；
[0008] 所述第一2选1多路选择器的两个输入端分别连接低电平信号和所述读出时钟，其选择端连接所述使能控制单元中第x级第一D触发器的输出端；所述第一2选1多路选择器在所述使能控制单元中第x级第一D触发器被触发时输出低电平信号，否则输出所述读出时钟；
[0009] 所述第二2选1多路选择器的第一输入端连接所述单光子雪崩二极管探测阵列的回波脉冲信号，其第二输入端连接所述第一2选1多路选择器的输出端，其选择端连接读出信号；所述第三2选1多路选择器的第一输入端连接所述单光子雪崩二极管探测阵列中第x级像素获得的数据，其第二输入端连接所述单光子雪崩二极管探测阵列中第x-1级像素存储的数据，其选择端连接所述读出信号，第一个移位寄存模块中所述第三2选1多路选择器的第二输入端连接预设的数据；当所述读出信号为低电平时，所述第二2选1多路选择器和第三2选1多路选择器将其第一输入端连接的信号输出；当所述读出信号为高电平时，所述第二2选1多路选择器和第三2选1多路选择器将其第二输入端连接的信号输出；
[0010] 所述D触发器组包括N个第二D触发器，N为所述单光子雪崩二极管探测阵列中单级像素的数据位数；所述第二D触发器的时钟端连接所述第二2选1多路选择器的输出端，其复位端连接所述全局复位信号；所述N个第二D触发器的输入端分别连接所述第三2选1多路选择器输出的N位数据，其输出端输出所述数据读出接口电路读出的第x级像素的N位数据。
[0011] 具体的，所述预设信号为
高电平信号，所述第一2选1多路选择器的第一输入端连接所述读出时钟，其第二输入端连接低电平信号；当所述使能控制单元中第x级第一D触发器被触发时，第x级第一D触发器的
输出信号从低电平翻转为高电平，使得第x个所述移位寄存模块中的第一2选1多路选择器的输出信号从所述读出时钟变为低电平信号。
[0012] 具体的，所述第一D触发器为带置位端的D触发器，所述预设信号为低电平信号，所述第一2选1多路选择器的第一输入端连接低电平信号，其第二输入端连接所述读出时钟；当所述使能控制单元中第x级第一D触发器被触发时，第x级第一D触发器的输出信号从高电平翻转为低电平，使得第x个所述移位寄存模块中的第一2选1多路选择器的输出信号从所述读出时钟变为低电平信号。
[0013] 本发明的有益效果为：本发明通过移位寄存模块实现了阵列中每级像素捕捉的数据的储存和读出，通过使能控制单元实现了对读出时钟的时钟门控，结合捕捉模式与读出模式的切换实现阵列数据有序读出，使得每当本级像素捕捉的数据被读出后，关闭本级像素对应的D触发器组，使每级像素的D触发器组仅工作在
指定的工作窗口中，极大节省了功耗；本发明虽然也使用了高速时钟，但结合时钟门控实现了速度和功耗的折中。
附图说明
[0014] 图1为本发明提出的带时钟门控的数据读出接口电路中用于储存与读出的移位寄存模块的电路原理图。
[0015] 图2为本发明提出的带时钟门控的数据读出接口电路中用于时钟门控的使能控制单元的电路原理图。
[0016] 图3为将本发明提出的带时钟门控的数据读出接口电路应用于3像素阵列时在捕捉模式下的工作原理图。
[0017] 图4为将本发明提出的带时钟门控的数据读出接口电路应用于3像素阵列时在读出模式下的工作原理图。
[0018] 图5为将本发明提出的带时钟门控的数据读出接口电路应用于3像素阵列8bit数据读出时的工作时序图。
[0019] 图6为采用无时钟门控时的读出接口工作时序图。
具体实施方式
[0020] 本发明提出一种带时钟门控的数据读出接口电路，利用M个级联的第一D触发器构成使能控制单元，分别对M个移位寄存模模块实现时钟门控，下面结合附图和具体
实施例对本发明进行详细的描述。
[0021] 移位寄存模块用于储存和读出单光子雪崩二极管探测阵列的单级像素数据，M个移位寄存模块的结构相同，下面以第x个移位寄存模模块为例进行说明，x∈[1,M]。如图1所示是第x个移位寄存模模块的一种实现形式，包括第一2选1多路选择器MUXA、第二2选1多路选择器MUXB、第三2选1多路选择器MUX和D触发器组DFF；第一2选1多路选择器MUXA的两个输入端分别连接低电平信号和读出时钟CLK_READ，其选择端连接使能控制单元中第x级第一D触发器的输出信号EN。第一2选1多路选择器MUXA配合使能控制单元使用，在使能控制单元中第x级第一D触发器被触发时第一2选1多路选择器MUXA输出低电平信号，否则输出读出时钟CLK_READ。
[0022] 第二2选1多路选择器MUXB的第一输入端连接单光子雪崩二极管探测阵列的回波脉冲信号stop，其第二输入端连接第一2选1多路选择器MUXA的输出端，其选择端连接读出信号READ；回波脉冲信号stop由
雪崩击穿电流经ROIC前端电路处理产生。第三2选1多路选择器MUX
的第一输入端连接单光子雪崩二极管探测阵列中第x级像素获得的数据Ts，其第二输入端连接单光子雪崩二极管探测阵列中第x-1级像素存储的数据Prev_out，其选择端连接读出信号READ。X取1时，第x-1级像素存储的数据Prev_out为预设值Prev_set。
[0023] 第二2选1多路选择器MUXB和第三2选1多路选择器MUX的工作原理为：当读出信号READ为低电平时，第二2选1多路选择器MUXB和第三2选1多路选择器MUX将其第一输入端连接的信号输出；当读出信号READ为高电平时，第二2选1多路选择器MUXB和第三2选1多路选择器MUX将其第二输入端连接的信号输出。
[0024] 第x个移位寄存模模块中D触发器组DFF包括N个第二D触发器，第二D触发器的时钟端连接第二2选1多路选择器MUXB的输出端，其复位端连接全局复位信号RSTN；N个第二D触发器的输入端分别连接第三2选1多路选择器MUX输出的N位数据in，其输出端输出数据读出接口电路读出的第x级像素的N位数据out。
[0025] 由于第一2选1多路选择器MUXA为时钟门控选择器，第二2选1多路选择器MUXB为模式选择器，它们的
输入信号只有一位，所以第一2选1多路选择器MUXA和第二2选1多路选择器MUXB为1bit的2选1多路选择器，而第三2选1多路选择器MUX
为数据选择器，其输入信号为单级像素捕捉获得的数据，根据单级像素的数据位数N确定第三2选1多路选择器MUX为N bit的2选1多路选择器。D触发器组DFF接收第三2选1多路选择器MUX的输出时钟，则D触发器组DFF也为N bit，N由单光子雪崩二极管探测阵列中单级像素的数据位数决定。[0026] 使能控制单元用于实现读出时钟的时钟门控，如图2所示，本发明提出的使能控制单元包括M个级联的第一D触发器DFF
至DFF<0>，M为单光子雪崩二极管探测阵列包含的像素数目。第一D触发器的时钟端连接读出时钟CLK_READ，其复位端连接全局复位信号RSTN；每一级第一D触发器的输出端连接下一级第一D触发器的输入端，第一级第一D触发器DFF的输入端连接预设信号。预设信号可以设置为高电平的电源电压VDD或低电平的0电压，当第一D触发器为不带置位端的D触发器时，将预设信号设置为高电平，则第一D触发器只有在被触发时输出信号从低电平0切换为高电平1；此时对应的移位寄存模块中第一2选1多路选择器MUXA的第一输入端连接读出时钟CLK_READ，其第二输入端连接低电平信号0，则使能控制单元中单个第一D触发器不被触发时输出低电平0，控制对应的移位寄存模块中第一2选1多路选择器MUXA输出其第一输入端的读出时钟CLK_READ，在这个第一D触发器被触发时其输出由低电平0翻转为高电平1，控制对应的移位寄存模块中第一2选1多路选择器MUXA的输出从第一输入端的读出时钟CLK_READ转换为第二输入端的低电平信号0。同理，当第一D触发器选择带置位端的D触发器时，将预设信号设置为低电平，则第一D触发器只有在被触发时输出信号从高电平1切换为低电平0，此时对应的移位寄存模块中第一2选1多路选择器MUXA的第一输入端连接低电平信号0，其第二输入端连接读出时钟CLK_READ，则使能控制单元中单个第一D触发器不被触发时输出高电平1，控制对应的移位寄存模块中第一2选1多路选择器MUXA输出其第二输入端的读出时钟CLK_READ，在这个第一D触发器被触发时其输出由高电平1翻转为低电平0，控制对应的移位寄存模块中第一2选1多路选择器MUXA的输出从第二输入端的读出时钟CLK_READ转换为第一输入端的低电平信号0。
[0027] 本发明的电路有两种工作模式，分别是捕捉模式与读出模式，由读出信号READ控制第二2选1多路选择器MUXB与第三2选1多路选择器MUX的选择端，使得本发明的电路在捕捉模式与读出模式之间切换，捕捉模式与读出模式的切换实现阵列数据的有序读出。使能控制单元产生的M个第一D触发器的输出信号分别用于控制M个移位寄存模块中读出时钟CLK_READ的时钟门控，当第x级像素的数据Ts读出后，第x级第一D触发器的输出EN由0切换为1或由1切换为0，控制第x个移位寄存模块中第一2选1多路选择器MUXA的输出CLK_READ由读出时钟CLK_READ切换为低电平信号0，关闭第x级像素对应的D触发器组。
[0028] 使能控制单元控制整个单光子雪崩二极管探测阵列，使能控制单元中每个第一D触发器的时钟为读出时钟CLK_READ，每级第一D触发器的D端输入为上一级第一D触发器的Q端输出，第一级的第一D触发器的D端输入为预设信号，每当本级像素通过读出时钟CLK_READ读出本级像素的数据后，使能控制单元中本级的第一D触发器的输出进行切换，即若第x级像素已经读出本级的数据，则第x级第一D触发器DFF的输出EN进行切换，从而关闭第x级像素对应的移位寄存模块中的D触发器组，使每级像素的D触发器组仅工作在指定的工作窗口中，达到节省功耗的目的。
[0029] 图3为将本发明应用于一个3像素阵列电路时捕捉模式的工作原理图，图4为将本发明应用于一个3像素阵列电路时读出模式的工作原理图。下面根据图3与图4进行详细说明：当读出信号READ＝0时，电路处于捕捉模式(如图3)，此时第二2选1多路选择器MUXB选择回波脉冲信号stop输出，每级像素的移位寄存模块的时钟都由本级的回波脉冲信号stop提供；第三2选1多路选择器MUX选择本级像素的数据Ts输出，通过每级像素的D触发器组将本级像素捕捉的数据存储起来。当读出信号READ＝1时，电路处于读出模式(如图4)，此时第二2选1多路选择器MUXB选择已经过时钟门控处理的读出时钟CLK_READ，第三2选1多路选择器MUX选择上级像素储存的数据Prev_out(第一级像素的上级像素数据为预设值Pre_set＝out3)，通过已经过时钟门控处理的读出时钟CLK_READ读出整个像素阵列捕捉的全部数据。
[0030] 图5为将本发明应用于一个3像素阵列8bit数据的工作时序图。RSTN信号为全局复位信号，clk<2>、clk<1>和clk<0>分别为第一级，第二级和第三级像素的数据读出接口的真实读出时钟，由第一2选1多路选择器MUXA与第一2选1多路选择器MUXB分别选择已经过时钟门控处理的读出处时钟clk_read
和回波脉冲信号stop产生，out2<7:0>、out1<7:0>和out0<7:0>为每级像素的输出，out0<7:0>也为最终的总像素阵列的输出。由图5可见，out0<7:0>依次为0000 0000,0111 0001,1100 0011,1111 1111，其中0000 0000由复位信号产生，1111 1111为第一级像素的预设输入，其余为3个像素分别捕捉的数据。图6为未用本发明方案的对比工作时序图，由clk<2>，clk<1>和clk<0>的波形对比可见，使用了本发明方案后，可以关闭闲置的D触发器组，极大的节省读出接口的功耗。
[0031] 综上可知，本发明通过使能控制单元的输出EN、EN、……、EN<0>分别控制第1至第M个移位寄存模块中的第一2选1多路选择器MUXA，每当第x级像素的数据输出后，将第x级第一D触发器输出翻转控制第x个移位寄存模块中的第一2选1多路选择器MUXA输出从读出时钟CLK_READ变换为低电平信号0，从而关闭第x级级像素对应的移位寄存模块即第x个移位寄存模块中的D触发器组，实现对闲置的D触发器组的时钟门控，减小高速时钟下数据读出接口的功耗，因此本发明虽然也使用了高速时钟，但结合时钟门控实现了速度和功耗的折中。
[0032] 本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体
变形和组合，这些变形和组合仍然在本发明的保护范围内。
