一般的像素传感器通常是基于混合的方法，在该方法中，一个像素传感器 与电子电路焊接在一起。
现在有很多种传统的半导体显像管和传感器。其中一类就是基于混合像素 传感器装置，它用于对二维单个粒子的探测或单个光子探测。另外一类用单片 集成电路活性像素传感器(APS)，这是固状的成像器，它能给每个像素提供辐射 检测。电荷-电压转换以及复位的功能。
混合传感器装置主要用于IR光焦平面、单个粒子探测的硅片阵列、X-射 线探测和医学成像。它可以对辐射检测参数和像素读出电子系统进行独立的优 化，因为它们是用不同的工艺制作在不同的基片上的。然而，由于焊接技术的 原因，这种像素传感器有个最小像素尺寸的限制。
目前为止，最小像素可以达到50×50μm，但是制造起来太昂贵和复杂。 而且，混合像素传感器有一个很大的输入电容(100fF到200fF)，从而限制了 可操作性和抗干扰性能。
单片集成电路的APS装置和CCD显像管一起主要用于可见光成像，但也 用于单个粒子的检测。已知的单片集成电路APS装置采用浮动扩散作为像素 传感器，就跟以在p掺杂硅基片上的n-扩散/n-空穴形式的像素传感器一样， 或者跟光-门或在集成电路上部堆积的无定型Si:H内形成的PIN二极管一样。 在这些装置里，利用输入电容可以在很短的时间内对像素信号电流进行集成。 如图1所示，这种完整的电流通过金属氧化物半导体场效应晶体管(MOSFET) F1读出(现有技术)。像素选择晶体管F3把像素的输出转换为常规载荷F4。 浮动节点由源输出MOSFET晶体管F1的门极，像素传感器和F2的漏极组成， 它能够被复位MOSFET晶体管F2按顺序复位。这存在形成KTC的不利或重 置干扰比放大级固有的电子干扰大的多的问题。而且图1所示的装置在综合阶 段不能区别入射量子(采样数)。
对于单个带电粒子的探测，一般的单块集成电路APS用一个外延的8-12 欧姆的硅片作为传感元素，这种硅片被用在标准的商业CMOS技术中，只有 几个微米厚。例如，最小电离带电粒子穿过1μm厚硅片，所收集的电荷信号为 大约80e-。这种传统的大块硅传感器的主要缺点是通过载流子的热扩散来收集 电荷。这种特性限制了载流子的速率、从而使电荷的收集量下降。电荷收集也 遍布于临近的像素，但并不完全。
对于带有雪崩增益APS的单个光子检测而言，比如增益为50，则每个光 子收集到的电荷为50e-，就这种非常低的信号电平而言，一般的APS结构几 乎不能采用。根据需要检测一个可见光子，检测单个X射线或一个带电粒子的 信号-干扰比，则至少为10来最小化背景噪声。这就要求干扰信号要低于 5e-rms，而传统的APS达不到这个要求。这些结构有一个大约20μV/e的转换 增益量和一个超过10e-rms的复位噪声等级。
而且，常规装置的集成APS结构不能适时测量微粒，不能逐个计算输入 的带电粒子、X-射线和可见光子。混合像素辐射传感器的传统电路结构通常比 较大，通常都有50×50μm，并且消耗能量太多，一般为30～50μW，因此对带 有量子检测能力的高密度像素传感器的单块电路的集成无法使用。在单块集成 电路中，申请人不认为该电路能处理单个粒子/光子的检测(SPD)和在单片集 成电路上成像(SPD)的弱信号。
本发明的目的就是全面克服或改进上述的一种或多种问题。
特别是，本发明解决了在商业上超亚微米CMOS技术中活性硅像素的单 块电路集成的一些问题。传统的APS设计在一定的集成时间内结合了传感器 信号电流，和传统的APS相比，该装置的目标就是要达到对单个粒子的检测、 单个带电粒子的空间定位以及单个光子的检测(SPD)。

本发明的第一个方面就是提供一个带有传感装置和放大电路的检测装置， 当该传感装置收到一个或多个带电粒子或者一个或多个电磁辐射时，它可以提 供一个检测信号。放大电路由一个输入节点和一个输出节点组成，而传感装置 则连接在上述输入节点上来提供所述信号，使输出节点上的电平发生变化；而 且在输入节点和输出节点之间连有反馈电路，用来反馈一部分输出值，从而在 所述传感器无信号的情况下使得输出节点的输出电平维持在某一初始值；当电 平变化使放大电路的环路增益增加时，为了使反馈电路的效果发生变化，反馈 装置响应所述输出节点电平的变化。
本发明的第二个方面就是提供一个带有传感装置和放大电路的检测装置。 当该传感装置收到一个或多个带电粒子或者一个或多个电磁辐射时，它可以提 供一个检测信号；放大电路具有一个输入节点和一个输出节点，而传感装置则 连接在上述输入节点上，来提供所述信号，因而输入节点上电平的变化引起输 出节点上输出信号的变化；这种装置还包括一个连接到上述输入节点上的电流 反射镜，并提供电流使输入节点电平值初始化。
本发明进一步提供包含一个传感器以及和该传感器相连的放大器的传感 装置，其传感器用来检测电磁辐射和带电粒子的随机量子，放大器用来放大传 感器中的信号，在这种传感器装置里，传感器和放大器被安装在同一基片上， 传感装置用来区分所接受的随机量子是单个还是多个。
传感器和放大器可分散或沉积在同一基片上，这种传感装置可是一个像素 单元。
基片包含一个单片半导体集成电路基片，传感器包含一个覆盖在基片上的 p-n型节点传感器、一个p-n型光电二极管、一个结合在基片上的雪崩光电二 极管或一个用来检测带电粒子和(或)X-射线光子的辐射传感器。
在一个实施例中，基片由一个硅晶体组成，在其内部引入了传感器和放大 器。
传感装置可包含一个无定型晶体Si:H PIN二极管，该二极管有几个非晶体 Si:H层：一个N型掺杂层、一个本征层和一个P型掺杂层。这些层都堆积在 基片上。在另一实施例中传感装置还包括一个无定型晶体硒层，该层也是沉积 在基片上的。无定型晶体硒层尤其有利于在X-射线上的应用。例如乳房X照 片。对于能量高于10kev的X-射线，它比无定型晶体Si:H的换能效率更高。
放大器可以用非线性转换电阻放大器(transresistance amplifie)。
传感器和放大器可以被分散或沉积在基片上。
该发明的另一个特征就是提供一种用来产生和检测信息有关的装置。它包 括一个或多个上述的传感装置，而且包括读出电路，该电路是接收一个或多个 传感装置的输出，并且产生一个与检测对应的输出信号。
该装置还可包括一个上述传感装置的一个检测平面阵列。
实施例中，读出电路为一个在基片上形成的补充型金属氧化物半导体 (CMOS)电路，基片可以是第一级传导率类型；CMOS电路包括一个或多个 第一级传导率类型的氧化物场效应管，上述基片中第二类传导率类型的空穴 区，以及在空穴区形成的第二类传导率类型的一个或多个氧化物半导体晶体 管。
读出电路可以包括第一单元和第二单元，第一单元又可以包括一个非线性 转换电阻放大器。
实施例中，非线性转换电阻放大器包括一个跨导放大器、一个反馈场效应 晶体管和一个输入电流源极。
第二单元包括一个晶体管识别器，该识别器对每个量子被检测的电磁能量 子和(或)带电粒子检测产生一个二进制信号。
该装置可用来对碰撞在每个传感装置上的量子进行检测，从而提供单个粒 子的检测(SPD)。
该装置可用来对电荷进行集成，从而读出为标准的APS操作的电荷输出。
传感器可是一个p-n型传感器或p-i-n传感器，放大器有一个输入传感节点， 该节点与反馈场效应晶体管的漏极、传感器的电极以及和输入电流源的漏极相 连。
读出电路有一个输出电流，读出电路用来接收外部参考信号，包括电压参 考值、电流参考值和栅流，其中读出电路中的外部参考信号和输出电流是一个 或多个传感装置所公用的。
反馈场效应晶体管的源极与跨导放大器的输出端相连。
在这个装置里，当反馈场效应晶体管在弱转换下被偏置时，反馈场效应晶 体管的漏电流等于由输入电流源反射而来的参考电流值，场效应晶体管形成输 入电流源，反馈场效应晶体管的DC使传感器偏压。
当在输入传感节点上由粒子或电子撞击在p-n或p-I-n传感器而产生输入 信号时，而反馈场效应管在1～20pA低电流下被偏置时，其电流减少。
当上述反馈场效应晶体管作为反馈网络工作，而且有一个正的漏电流值 时，跨导放大器是闭环的，。
在一个实施例中，跨导放大器作为转换电阻平台工作，而带有反馈场效应 晶体管作为反馈网络工作。
因为输入信号超过临界值，反馈场效应晶体管关闭，此时反馈场效应晶体 管就产生一个大于零的漏电流。
量子可提供给传感器一个输入值，此处输入的初始电荷大约为10～15e， 参考电流约为10pA。
当反馈场效应晶体管因为输入信号大于临界值而关闭时，非线性转换电阻 放大器可作为开环使用。
当反馈晶体管打开时，输入信号低于临界值，从而非线性转换电阻放大器 会产生较小的增益，相反，当反馈晶体管闭合时，输入信号高于临界值，从而 非线性电阻放大器会产生较大的增益。
实施例中，鉴频晶体管的门极与放大器的输出端相连，漏极与传感装置的 输出端相连，传感装置的输出端口与输出信号相连，其输出信号为一个电流信 号。
读出电路可以接收电压参考值，并且该值通过反馈晶体管的门极至源极电 压来确立跨导放大器的输出节点上的电压值。
电压参考值用于漏极电流为数nA情况下使鉴频晶体管在弱转换下偏置。
量子可能撞击在一个或多个传感设备上，这些传感设备上产生通过传感器 并形成输入传感节点的电压。当量子撞击在一个或多个传感设备上时，输入传 感电压下降，跨导放大器的输出电压上升。
传感器中，当跨导放大器的输出节点电压增加时，鉴频晶体管的漏电流随 跨导放大器输出电压的变化呈指数上升。
当跨导放大器输出节点电压增加大约250mv时，鉴频晶体管漏电流增加近 1000倍(10的3次方)，大概为1nA到1uA左右。
鉴频晶体管的漏电流增加可以转化传感设备输出节点的电压，并产生一个 二进制信号。
大约25e的输入电荷量可以使输出电压增加250mv。读出电路可以接收电 压基准值，这决定了鉴频晶体管的备用电流的基准值用来提供读出电路的鉴别 初始值。
读出电路包括一个集成的主动像素传感器显像管。
该集成成像包括源极随耦器平台而不是鉴频晶体管。
集成显像管有一个输入电流源极，在集成时间和读出时间内，该输入电流 源被切断。
该输入电流源极在重置的时期内会定期的偏置于10pA左右。
当输入信号上升超过临界值时，反馈晶体管则切断，从而打开放大器的回 路，使放大器的增益有较大的上升，因此提高一个或多个传感设备的灵敏性。
放大器由非线性放大器组成，带有单输出输入。每个电子输入之后，在输 出中产生大约5mv到10mv的电荷电压变换增益，则放大器使反馈电容减小到 10-7F左右
成像设备可以产生一个对应于被检测图象的输出信号。
根据本发明，宏像素由一排列的前述的传感设备组成，其中传感器的输出 量组合起来形成宏像素。输出的像素可以连接到总线(BUS)上。宏像素可以 被设定成即使在宏像素中的一个传感器失灵，宏像素仍能在降低的灵敏度下工 作。
本发明进一步提供一种组合起来检测或形成图像的上述宏像素阵列。
根据本发明，进一步提供一个由排列的宏像素组成的成像装置，其中成像 装置被分散或沉积在基片的表面。
在一个或多个实施例中，本发明适用于半导体成像和辐射检测装置，尤其 适用于能检测单个光子或粒子的单片电路硅基片APS的排列。例如可见光、 X-射线以及电子或光子之类的带电粒子。单片电路可以由标准的CMOS制造 工艺生产。
本发明的实施例中，通过一种工业上标准的金属氧化物工艺，本发明被应 用于一个单片电路的互补型金属氧化物半导体集成电路。像素集成电路包括一 个无定型Si:H PIN二极管或者是n-阱或在外延层和基片上的其他二极管。像 素集成电路还可以包括一个有至少一个跨导放大器的读出电路，一个在P-参杂 基质上的N-MOSFET反馈装置。该N-MOSFET反馈装置可连接在传感节点与 跨导放大器输出节点之间。该传感节点是由于跨导放大器输入端与像素传感电 极相连形成的。
实施例中，跨导晶体管是由2个P沟道MOSFET和2个N沟道MOSFET 晶体管组成的四装置电路。在该实施例中，其中2个P沟道MOSFET晶体管 作为高增益输入共发共基放大电路工作，该电路带有连接着可作为N阱电极或 者PIN非晶体Si:H二极管的传感元件的输入门。2个N沟道MOSFET晶体管 作为高阻抗共发共基输出电流源极。该实施例中包含一个N沟道MOSFET反 馈装置，该实施例包括一个N-MOSFET反馈装置，该装置在深度弱转换下被 一个附加的输入电流源P-MOSFET偏置，并与连接的二极管一起组成电流反 射镜。该电流反射镜由外部电流源引起偏转。
当输入信号变化量很小，在1e-至20e-之间时，反馈MOSFET晶体管会偏 置到很低的电流，比如在1pA到20pA之间，使其被切断。一旦反馈MOSFET 晶体管被输入信号切断时，这四个MOSFET晶体管共发共基放大器会在开环 中工作。当输出N沟道MOSFET鉴频晶体管的门连着输出节点，其漏极连着 外部电流源极以及源极接地时，它能感应到输出节点的电压。外部电压VREF 可以控制共发共基跨导放大器的输出节点上的电压，并且决定输出N沟道 MOSFET鉴频晶体管的操作条件。电压VREF可以通过输出MOSFET晶体管在 次阀域被偏压(也称作弱转换)来作选择，并且当输入电荷信号发生时接通该 电压，因此使鉴频晶体管的输出节点从供应电压VDD到地面。输入P沟道 MOSFET的尺寸由与N阱分散电容或是PIN非晶体Si:H二极管电容相比较的 最小干扰信号决定。
输出电流源极的N沟道MOSFET晶体管尺寸会依据最小漏电容而定。放 大器的输入节点和输出节点之间的寄生电容被最小化，目的是使放大器支流的 开环增益最大化。放大器会被偏置于一个较低的电流以便保证像素单元的能量 消耗在250nW以下。读出电路还包括一个连接一组像素的快速“OR”线。一 组像素形成了一个宏像素，由集成电路的外围读出设备读出。每个宏像素会有 一个激励电路，它放在END OF COLUMN逻辑电路的读出设备上。
在一实施例中，在宏像素内部对于收集到的信号会提供一个对等的输出。 另一实施例中，对非常敏感的APS，该发明设计有很高的增益信号。在APS 中基准电流用来实施没有KTC重置干扰的软像素重置。
附图说明
利用所附的附图对本发明进行举例说明，其中：
图1是说明现有技术中APS电路结构的电路图；
图2A是实施本发明的传感装置的电路原理图；
图2B是和图2A相对应的电路原理图，它阐述了放大器反馈晶体管中极 性反转下开环条件的电路原理图；
图3是本发明实施例中单个传感装置的二进制电路原理图；
图4是几个传感装置输出的读出电路的电路原理图；
图5是对于图2A、图2B以及图3中的放大器从闭环到开环转换的波形图；
图6是对于图2A、图2B以及图3中所示像素的输入传感节点，输出跨导 放大器节点和鉴频晶体管的输出的波形图，其中输入电荷量为12.5e-、25e-、 50e-以及100e-；
图7所示为如在图2A到图3中所示的一个传感器(像素)的输出跨导放 大器节点的波形图，输入电荷量为75e-，输入电流为1pA，2pA，5pA，10pA， 20pA；
图8是在图2A到图3中所用的在弱转换工作下的反馈MOS晶体管的持 续门电压从源电压到漏电压的变化值；
图9a是如图2A到图3中所示的单粒子检测传感(SPD)设备，如像素单 元，的输入传感节点电容与干扰信号函数图，；
图9b是对应图2A到图3中的SPD传感装置的基准电流与干扰信号函数 图；
图10是实施发明的单一电荷集成装置的结构电路图；
图11是图10中集成传感装置的输入节点和输出节点的每500ns一个电子 时的输入电流图；
图12是如图3中所示的二进制传感设备，如像素，的电路中，温度(为 77K到297K)的干扰信号(ENC)函数图；
图13是对于1.5fF的传感器电容检测3个电子变化量的图3中二进制传感 装置电路图；
图14是16个图3中所示类型的像素排列而成的宏像素排列图。
图15是专用集成电路(ASIC)装置传感器的横截面图，图2A到图4以 及图10中的像素被分散在非晶体Si:H PIN传感器上并沉积在ASIC的表面；
图16a是64个图3中类型的像素排列的方框图；
图16b是64个图3中类型的像素排列成8×8矩阵图，并形成一个宏像素， 可以被一个对等的多路技术APS读出系统读出；
图17是一个大的局域传感器，例如完整晶片上组装了像图4、图16a和图 16b中所示的排列；
图18所示为本发明中用CMOS工序集成在硅基片上的雪崩光电二极管结 构图。

不同的图，其符号如同上面所述。
图2A所示为像素单元之类的传感装置10的简化结构图。传感装置10是 多个此类装置或单元的单粒子检测平面阵列中的一个。这些装置或单元形成一 个集成电路。传感装置10由传感器12、反转跨导放大器14、由两个晶体管 T2和T3组成的电流反射镜、反馈MOSFET晶体管T1以及输出MOSFET鉴 频晶体管T4组成。传感器12与放大器14的输入端连接，T1有它自己的连接 在放大器14的输入和输出之间的电流通路。而放大器14的输出与输出鉴频晶 体管T4的连接，并且设定为可以提供负反馈。T4由14的输出节点直接激励。 T4作为开关使用，它直到门电压达到晶体管的临界值才接通，目的是使输出 电流IOUT保持为0，直到超过临界值为止，这样可以提供一个二进制输出。14 的输入节点和输出节点之间的总电容Cf是其输入节点和输出节点之间的寄生 电容和反馈晶体管T1的漏极-源极电容的加和。
在这里使用了很多不同类型的传感器。其中有一个包括N阱扩散线性或雪 崩工作的像素传感器、沉积在基片上的PIN非晶体硅传感器、p-n型光电二极 管、集成在基片上的雪崩光电二极管、检测带电粒子和/或X-射线的辐射传感 器或PIN非晶体Si:H二极管(在实施非晶-硅-薄膜上集成电路 (amorphous-silieon-thin-film-above-integrated-circiut)的情况下)。
传感器可以包含一些高原子序数X线检测材料沉积或覆盖在基片上，特别 是碘化汞、碘化铅以及非晶体硒等形成的PIN二极管。另外一个可选择的传感 器是如图18所示的集成在硅基片上的雪崩光电二极管。
输入电流源IREF18被含有二极管连接的MOSFET晶体管T2和T3的电流 反射镜所反射。
在图2A所示的实施例中，电流源IREF18注入的电流流经反射镜T2、T3 进入T1。典型的IREF的取值范围在1pA到20pA之间，以深度弱转换偏置反馈 MOSFET晶体管T1。T1的源极使放大器14的输出VOUT受门电压VREF的支配。 输出节点的精确位势值为：
$V_{\mathrm{OUT}}=\frac{V_{\mathrm{REF}}}{n}-U_T\mathrm{Log}\left[\frac{I_{\mathrm{REF}}}{2\mathrm{n\mu }{C^{\prime }}_{\mathrm{ox}}{\frac{W}{L}{U}_T}^2}\right]$
VREF的值可选择为以使VOUT比输入节点的VIN更低。这使反馈MOSFET 晶体管T1偏压，目的使使漏极到源极的电压为正，从而工作在饱和状态下。
DC输入电压VIN由跨导放大器14的输入电路的工作条件决定。通常是一 个MOSFET放大器，而DC电压通常是电源电压VDD减去作为放大器14输 入晶体管的MOSFET晶体管的门-源极电压。
在传感器12中形成的p-n结附近，撞击到基片和外延层上的每个电磁辐 射量子都能形成一束电子空穴对束(典型地为每1μm厚硅层上有80e-h对)， 接着电子电荷束ΔQDET进行漂移(通过热扩散或者在非晶硅薄膜集成电路完成 情况下的电场)，并在传感器12中聚集，这样就在跨导放大器14的输入端建 立起一个负的电压阶跃-ΔVIN，并加导在其DC电压VIN上。
电压阶跃ΔVIN的大小为 其中CIN是整个输入电容，它包括所有与输 入测定节点相联的电容，典型地为2fF-5fF(在大量材料中，PIN无定形Si:H二极管大约是2fF，二极管传感器为3-5fF)。输入电压阶跃ΔVIN在跨导放大器 14的输出端产生一个输出电流阶跃。
电流阶跃的大小由式ΔIOUT＝-gmΔVIN给定。
由于反馈晶体管T1，放大器14开始作为转换电阻放大器使用，因此参考 输入电流IREF在由反馈MOSFET晶体管T1形成的反馈支路中镜像。处于稳定 阶段时，反馈晶体管T1在接地门模式下工作，其源极作为输出节点，漏极作 为输入节点。
当粒子或光子发生碰撞时，跨导放大器14就在输入端建立起一个负的电 压阶跃-ΔVIN，然后再在输出端生成一个输出电流阶跃ΔIOUT＝-gmΔVIN。该电 流变化产生一个电压增量ΔVOUT，根据ΔVIN的大小，ΔVOUT将反馈电流从初始值 IREF减少到一个小的电流值。如果ΔVIN的变化足够大，则反馈MOSFET晶体管 T1的漏极电流减少到0，跨导放大器14开始在开环模式下工作。如果变量ΔVIN 足够小但又能维持反馈漏极电流大于0，则跨导放大器环仍为闭环，并继续作 为转换电阻放大器用。
为保证对单个量子或多个量子响应有一较高的灵敏度，所选择的电流IREF 应能保证反馈晶体管T1在深度弱转换下其漏-源极间的电容CDS为一个极低 的电容值，大约为5-20aF。
其中，超亚微米CMOS场效应管作为反馈晶体管T1使用，由于这类装置 为大约0.25μm或者更小，并且在深层弱转换中被偏置，所以当门-源极间电 压小于0.4V时，漏-源极之间的电容趋于0。在这些情况下，由于反馈晶体管 T1作为由输入信号控制的转换开关使用，因此不需要附加的复位装置，因此 该装置没有复位噪音。
与图2A所示相比，图2B所示为图2A中传感装置处于开环状态下T1的 源极S和漏极D相互转换的情况。
就图2B所示情况，在反馈MOSFET晶体管T1的漏极电流非常小时，出 现从闭环到开环转换阈值。当跨导放大器14输出节点的输出电压变化足够大， 以至于能够改变反馈MOSFET晶体管T1漏-源极间极性时，漏极与源极进行 交换，如图2B所示。源极变成与输入传感节点相连的节点。反馈MOSFET晶 体管T1门-源极间电压的定义为：参考电压VREF减去跨导放大器14输入的直 流电压。在极性变换时间段内，该电压恒定。
T1的漏极关闭电流定义为：
$I_{\mathrm{Doff}}=2\mathrm{n\mu }{C^{\prime \prime }}_{\mathrm{ox}}{\frac{W}{L}{U}_T}^2{e}^{\frac{V_{\mathrm{REF}}-\mathrm{n\Delta }{V}_{\mathrm{INDC}}}{{\mathrm{nU}}_T}}$
只有当参考电压VREF足够低时，反馈MOSFET晶体管T1的门-源极电压 才能保证漏极关闭电流足够小，这样才能防止跨导放大器14的输入传感节点 和输出节点的放电。
通常是当所检测的输入电荷大于10e-时，出现跨导放大器14的开环变换 和反馈MOSFET晶体管T1的漏-源极间极性转换。在这种工作模式下，放大 阶段有一个电压增益，其定义为：
$\frac{{\mathrm{\Delta V}}_{\mathrm{OUT}}}{{\mathrm{\Delta V}}_{\mathrm{IN}}}=-\mathrm{gm}.R_{\mathrm{OUT}}$
由于跨导gm的标准值为10-5S，跨导放大器的输出电阻ROUT为108～109欧 姆，所以标准的开路电压增益 约为1000～10000。因此可以得到5～ 10mv/e-的变频增益，这个值比已知的APS像素单元中的增益值的三次方还要 大。
因为增益非常高，所以在跨导输出节点处输出电压的脉冲时间由跨导放大 器14输出电流所施加的回转速率决定，而不是由输出时间常数ROUTCOUT决定。 输出电压的脉冲时间由方程 $\frac{{\mathrm{\Delta V}}_{\mathrm{OUT}}}{\mathrm{\Delta t}}=\frac{q{Q}_{\mathrm{DET}}}{\mathrm{nk}{\mathrm{TC}}_{\mathrm{OUT}}{C}_{\mathrm{IN}}}{I}_{\mathrm{BIAS}}$ 决定。
其中IBIAS为栅流(偏流)。
响应时间ΔtR由最小检测电压ΔVMIN决定，该电压可在鉴频晶体管T4输入 端得到。ΔtR的定义为：
${\mathrm{\Delta t}}_R={\mathrm{\Delta V}}_{\mathrm{MIN}}\frac{\mathrm{nk}{\mathrm{TC}}_{\mathrm{OUT}}{C}_{\mathrm{IN}}}{q{Q}_{\mathrm{DET}}{I}_{\mathrm{BIAS}}}$
当输入电荷后，直至输入电流源对输入传感节点充电并达到其原始DC值， 反馈环都保持为开环状态，所用时间大约为QDET/IREF，充电是一个连续过程而 不是分步进行的。当IREF和ΔQDET标准值分别为10pA and 100e-时，其回复时 间大约为1.6微秒。输出节点的时间常数很短，其时间常数定义为： τOUT＝ROUTCOUT。
通常，当Rout＝108，Cout＝1fF时，时间常数为100ns。
参考电流IREF控制着触发开环模式的阈值等级，在芯片的外围上可对IREF进 行外部调节。
反馈MOSFET晶体管T1与输入电流源18(IREF)一起提供了输入传感节 点电压的自动DC控制，从而不再需要其他的复位装置。反馈MOSFET晶体 管T1与和其相联的电流反射镜T3T2(其反射电流IREF)中的二极管耦腔式 MOSFET晶体管T3一起对放大器14的非线性操作提供了控制，并控制了开环 操作的阈值。
T4的作为鉴频晶体管，参考电压VREF控制着输出MOSFET晶体管T4的阈 值等级，利用芯片的外围可对VREF进行外部调节。当有输入电荷ΔQDET时，输出 MOSFET晶体管T4的门极就能检测到跨导放大器14输出端所产生正的电压脉 冲信号ΔVOUT，并能产生一个输出电流，该电流可以将输出节点迅速从正的供 电轨降到基态能级。输出MOSFET晶体管T4在弱转换下工作，并且VREF有一 个适当值，输出晶体管T4的作用就象一个识别器。电流IDO的指数增长提供了 识别作用，IDO由式：
$I_{\mathrm{DO}}=2\mathrm{n\mu }{C^{\prime \prime }}_{\mathrm{OX}}{\frac{W}{L}{U}_T}^2{e}^{\frac{V_{\mathrm{REF}}-n{\mathrm{\Delta V}}_{\mathrm{OUT}}}{{\mathrm{nU}}_T}}$ 决定。
例如，利用VREF将晶体管30的DC漏电流设为1nA，输出电压摆动ΔVOUT为 10倍的UT(250mV)时就能将漏电流提升到数量的3次方达到1μA。在外部 电流源设为0.5μA的情况下，1μA的电流足够使输出节点电压降到基态能级。
当阈值处于5UT～10UT时，输出MOSFET晶体管T4可以提供一个快速 信号识别的功能。在产生一输出二进制信号方面晶体管T4也可以起一个局部 线性驱动器的功能，并且除了当输入电荷ΔQDET大于阈值而触发电路时，该功 能不需要消耗能量。
图3所示为一个实施本发明的传感装置的二进制执行情况。传感装置由下 列元件组成：一个传感器12、一个带有两个晶体管M1和M4的跨导放大器、 一个电流源18，一个带有两个晶体管M3和M6的电流反射镜，一个反馈晶体 管M2，一个由四个晶体管M8、M10、M11和M12组成的输出平台，两个共 发共基放大器晶体管M10M8提供输出X值，以及两个共发共基放大器 M11M12提供输出Y值。传感器12与跨导放大器M1M4的输入端相联，电流 源18与跨导放大器M1M4和传感器12的输入节点相联，反馈晶体管M2连接 到跨导放大器M1M4的输入和输出端之间，跨导放大器M1M4连接到输出平 台M10M8和M11M12。与受激晶体管M5串联的共发共基电流反射镜驱动共 发共基放大器内的二极管耦腔式晶体管M9和受激晶体管M5的同时，为跨导 放大器M1M4的输出端提供恒流载荷。共门极晶体管M7，M10和M12拥有 同一个门电压VCAS，X输出电流从共门极晶体管M10的漏极得到。Y输出电 流可从共门极晶体管M12的漏极得到。
如图3所示，传感装置中的输出识别平台M10、M8和M12、M11包括一 个由N-MOSFET晶体管M8M10M11M12形成的共发共基放大器。除了传感器 12连接在偏置电压Vs和输入节点VIN之间外，图3电路的整个动态操作如上图 2A和图2B所述。实施例中，传感器12是一种沉积在ASICS上的无定型Si: H PIN二极管，Vs的选择范围为-10V～-300V；若传感器12是以散布于基 片的p-n二极管，Vs可以接地。
为电路紧凑起见，图3电路中可以用单一电流源代替共发共基电流源 M5M9，用一单一的鉴频晶体管代替共发共基鉴频晶体管M8M10。在另一个实 施例中，用一个模拟缓冲器代替鉴频晶体管就可以得到一个模拟读出器，如图 10所示。
利用大约200nA的漏电流IBIAS使放大器支路M1M4M5M9偏置，并且对 于设为1.4V的电源VDD而言，这样的漏电流可使功率消耗保持在大约为 250nW。
在饱和区，反馈晶体管由一个接近最小尺寸并且在弱转换下工作的N- MOSFET晶体管M2组成。晶体管M2的漏极与其输入节点相连，源极与其输 出节点相连。由P-MOSFET组成的输入电流源被电流反射镜M6偏置，漏电 流在1pA～20pA之间选择。在提供放大器支路M1M4M5M9DC反馈的反馈 晶体管M2中，M3输入相同的电流。M3保持输入传感节点电压VIN，并自动 达到偏置M1为被共发共基电流源M5M9施加的漏电流所需的数值，且提供 传感器的偏置电压，其中这个输入传感节点就是晶体管M1的门极。
图4给出了一个传感矩阵400，它由一个传感装置，比如说像素的矩阵300 组成的(这些传感装置如图3中所示)，或是一个m行n列矩阵相连的宏观像 素290(相连作为单个传感器的像素矩阵)。由于每一行有一个传感放大器比较 器相连，所以每一行的输出X与传感放大器比较器410的输入端相连。同样， 在每一列中传感装置(像素)的输出Y与传感放大器比较器410的输入端相连。 与X输出相连的传感放大器比较器，同与Y输出相连的传感放大器比较器分 步检测电磁辐射或带电粒子撞击到传感装置上的情况(比如说像素)。为得到 已接受撞击传感装置(如像素)的X、Y坐标，传感放大器比较器410的输出 在温度-二进制编码器420中被编译成二进制字符。然后就可得到芯片外的两 个字节形式的X和Y坐标。
图5所示为图3(和图10)中跨导放大器的输入和输出节点在输入25e- 电荷情况下的模拟波形。输入节点波形表明晶体管M2的漏电流，输出节点的 波形表明输出电压Vout，输出波形参考电流为5pA，10pA，20pA，50pA时说 明晶体管从闭环转换到开环的工作情况，这跟用SPICETM模拟0.25μm CMOS 的技术相似。电流IBIAS和电压VREF是恒定的，对所有模拟都是如此。
当用于图3(以及图10)中Vout处，输入电荷为12e-，25e-，50e-，100e- 时鉴频晶体管输出端和输出跨导放大器节点处的波形曲线如图6所示，这跟 SPICETM对0.25μm CMOS的技术相似。
当用于图3(以及图10)中Vout处，输入电荷为50e-，输入电流为2pA， 5pA，10pA，20pA，50pA时输出跨导放大器节点处的电压波形曲线如图7所 示，这跟SPICETM对0.25μm CMOS的技术相似。
图8在如图2A，图3及图10所示的像素中弱变换的工作状况下的MOS 反馈晶体管的恒定门电压下，源极电压随漏极电流变化的曲线图，。
图9a说明了图2A～图3以及图10中SPD像素单元的噪声计算与输入传 感节点处的电容之间的函数关系。
图9b显示了图2A～图4所示的SPD像素单元的噪声计算与参考电流Iref 之间的函数关系。
另一个实施例如图10所示，为在标准APS成像模式下操作，在此说明了 每个传感装置的积分框架电路。该实施例可应用于传统的APS成像中。在传 统的APS成像中，电荷在传感装置内连续积分，并且在执行读出操作中利用 模拟乘法按列连续读出电荷。
图10中的传感装置100由一个传感器12和一个跨导放大器组成，该跨导 放大器由两个p型晶体管M1M4按共发共基组成。晶体管和反馈MOSFET晶 体管M2、输出电流源18一起的作用相当于一个位于输入传感节点和晶体管 M13之间的高增益电压放大器，晶体管M13的作用是作为源极随耦器器。传 感装置100也拥有一个由两个晶体管M3和M6组成的电流反射镜，一个由两 个晶体管M13和M14组成的输出平台。传感器12与放大器M1M4的输入端 相连。电流反射镜M6M3反射电流源18以提供放大器14的输入电流。反馈 二极管M2连接于放大器M1M4的输入和输出之间，放大器M1M4与输出平 台M13M14相连，晶体管M5，M7及M9给放大器M1M4的输出端提供一个 恒定的电流载荷，在晶体管M14处电流也被反馈到输出平台，在输出平台上， 传感装置100的输出端作为电压从另一个晶体管M13的源极得到。这正好跟 图3所示的装置形成对比，因为在图3中的输出平台，输出电流从晶体管识别 器M8的漏极得到。
在进入输入传感节点的传感器电荷处于读出顺序和综合阶段，反馈 MOSFET晶体管M2处于低电流状态，比如说1fA的电流，也就是说几乎处于 关断状态。在积分和读出时间段，输入传感节点处于浮动状态，而输入电流源 则在这个时间关闭。
一旦传感器开始提供传感器电流，负反馈MOSFET管M2就关闭，传感 器电流使得放大器平台M1、M4进入开环高增益状态。在积分时间段，利用反 极性布局技术，可以关闭反馈MOSFET晶体管M2。对输入电流源18提供一 DC电流输入，就可执行软复位操作，输入电流源的状态为10pA，在无反极性 时，使反馈MOSFET晶体管M2偏置，并且关闭非线性跨电阻放大器M1M4 上的回路。为跨导放大器M1M4闭环DC电压，传感器的浮点扩散也接着被复 位，而不引入kTC复位噪声。
图11为对应图10传感器电路输入和输出节点的输入电流曲线，脉冲时间 为0.5μs，每个脉冲一个电子。
如图2A，图3和图10所示的传感装置在低温时操作能改善电路性能。图 12显示了温度与噪声计算之间的函数关系。低温操作通过提高载流速率，延长 载流时间，也可以改善电荷在硅传感器表层的电子的聚集。这样的操作也可以 增强非线性放大器的敏感性，改善雪崩光电二极管的工作状况。
图13为图3中所示二进制像素电路在1.5fF传感电容时的模拟仿真，该电 路是根据0.25μm的CMOS在液态氮温度下3e-检测能力操作时设计的。
图14是图3所示类型的16个像素矩阵10，它能组成一个宏像素装置。大 多数像素单元10的输出与公共高速总线11相连，比如说Fast-OR总线，以 组成一个宏像素。总线11对像素10的输出平台也有一个电流源120。
Fast-OR总线通过逻辑电路读出，该电路将OR信号与外围终止逻辑列相 连，如图4所示。
传感装置的一个例子即由像素单元构成，该像素单元散布于图15所示 ASIC硅片内，或在它的上部或内部排列。ASIC硅片由一个基片200和钝化层 210组成，在钝化层的上部堆积着金属接点215。n-掺杂层无定型氢化硅(a-Si:H) 层218堆积在金属接点215上，实质层a-Si:H220堆积在n-掺杂层a-Si:H层218 上并较好的覆盖整个基片200。薄的p-掺杂层可分布在实质层a-Si:H的表面， 从而上部电极模式250形成，比如通过在p-掺杂层上部的分布组成。该模式可 以说对所有或者至少大部分像素都是通用的。a-Si:H基片200的厚度为10～ 30μm，ASIC装配具有一个硅晶片的典型厚度。
在选择性实施例中，除a-Si:H外也可用其它半导体材料来作针脚结构，例 如象硒、碘化铅、碲化镉、碘化汞等高原子序数材料，图15中所示的结构a-Si:H可以直接用这些材料代替。探测层通过直接转换工作，电子由ASIC电极215 的阵列聚集，经放大后再由同一ASIC处理。对高于5KeV的高能量X-射线， 应用高原子序数的材料是有利的，因为在X-射线中，硅的转换效率不足。为 避免损坏下面的ASIC，高原子序数材料附着的一个因素就是温度附着要低于 250℃，这就限制了潜在探测材料的选择性。
对一个a-Si:H针脚探测结构而言，上面的电极可以是ITO的，这样才能够 检测可见光，但是在检测X射线或者是微粒的情况下，就需要用其他的电极材 料。
但图18为另外一个例子，它是一个在基片上集成的传感器，基片包含有 象图2，图3，或者图10中的放大器、反馈电路和电流反射镜之类的读出电路。 传感器500是一个在基片501上的雪崩二极管结构，它包含一个位于作为接点 的基片上的p+层502，并带有一个中和电荷(neutral-charge)耗尽区503。P 层505在耗尽区里的一个坑内形成，其上部和内部被n层506所包围，因此p 层和n层形成一个p-n节。氧化层508为光子的进入提供了窗口，并通过阴极 接线520提供偏置，阴极接线可以是镀金属线，多晶硅线或者是其他在技术上 已知的线路。其他的APD结构，例如包含有环状物的也可以使用。
在本发明的另一个实施例中，传感器是一个像素传感器，图3所示类型的 64个像素阵列组合形成一个图16a及图16b所示的宏像素。宏像素290包含一 个64像素300阵列。每一像素300都被连接到一双稳态输出电路310上，该 电路切换一个电流源到通用总线320上。为了构造一个大的局域监测器，总线 320的输出可以通过使用一个多路复用器330实现与其他相类似阵列输出的多 路复用。一旦总线320的读出操作完成，双稳态触发器310便复位。
图17显示了一个大的局域传感器350，具有代表性的为一完整的晶片，晶 片上附带了图16a所示类型的阵列300的一套组件。
据上所述，在图16a、图16b以及图17所示的实施例中，每一像素输出 301都连接到一独立的双稳态触发器310上，每一像素都分配有一双稳态触发 器。为了组成一个宏像素290，每一双稳态触发器310的输出控制连接到连接 像素300以形成宏像素290的本地总线320上的电流源315。当有X射线光子 所引起的撞击发生时，连接到像素的双稳态触发器310的双稳态被置为1，并 且打开相连的电流源315。在宏像素区域每一次撞击发生时，另一个双稳态触 发器310将会接通，这样就会加电流到宏像素总线320上。一旦读出时间结束， 就像在标准模拟APS结构读出方案一样，利用模拟多路复用技术来读出宏像 素电流。一旦读出操作完成，对所有的像素传感器执行完全的复位操作，这样 使得宏像素总线320的电流电平返回到零，然后可以重新开始下一个读出周期。
在如图4所示的二进制方案中，对于1百万/平方厘米的像素密度来说，单 个的像素读出会导致严重的问题。而且，大部分的医疗应用需要50μm到100μm 的像素尺寸，而不是本发明中列举的10μm的像素尺寸。申请人认识到为了形 成一个宏像素290而将像素阵列聚合在一起是一种新颖的、具有创造性的解决 方法。图17所示的宏像素400在HEP以及医疗应用中相当有用，这一宏像素 400包含一个集成到晶片半导体薄片400上的宏像素290的复阵列。
如上所述，以及图16a、16b和图17所示，形成一个宏像素的另一个优点 在于使构造一个如图17所示集成在一个晶片半导体薄片410上的大局域探测 器成为可能。这个晶片半导体薄片410的直径为8英寸，具有一个由像素290 阵列形成的14平方厘米的探测器。该实施例中，在无定型Si:H沉积之前，可 以在加工过的晶片半导体薄片上加一连接层。
由于并非100％灵敏，所以或许存在处理错误，这些错误存在于单一像素中， 因此会破坏那个像素的功能，但是并不影响整个宏像素，这也是本实施例一个 更大的优点。这只是使得装置的运行效率有所降低但是并不影响装置执行其功 能。对于在一个100μm宏像素中的10μm的100像素集聚来说，100μm宏像 素面积中的一个错误可能使效率仅下降1％。因此，即使一个像素有缺陷，虽 然效率稍有下降，但宏像素装置仍然可以运行。
通过各种具体的参考实施例，本发明已得到了详细地描述。从本发明的本 质及领域出发，一些变动与改进是可以理解的。尤其是，供电电压是可以改变 的。此外，半导体工业的进步将会提供更先进的超亚微米技术，比例法则可以 应用到本发明中可以获得更小的寄生电容，更好的电路灵敏度，更低的功率消 耗。未来超亚微米CMOS技术的进一步发展将提高该发明的电路灵敏性，这 样单个电子信号的放大与识别将成为可能。
此外，上述实施例描述中的给出值都是在既定的超亚微米CMOS技术、理 想电路运行并且在计算机模拟的情况下得出的，因此相对微小的变化并不会显 著影响附图2A～图4，图10以及图16a中电路的运行。
总之，本发明可应用于固态放射传感器，主动像素传感器(APS)单块集 成电路的集成特别是对成像领域、单光子检测和单粒子探测(SPD)。为包含 集成在单块集成电路中的像素辐射传感器传递的多电子信号，本申请书详细介 绍了主动像素传感器(APS)的信号处理电路，单块集成电路集利用商业超亚 微米CMOS技术设计而成。读出电路为一个专用集成电路(ASIC)，该电路利 用一个与每个像素辐射传感器相连的12MOSFET晶体管250nW电路元件来执 行快速信号放大和快速信号识别，每个像素传感器都至少包含了一个建立在硅 基片上的p-n节或者是一个建立在氢化无定型硅薄片的PIN二极管，氢化无定 型硅堆积在ASIC的上部。每当光子或带电粒子撞击到辐射衬垫传感器上时， 读出像素电路都提供一个快速逻辑信号或者是一个快速模拟信号，这不需要其 他任何的外层执行电路就能完成。
而且，该发明的一个或多个实施例能够检测单个粒子(SPD)，通过检测每 个随机量子还能够作为单个量子装置有效地使用。该发明的实施例是很灵敏的 装置，它简洁且在相当低的功率下工作。
就标准的APS而言，通过集成可得到不同的工作电路，但是有一个大约为 1000的内部像素增益。通过单条的模拟总线或数字总线可以将一些读出像素电 路分类，这样就可以构成宏像素来满足所需的空间分辨率和所需的像素形状， 与读出电路像素电路相连的像素传感器的尺寸范围为5μm×5μm～30μm× 30μm。分别利用一个带有地址逻辑列，一个异步逻辑列，一个类似于标准CMOS APS成像中的模拟乘法器，可以检索每个宏像素的信息，二进制数和模拟仿真。
由于该发明的各种实施例已加以叙述，对于本领域普通技术人员来说包含 本发明概念的其他实施方式是可以实现的。因此，该发明不应该限制在所附的 实施例，而仅应该受到下面权利要求的限制。
I.符号表
●KTC噪声，也称复位噪声，是APS电路、CMOS成像器以及CCD设备中 与复位操作相关的噪声。参看图1中的现有技术，每当读出周期结束，晶 体管复位开关M2将S的输入传感节点，即M1门极电压复位到加到M2 门极上的参考电压。这一操作在输入传感节点M1的门极上产生噪声，等 于 $v_n^2=\frac{\mathrm{kT}}{C_{\mathrm{IN}}},$ 式中CIN是输入电容。当CIN减小时vn增大。这在高密度APS 像素电路中会导致严重的问题。本发明的一个实施例旨在通过消除复位噪 声来解决这一问题。
●ENC(对于并行噪声用ENCp，对于串行噪声用ENCs)：等效噪声电荷， 为r.m.s电荷，通常用电子r.m.s来表示。为了获得由放大通道内部物理噪 声源产生的相同输出噪声，便应将其放在放大通道的输入端。输入信号与 ENC的比值便是信-噪比，这是通道灵敏度的一个基本参数。
● $U_T=\frac{\mathrm{kT}}{q}$ 是由热所产生的电压，大约为25.6mV，式中k是玻尔兹曼常数，1.381 ×10-23J/K；T是绝对温度，单位为K(室温时T为300K)；q是电子电荷， 1.602×10-19C。
●Cox”是MOS晶体管门极氧化层的单位电容。对于应用在本发明一个实施 例中的四分之一微米CMOS技术来说，其典型值为：5fF/um2。
●C’ox是MOS晶体管中每单位面积的门极氧化层电容。对于应用在本发明 一个实施例中的四分之一微米CMOS技术来说其值为5fF/um2。符号″′″表 示一个标准单元。
●n是MOS晶体管的斜坡因素， $n=1+\frac{\gamma }{2\sqrt{{\Psi }_0+V_P}},$ 式中表面电势 Ψ0≈2ΦF+3UT，ΦF是费米电势， $\gamma =\sqrt{\frac{2q{ϵ}_{\mathrm{si}}{N}_{\mathrm{SUB}}}{{C_{\mathrm{OX}}}^{\prime }}},$ NSUB是底层掺杂浓度，εsi 是硅的介电常数1.04×10-11F/m，Vp是MOS晶体管pitch关断电压。
●μ是载流子迁移率。
●W是MOS晶体管设计门极宽度。
●L是MOS晶体管设计门极长度。
●COUT是本发明一个实施例中输出节点的输出电容。这一节点位于输入支路 与负载支路的连接处。
●CIN是输入传感节点的电容。
●VT是MOS晶体管的门槛电压。
●gm(也作gmf和gmi)是MOS晶体管的跨导。门极跨导在弱转换的情况下为 $\mathrm{gm}=\frac{I_D}{n{U}_T},$ 源极跨导为 $\mathrm{gms}=\frac{I_D}{U_T}.$
●Tm是放大通道的脉冲整形峰值时间。
               II.图中元件标记及名称表
T1图2B中的反馈晶体管
T2图2B中的输入电流源
T3图2B中控制T2的电流反射镜
T4图2B中鉴频晶体管
M1图3中的输入晶体管
M2图3中的反馈晶体管
M3图3中的输入电流源
M4图3中输入支路的共射共基晶体管
M5图3中的负载支路
M6图3中控制输入电流源M3的电流反射镜
M7图3中输出负载支路共射共基晶体管
M8支路X的鉴频晶体管
M9负载支路偏流反射晶体管
M10共射共基晶体管支路X
M11鉴频晶体管支路Y
M12共射共基晶体管支路Y
M13图10中输出源极随耦晶体管
M14图10中输出电流源
●对于四种传感器(a-Si:H P-I-N二极管，P-N扩散结，APD P-N扩散结，无 定型硒层)来说，像素传感器12是一个总称。
●参考图3的二进制结构，输入传感节点包含像素传感器的N电极与输入电 流源M3的漏极、输入晶体管M1的门极以及反馈晶体管M2的漏极之间的 普通连接。
●输入支路是晶体管M1-M4。
●负载支路是晶体管M5-M7。
●比较输出支路X是晶体管M8-M10。
●比较输出支路Y是晶体管M11-M12。
●图2A、图2B、图3中的参考电压VREF定义了输出支路X和输出支路Y的 操作点。
●IREF是图2A、图2B、图3中的参考电流。
●IBIAS是偏输入支路及负载支路经由反射晶体管M9的偏流。
●QDEF是由一个粒子击中像素传感器而产生的输入电荷。 IDO是输入支路和负载支路中的稳定电流，几乎等于偏流(反射电流)。