本発明は、２種類以上の受光素子を有する半導体装置の製造方法に関するものである。

従来、照度センサーや、イメージセンサ等の受光素子を有する半導体装置は、例えば、２種類以上のフォトダイオード（受光素子）を、シリコン基板内に形成して構成している。 例えば、特許文献１では、２種類以上のフォトダイオードを、接合の深さがそれぞれ異なるように構成することが提案されている。 この提案では、接合の深さが浅いほど、比較的短い波長の光に対して感度を持ち、一方、接合を深く形成した場合は比較的短い波長の光に対しての感度を持たせている。 このように波長に対して異なる感度を持つフォトダイオードからのフォト電流を検出し、演算回路による演算により、赤外線波長領域の感度を抑制させるフォトダイオードを形成している。

しかしながら、２種類以上のフォトダイオード（受光素子）を、シリコン基板内に形成する場合、非常に複雑な構造となり、その製造工程数も多くなる。

そこで、本発明の課題は、機能を損なうことなく工程数を削減して、低コストで、２種類以上の受光素子を有する半導体装置が得られる半導体装置の製造方法を提供することである。

上記課題は、以下の手段により解決される。 即ち、
本発明の半導体装置の製造方法は、
半導体基板に、第１受光素子を形成する工程と、
前記半導体基板に、第２受光素子を形成する工程と、
前記第１受光素子内に配設する引出し電極用の第１不純物拡散層と、前記第２受光素子内に配設する引出し電極用の第２不純物拡散層と、前記第１受光素子と前記第２受光素子とを分離するための分離層と、を同時に形成する工程と、
を有する

本発明によれば、機能を損なうことなく工程数を削減して、低コストで、２種類以上の受光素子を有する半導体装置が得られる半導体装置の製造方法を提供することができる。

本実施形態に係る半導体装置の製造方法により得られる半導体装置を示す概略構成図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

本実施形態に係る半導体装置の製造方法を示す工程図である。

フォトダイオードＰＤ−１とＰＤ−２との間に電気的に分離する分離層（Ｐ＋型不純物拡散層）を形成した場合と、形成していない場合のフォトダイオード間のリーク特性を示す図である。

以下、本発明の一例の実施形態について図面を参照しつつ説明する。 なお、実質的に同様の機能を有する部材には、全図面を通して同じ符号を付与し、重複する説明は省略する場合がある。

図１は、本実施形態に係る半導体装置の製造方法により得られる半導体装置を示す概略構成図である。 図２〜図１０は、本実施形態に係る半導体装置の製造方法を示す工程図である。

まず、本実施形態に係る半導体装置の製造方法により得られる半導体装置１０１（以下本実施形態に係る半導体装置）について簡単に説明する。

本実施形態に係る半導体装置１０１は、図１に示すように、照度センサーの一例であり、半導体基板１０に照度センサー受光部ＰＤと制御回路用トランジスタＴｒを具備している。 本実施形態では、制御回路用トランジスタＴｒは、簡略のためにＮＭＯＳトランジスタのみを示しており、実際の制御回路ではＰＭＯＳトランジスタ等も具備される。

制御回路用トランジスタＴｒは、周知の構成であり、例えば、ソース領域２１及びドレイン領域２２と、これに挟まれるチャネル領域２３と、チャネル領域上に順次形成されるゲート酸化膜２４及びゲート電極２５と、等から構成されている。

照度センサー受光部ＰＤは、Ｐ型半導体である半導体基板１０（ＳＯＩウエハ）のシリコン支持基板１１内に配設されている。 そして、照度センサー受光部ＰＤには、２種類のフォトダイオードＰＤ−１とフォトダイオードＰＤ−２とで構成されている。 また、フォトダイオードＰＤ−１とフォトダイオードＰＤ−２とを分離するための分離層として、高濃度のＰ＋型不純物拡散層５１が形成されている。

フォトダイオードＰＤ−１の構造は、半導体基板１０に配設されたＮ型ウェル３１と、Ｎ型ウェル３１内に配設されたＰ型ウェル３２と、Ｐ型ウェル３２内に配設されたＮ＋型不純物拡散層３３と、が順次形成されて構成している。 そして、フォトダイオードＰＤ−１は、Ｐ型ウェル３２とＮ＋型不純物拡散層３３との境界面がＰＮ接合部となっている。

また、フォトダイオードＰＤ−１のＮ型ウェル３１には引出し電極用の高濃度のＮ＋型不純物拡散層３４が形成されており、Ｐ型ウェル３２には引出し電極用の高濃度のＰ＋型不純物拡散層３５が形成されている。

一方、フォトダイオードＰＤ−２の構造は、半導体基板１０に配設されたＮ型ウェル４１と、Ｎ型ウェル４１内に配設されたＰ型ウェル４２と、が順次形成されて構成している。 そして、フォトダイオードＰＤ−２は、Ｎ型ウェル４１とＰ型ウェル４２との境界面がＰＮ接合部となっている。

また、フォトダイオードＰＤ−２のＮ型ウェル４１には引出し電極用の高濃度のＮ＋型不純物拡散層４４が形成されており、Ｐ型ウェル４２には引出し電極用の高濃度のＰ＋型不純物拡散層４５が形成されている。

ここで、フォトダイオードＰＤ−１におけるＰＮ接合部はＰ型ウェル３２とＮ＋型不純物拡散層３３との境界面とするのに対し、フォトダイオードＰＤ−２におけるＰＮ接合部はＮ型ウェル４１とＰ型ウェル４２との境界面としていることから、フォトダイオードＰＤ−１におけるＰＮ接合部よりも深く、フォトダイオードＰＤ−２におけるＰＮ接合部が位置されている。 言い換えれば、フォトダイオードＰＤ−２におけるＰＮ接合部よりも浅く、フォトダイオードＰＤ−１におけるＰＮ接合部が位置されている。

例えば、フォトダイオードＰＤ−１は、フォトダイオードＰＤ−２よりもＰＮ接合部の位置を浅く形成させることで、３００ｎｍ〜５００ｎｍ程度の波長領域に感度を持たせられる。 一方、フォトダイオードＰＤ−２は、フォトダイオードＰＤ−１よりもＰＮ接合部の位置を深くすることで、３００ｎｍ〜５００ｎｍ程度の波長領域の感度を落とすことができる。 このような２種類のフォトダイオードを適用することで、当該２種類のフォトダイオードからフォト電流値を検出し、演算回路により可視光波長の領域に感度を持たせることができる。

以下、本実施形態に係る半導体装置１０１の製造方法について説明する。
本実施形態に係る半導体装置１０１の製造方法では、まず、図２（Ａ）に示すように、Ｐ型の半導体基板１０として、例えば、シリコン支持基板１１と埋め込みシリコン酸化膜層１２とシリコン層１３とが順次形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板（ＳＯＩウェハ）を準備する。 そして、図示しないが、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により、各素子を形成するための素子分離層を形成する。

次に、図２（Ｂ）に示すように、制御回路用トランジスタＴｒを形成するためのアクティブ領域となる半導体基板１０（シリコン層１３）上にパターン形成された窒化膜層１４を形成する。 この窒化膜層１４をマスクとしてシリコン層１３をフィールド酸化させフィールド酸化膜層１３Ａを形成する。 このフィールド酸化により、マスクとしての窒化膜層１４下層のシリコン層１３が、制御回路用トランジスタＴｒを形成するためのアクティブ領域２３Ａとなる。

次に、図３（Ｃ）に示すように、照度センサー受光部ＰＤとなる領域を露出する開口パターンが形成されたフォトレジスト１５Ａを、半導体基板１０上に形成する。 このフォトレジスト１５Ａをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）等により、フィールド酸化膜層１３Ａ及び埋め込み酸化膜層１２を除去する。 これにより、半導体基板１０のシリコン支持基板１１の表面が露出される。

次に、図３（Ｄ）に示すように、照度センサー受光部ＰＤとなる領域、即ち上記フィールド酸化膜層１３Ａ及び埋め込み酸化膜層１２の除去により露出した半導体基板１０のシリコン支持基板１１表面を酸化させ、例えば３０ｎｍ程度の酸化膜層１６を形成する。

次に、図４（Ｅ）に示すように、上記フォトレジスト１５Ａを除去した後、２つのフォトダイオードＰＤ−１，ＰＤ−２を形成するための領域を露出する開口パターンが形成されたフォトレジスト１５Ｂを、半導体基板１０上に形成する。

このフォトレジスト１５Ｂをマスクとして、半導体基板１０のシリコン支持基板１１表層に、イオン注入により、フォトダイオードＰＤ−１を構成するＮ型ウェル３１と、フォトダイオードＰＤ−２を構成するＮ型ウェル４１と、を同時に形成する。 このイオン注入は、例えばイオン種としてリンを用い、イオンを２４００ＫｅＶ程度に加速して打ち込みことで行う。

次に、図４（Ｆ）に示すように、上記フォトレジスト１５Ｂを除去した後、２つのフォトダイオードＰＤ−１，ＰＤ−２を構成するＮ型ウェル３１，４１の中央部を露出する開口パターンが形成されたフォトレジスト１５Ｃを、半導体基板１０上に形成する。

このフォトレジスト１５Ｃをマスクとして、イオン注入により、フォトダイオードＰＤ−１を構成するＮ型ウェル３１の中央部表層にＰ型ウェル３２と、フォトダイオードＰＤ−２を構成するＮ型ウェル４１の中央部表層に４２をそれぞれ同時に形成する。 このイオン注入は、例えばイオン種としてボロンを用い、イオンを１０００ＫｅＶ程度に加速して打ち込みことで行う。

次に、図５（Ｇ）に示すように、上記フォトレジスト１５Ｃを除去した後、半導体基板１０に対して例えば１０００℃程度の熱処理を施す。 これにより、Ｎ型ウェル３１、４１の底部、Ｐ型ウェル３２、４２の底部をシリコン支持基板１１の深さ方向へ移動し、当該Ｎ型ウェル３１、４１、Ｐ型ウェル３２、４２の深さが深くなる。 結果、フォトダイオードＰＤ−２のＰＮ接合位置（Ｐ型ウェル３２底部とＮ型ウェル３１との界面）を深くなる。

次に、図６（Ｈ）に示すように、制御回路用トランジスタＴｒを形成する領域において、窒化膜層１４を除去した後、アクティブ領域２３Ａ表面（シリコン層１３表面）を酸化させゲート酸化膜２４を形成する。 このゲート酸化膜２４を形成した後、ゲート酸化膜２４以外の領域となる半導体基板１０上にフォトリソマスクを形成し、イオン注入を行い、アクティブ領域２３ＡをＰ−型不純物拡散層２３Ｂとする。

次に、図６（Ｉ）に示すように、ゲート酸化膜２４上にゲート電極２５を形成する共に、ゲート電極２５両側面にサイドウォールスペーサ２６を形成する。

次に、図７（Ｊ）に示すように、半導体基板１０全面（つまり、制御回路用トランジスタＴｒを形成するための領域、及び照度センサー受光部ＰＤとなる領域の全面）に、例えば例えば膜厚１０ｎｍ程度でＣＶＤ法などにより、マスク酸化膜層１７を形成する。

次に、図７（Ｋ）に示すように、ゲート電極２５及びＰ−型不純物拡散層２３Ｂを露出する開口パターンが形成されたフォトレジスト（不図示）を、半導体基板１０上に形成する。 このフォトレジストをマスクとして、イオン注入により、ゲート電極２５、及びゲート電極２５を挟むＰ−型不純物拡散層２３Ｂの両端部を、高濃度のＮ＋型不純物拡散層とする。 このイオン注入は、イオン種を例えば砒素を用いて行う。

ここで、形成したＰ−型不純物拡散層２３Ｂにおいて、両端部に形成された２つのＮ＋型不純物拡散層のうち、一方をそれぞれソース領域２１とし、他方をドレイン領域２２とし、当該ソース領域２１及びドレイン領域２２に挟まれ領域をチャネル領域２３とする。

次に、図８（Ｌ）に示すように、上記フォトレジスト（不図示）を除去した後、フォトダイオードＰＤ−１を構成するＮ型ウェル３１の一部及びＰ型ウェル３２中央部を露出する開口パターンと共に、フォトダイオードＰＤ−２を構成するＮ型ウェル３１の一部とを露出する開口パターンが形成されたフォトレジスト１５Ｄを、半導体基板１０上に形成する。

このフォトレジスト１５Ｄをマスクとして、イオン注入により、フォトダイオードＰＤ−１を構成するＮ型ウェル３１に引出し電極用の高濃度のＮ＋型不純物拡散層３４と、フォトダイオードＰＤ−１を構成するＰ型ウェル３２中央部表層にＰＮ接合部となるＮ＋型不純物拡散層３３と、フォトダイオードＰＤ−２を構成するＮ型ウェル４１に引出し電極用の高濃度のＮ＋型不純物拡散層４４と、を同時に形成する。

次に、図９（Ｍ）に示すように、上記フォトレジスト１５Ｄを除去した後、フォトダイオードＰＤ−１を構成するＰ型ウェル３２の一部及びフォトダイオードＰＤ−２を構成するＰ型ウェル４２の一部を露出する開口パターンと共に、フォトダイオードＰＤ−１の周囲及びフォトダイオードＰＤ−２の周囲を露出する開口パターンが形成されたフォトレジスト１５Ｅを形成する。

このフォトレジスト１５Ｅをマスクとして、イオン注入により、フォトダイオードＰＤ−１を構成するＰ型ウェル３２に引出し電極用の高濃度のＰ＋型不純物拡散層３５と、フォトダイオードＰＤ−２を構成するＰ型ウェル４２に引出し電極用の高濃度のＰ＋型不純物拡散層４５と、フォトダイオードＰＤ−１の周囲及びフォトダイオードＰＤ−２の周囲（フォトダイオードＰＤ−１及びフォトダイオードＰＤ−２間も含む周囲）に高濃度のＰ＋型不純物拡散層５１と、を同時に形成する。 このフォトダイオードＰＤ−１の周囲及びフォトダイオードＰＤ−２の周囲（フォトダイオードＰＤ−１及びフォトダイオードＰＤ−２間も含む周囲）に形成されるＰ＋型不純物拡散層５１が、フォトダイオードＰＤ−１及びフォトダイオードＰＤ−２を電気的に分離する分離層となる

その後、フォトレジスト１５Ｅを除去後した後に、例えば１０００℃程度の熱処理を行うことで、各Ｎ＋不純物拡散層及び各Ｐ＋不純物拡散層を活性化させる。

次に、図９（Ｎ）に示すように、マスク酸化膜層１７の一部を除去し、制御回路用トランジスタＴｒを構成するゲート電極２５頂面、ソース領域２１表面及びドレイン領域２２表面に、シリサイド層２７を形成する。

次に、図１０（Ｏ）に示すように、半導体基板１０全面に層間絶縁膜６１を形成すると共に、半導体基板１０に形成された制御回路用トランジスタＴｒ（そのゲート電極２５、ソース領域２１、及びドレイン領域）、フォトダイオードＰＤ−１（Ｎ＋型不純物拡散層３４、Ｐ＋型不純物拡散層３５、及びＰＮ接合部となるＮ型不純物拡散層３３）、及びフォトダイオードＰＤ−２（Ｎ＋型不純物拡散層４４、及びＰ＋型不純物拡散層４５）とそれぞれコンタクトを取るためのコンタクトホールを形成し、これにコンタクトホールに金属（例えばタングステン等）を埋め込むことで、各層に電気的に接続される金属配線層６２を形成する。

このようにして、半導体装置１０１を製造する。

以上説明した本実施形態に係る半導体装置１０１の製造方法では、受光素子としてのフォトダイオードＰＤ−１に形成する引出し電極用の不純物拡散層（Ｐ型ウェル３２に形成される引出し電極用のＰ＋型不純物拡散層３５）と、受光素子としてのフォトダイオードＰＤ−２に形成する引出し電極用の不純物拡散層（Ｐ型ウェル４２に形成される引出し電極用のＰ＋型不純物拡散層４５）と、を形成する際、同時に、フォトダイオードＰＤ−１とフォトダイオードＰＤ−２とを電気的に分離する分離層（本実施形態では、Ｐ＋型不純物拡散層５１）を同時に形成している。 このため、本来必要であって、当該引出し電極及び分離層の一方を形成するための各工程（例えば、レジスト形成、その開口パターン形成、イオン注入等）が省略できる。

ここで、図１１に、フォトダイオードＰＤ−１とＰＤ−２との間に電気的に分離する分離層（Ｐ＋型不純物拡散層５１）を形成した場合と、形成していない場合のフォトダイオード間のリーク特性を示す。
図１１中の横軸はフォトダイオードＰＤ−１とフォトダイオードＰＤ−２に形成しているＮ型ウェル間に印加したバイアス条件で、縦軸はそのリーク電流値である。 分離層（Ｐ＋型不純物拡散層５１）を形成していない場合は、図１１中で「無し」と、分離層（Ｐ＋型不純物拡散層５１）を形成している場合は、図１１中「有り」と表記している。 分離層（Ｐ＋型不純物拡散層５１）を形成している場合は、形成していない場合と比較し、リーク電流値の増加を抑えていることがわかる。

この図１１の結果より、分離層（Ｐ＋型不純物拡散層５１）を、フォトダイオードＰＤ−１に形成する引出し電極用の不純物拡散層（Ｐ型ウェル３２に形成される引出し電極用のＰ＋型不純物拡散層３５）、及びフォトダイオードＰＤ−２に形成する引出し電極用の不純物拡散層（Ｐ型ウェル４２に形成される引出し電極用のＰ＋型不純物拡散層４５）と同時に形成しても、分離効果が得られ、分離のための製造工程を削減することが実証される。

なお、フォトダイオードＰＤ−１とフォトダイオードＰＤ−２とを電気的に分離する分離層（Ｐ＋型不純物拡散層５１）の深さは、イオン注入条件により制御することができる。 このとき、フォトダイオードＰＤ−１に形成する引出し電極用の不純物拡散層（Ｐ型ウェル３２に形成される引出し電極用のＰ＋型不純物拡散層３５）と、フォトダイオードＰＤ−２に形成する引出し電極用の不純物拡散層（Ｐ型ウェル４２に形成される引出し電極用のＰ＋型不純物拡散層４５）と、の深さも同時に変わるが、当該各引出し電極用の不純物拡散層は、両Ｐ型ウェル内で電気的に接続されていれば良く、深さがかわることによる影響は無い。

また、フォトダイオードＰＤ−１とフォトダイオードＰＤ−２とを電気的に分離する分離層（Ｐ＋型不純物拡散層５１）は、フォトダイオードＰＤ−１に形成する引出し電極用の不純物拡散層（Ｐ型ウェル３２に形成される引出し電極用のＰ＋型不純物拡散層３５）と、フォトダイオードＰＤ−２に形成する引出し電極用の不純物拡散層（Ｐ型ウェル４２に形成される引出し電極用のＰ＋型不純物拡散層４５）と、が各ウェルと電気的な接続が図れる深さとなるように形成することで、分離層として十分機能が発揮される。

したがって、本実施形態に係る半導体装置１０１の製造方法では、機能を損なうことなく工程数を削減して、低コストで、２種類以上の受光素子を有する半導体装置が得られる。

なお、本実施形態に係る半導体装置１０１の製造方法では、フォトダイオードを２つ形成した形態を説明をしたが、これに限られず、３つ以上形成する形態であってもよい。

また、本実施形態に係る半導体装置１０１の製造方法では、半導体基板１０としてＳＯＩウエハを用いた形態を説明したが、これに限られず、バルクウエハや、エピウエハを用いた形態であってもよい。 また、半導体基板１０として、Ｐ型の半導体基板を用いた形態を説明したが、これに限られず、Ｎ型半導体基板を用いた形態であってもよい。

また、上記説明した本実施形態に係る半導体装置の製造方法は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能である

１０ 半導体基板１１ シリコン支持基板１２ シリコン酸化膜層１３ シリコン層１３Ａ フィールド酸化膜層１４ 窒化膜層１５Ａ フォトレジスト１５Ｂ フォトレジスト１５Ｃ フォトレジスト１５Ｄ フォトレジスト１５Ｅ フォトレジスト１６ 酸化膜層１７ マスク酸化膜層２１ ソース領域２２ ドレイン領域２３ チャネル領域２３Ａ アクティブ領域２３Ｂ Ｐ−型不純物拡散層２４ ゲート酸化膜２５ ゲート電極２６ サイドウォールスペーサ２７ シリサイド層３１ Ｎ型ウェル３２ Ｐ型ウェル３３ Ｎ＋型不純物拡散層３４ Ｎ＋型不純物拡散層３５ Ｐ＋型不純物拡散層４１ Ｎ型ウェル４２ Ｐ型ウェル４４ Ｎ＋型不純物拡散層４５ Ｐ＋型不純物拡散層５１ Ｐ＋型不純物拡散層（分離層）
６１ 層間絶縁膜６２ 金属配線層１０１ 半導体装置ＰＤ−１、ＰＤ−２ フォトダイオードＰＤ 照度センサー受光部Ｔｒ 制御回路用トランジスタ