像素电路、驱动方法及显示面板
阅读：158发布：2024-01-12
专利汇可以提供像素电路、驱动方法及显示面板专利检索，专利查询，专利分析的服务。并且本 发明 公开一种 像素 电路 、驱动方法及 显示面板 ，该像素电路包括：第一数据写入电路，与数据 信号 连接，与驱动电路、第一发光控制电路及第三复位电路连接，连接扫描信号；第一发光控制电路与第一电源信号及电容连接，连接发光 控制信号 ；驱动电路与第二数据写入电路、第二发光控制电路及第四复位电路连接，连接电容；第二数据写入电路与第一复位电路、电容连接，连接扫描信号；第一复位电路连接电源 输入信号 ，连接复位信号；第二发光控制电路与第二复位电路连接，连接发光控制信号；第二复位电路连接电源输入信号，连接复位信号；第三复位电路连接第二电源信号，连接第四复位电路；第四复位电路连接第三电源信号，连接第一复位电路。，下面是像素电路、驱动方法及显示面板专利的具体信息内容。
1.一种像素电路，其特征在于，包括：
驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路及电容，所述第一数据写入电路的第一端连接数据信号(Data)，第二端分别与所述驱动电路的第一端、第一发光控制电路的第一端及第三复位电路的第一端连接，控制端连接扫描信号(SCAN)；
所述第一发光控制电路的第二端分别与第一电源信号(VDD)及所述电容的第一端连接，控制端连接发光控制信号(EM)；
所述驱动电路的第二端分别与所述第二数据写入电路的第一端、第二发光控制电路的第一端及第四复位电路的第一端连接，控制端连接所述电容的第二端；
所述第二数据写入电路的第二端分别与所述第一复位电路的第一端、电容的第二端连接，控制端连接所述扫描信号(SCAN)；
所述第一复位电路的第二端连接电源输入信号(VINT)，控制端连接复位信号(RST)；
所述第二发光控制电路的第二端与所述第二复位电路的第一端连接，控制端连接所述发光控制信号(EM)；
所述第二复位电路的第二端连接所述电源输入信号(VINT)，控制端连接所述复位信号(RST)；
所述第三复位电路的第二端连接第二电源信号(VB)，控制端连接所述第四复位电路的控制端；
所述第四复位电路的第二端连接第三电源信号(VA)，控制端连接所述第一复位电路的控制端。
2.一种像素电路，其特征在于，包括：
驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路及电容，所述第一数据写入电路的第一端连接数据信号(Data)，第二端分别与所述驱动电路的第一端、第二发光控制电路的第一端及第四复位电路的第一端连接，控制端连接扫描信号(SCAN)；
所述驱动电路的第二端分别与所述第二数据写入电路的第一端、第一发光控制电路的第一端及第三复位电路的第一端连接，控制端连接所述电容的第二端；
所述第一发光控制电路的第二端分别与第一电源信号(VDD)及所述电容的第一端连接，控制端连接发光控制信号(EM)；
所述第二数据写入电路的第二端分别与所述第一复位电路的第一端、电容的第二端连接，控制端连接所述扫描信号(SCAN)；
所述第一复位电路的第二端连接电源输入信号(VINT)，控制端连接复位信号(RST)；
所述第二发光控制电路的第二端与所述第二复位电路的第一端连接，控制端连接所述发光控制信号(EM)；
所述第二复位电路的第二端连接所述电源输入信号(VINT)，控制端连接所述复位信号(RST)；
所述第三复位电路的第二端连接第二电源信号(VB)，控制端连接所述第四复位电路的控制端；
所述第四复位电路的第二端连接第三电源信号(VA)，控制端连接所述第一复位电路的控制端。
3.根据权利要求1或2所述的像素电路，其特征在于，所述驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路分别包括：开关管器件；所述开关管器件的栅极作为相应电路的控制端，所述开关管器件的第一极作为相应电路的第一端，开关管器件的第二极作为相应电路的第二端。
4.根据权利要求1或2所述的像素电路，其特征在于，还包括：发光元件，所述发光元件的一端与所述第二发光控制电路的第二端及第二复位电路的第二端连接，另一端连接第四电源信号(VSS)。
5.根据权利要求4所述的像素电路，其特征在于，所述发光元件为OLED。
6.根据权利要求1或2所述的像素电路，其特征在于，所述驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路均为P型薄膜晶体管。
7.一种像素电路驱动方法，应用于如权利要求1-6中任一项所述的像素电路，其特征在于，包括第一阶段、第二阶段及第三阶段，其中，
在所述第一阶段中，所述复位信号(RST)输出低电平，扫描信号(SCAN)、发光控制信号(EM)输出高电平，第一复位电路、第二复位电路导通，通过电源输入信号(VINT)复位与所述第二复位电路的第二端连接的发光元件的阳极及所述电容的第二端；第三复位电路及第四复位电路导通，驱动电路导通，通过第二电源信号(VB)和第三电源信号(VA)间的电流复位所述驱动电路或消除所述驱动电路由于电压电应力所引起的阈值电压偏移；
在所述第二阶段中，所述扫描信号(SCAN)输出低电平，复位信号(RST)、发光控制信号(EM)输出高电平，驱动电路、第一数据写入电路、第二数据写入电路导通，所述数据信号(Data)写入所述驱动电路的控制端，并通过所述电容保持写入电压；
在所述第三阶段中，所述发光控制信号(EM)输出低电平，所述复位信号(RST)、扫描信号(SCAN)输出高电平，第一发光控制电路、第二发光控制电路导通；驱动电流沿第一电源(VDD)经第一发光控制电路、驱动电路和第二发光控制电路输出至与所述第二发光控制电路的第二端相连的发光元件。
8.根据权利要求7所述的像素电路驱动方法，其特征在于，所述第二阶段时，所述驱动电路的控制端与所述电容的第二端连接的节点的稳态电压为：VP＝Vdata+Vth，其中，Vth为阈值电压。
9.根据权利要求7所述的像素电路驱动方法，其特征在于，所述第三阶段时，流经所述发光元件的电流为：
I＝k*(Vgs-Vth)2＝k*[(Vdata+Vth-VDD)-Vth)]2＝k*[(Vdata-VDD)]2，
其中， μp为空穴迁移率；Cox为单位面积的电容； 为驱动电路的宽长
比。
10.一种显示面板，其特征在于，包括如权利要求1-6中任一项所述的像素电路。
像素电路、驱动方法及显示面板
技术领域
[0001] 本发明涉及显示技术领域，具体涉及一种像素电路、驱动方法及显示面板。
背景技术
[0002] 有机发光二极管(Organic Light-Emitting Diode，OLED)显示设备相关产品(例如手机、显示器等)在较长时间显示一种画面后再切换到其他画面时会有短期残影产生，严重影响画面的显示效果，这严重影响了用户体验，故开发改善残影的像素电路成为了显示面板行业的趋势。
发明内容
[0003] 有鉴于此，本发明实施例提供了一种像素电路、驱动方法及显示面板，以解决现有OLED显示设备容易出现残影的问题。
[0004] 根据第一方面，本发明实施例提供了一种像素电路，包括：驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路及电容，所述第一数据写入电路的第一端连接数据信号Data，第二端分别与所述驱动电路的第一端、第一发光控制电路的第一端及第三复位电路的第一端连接，控制端连接扫描信号SCAN；所述第一发光控制电路的第二端分别与第一电源信号VDD及所述电容的第一端连接，控制端连接发光控制信号EM；所述驱动电路的第二端分别与所述第二数据写入电路的第一端、第二发光控制电路的第一端及第四复位电路的第一端连接，控制端连接所述电容的第二端；所述第二数据写入电路的第二端分别与所述第一复位电路的第一端、电容的第二端连接，控制端连接所述扫描信号SCAN；所述第一复位电路的第二端连接电源输入信号VINT，控制端连接复位信号 RST；所述第二发光控制电路的第二端与所述第二复位电路的第一端连接，控制端连接所述发光控制信号EM；所述第二复位电路的第二端连接所述电源输入信号VINT，控制端连接所述复位信号RST；所述第三复位电路的第二端连接第二电源信号VB，控制端连接所述第四复位电路的控制端；所述第四复位电路的第二端连接第三电源信号VA，控制端连接所述第一复位电路的控制端。
[0005] 本发明实施例的像素电路，在初始化阶段，复位信号RST置低电平，第三复位电路及第四复位电路导通，电流从第二电源信号VB经过第三复位电路、驱动电路及第四复位电路形成通路，通过这种方式使上一画面时电应力(stress)对驱动电路的影响得到恢复，从而抑制驱动晶体管的迟滞及缺陷态影响，减弱残影现象。
[0006] 根据第二方面，本发明实施例提供了一种像素电路，包括：驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路及电容，所述第一数据写入电路的第一端连接数据信号(Data)，第二端分别与所述驱动电路的第一端、第二发光控制电路的第一端及第四复位电路的第一端连接，控制端连接扫描信号(SCAN)；所述驱动电路的第二端分别与所述第二数据写入电路的第一端、第一发光控制电路的第一端及第三复位电路的第一端连接，控制端连接所述电容的第二端；所述第一发光控制电路的第二端分别与第一电源信号(VDD)及所述电容的第一端连接，控制端连接发光控制信号(EM)；所述第二数据写入电路的第二端分别与所述第一复位电路的第一端、电容的第二端连接，控制端连接所述扫描信号 (SCAN)；所述第一复位电路的第二端连接电源输入信号(VINT)，控制端连接复位信号(RST)；所述第二发光控制电路的第二端与所述第二复位电路的第一端连接，控制端连接所述发光控制信号(EM)；所述第二复位电路的第二端连接所述电源输入信号(VINT)，控制端连接所述复位信号(RST)；所述第三复位电路的第二端连接第二电源信号(VB)，控制端连接所述第四复位电路的控制端；所述第四复位电路的第二端连接第三电源信号(VA)，控制端连接所述第一复位电路的控制端。
[0007] 本发明实施例的像素电路，在初始化阶段，复位信号RST置低电平，第三复位电路及第四复位电路导通，电流从第二电源信号VB经过第三复位电路、驱动电路及第四复位电路形成通路，通过这种方式使上一画面时电应力(stress)对驱动电路的影响得到恢复，从而抑制驱动晶体管的迟滞及缺陷态影响，减弱残影现象。
[0008] 结合第一方面或第二方面，在第一方面或第二方面第一实施方式中，所述驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路分别包括：开关管器件；所述开关管器件的栅极作为相应电路的控制端，所述开关管器件的第一极作为相应电路的第一端，开关管器件的第二极作为相应电路的第二端。
[0009] 结合第一方面或第二方面，在第一方面或第二方面第二实施方式中，该像素电路还包括：发光元件，所述发光元件的一端与所述第二发光控制电路的第二端及第二复位电路的第二端连接，另一端连接第四电源信号 (VSS)。
[0010] 结合第一方面或第二方面第二实施方式，在第一方面或第二方面第三实施方式中，所述发光元件为OLED。
[0011] 结合第一方面或第二方面，在第一方面或第二方面第四实施方式中，所述驱动电路、第一数据写入电路、第二数据写入电路、第一复位电路、第一发光控制电路、第二发光控制电路、第二复位电路、第三复位电路、第四复位电路均为P型薄膜晶体管。各电路对应的开关管器件设置为同一类型的薄膜晶体管，这样仅需制备一种类型的晶体管，可以减少掩膜、光刻等工艺步骤、简化工艺流程、节约生产成本。
[0012] 根据第三方面，本发明实施例提供了一种像素电路驱动方法，应用于如第一方面或第二方面或其中任意一种实施方式所述的像素电路，该方法包括第一阶段、第二阶段及第三阶段，其中，在所述第一阶段中，所述复位信号RST输出低电平，扫描信号SCAN、发光控制信号EM输出高电平，第一复位电路、第二复位电路导通，通过电源输入信号VINT复位与所述第二复位电路的第二端连接的发光元件的阳极及所述电容的第二端；第三复位电路及第四复位电路导通，驱动电路导通，通过第二电源信号VB和第三电源信号VA间的电流复位所述驱动电路或消除所述驱动电路由于电压电应力所引起的阈值电压偏移；在所述第二阶段中，所述扫描信号SCAN输出低电平，复位信号RST、发光控制信号EM输出高电平，驱动电路、第一数据写入电路、第二数据写入电路导通，所述数据信号Data写入所述驱动电路的控制端，并通过所述电容保持写入电压；在所述第三阶段中，所述发光控制信号EM输出低电平，所述复位信号RST、扫描信号SCAN输出高电平，第一发光控制电路、第二发光控制电路导通；驱动电流沿第一电源VDD经第一发光控制电路、驱动电路和第二发光控制电路输出至与所述第二发光控制电路的第二端相连的发光元件。
[0013] 本发明实施例的像素电路驱动方法，在初始化阶段，复位信号RST置低电平，第三复位电路及第四复位电路导通，电流从第二电源信号VB经过第三复位电路、驱动电路及第四复位电路形成通路，通过这种方式使上一画面时电应力(stress)对驱动电路的影响得到恢复，从而抑制驱动晶体管的迟滞及缺陷态影响，减弱残影现象。
[0014] 结合第三方面，在第三方面第一实施方式中，所述第二阶段时，所述驱动电路的控制端与所述电容的第二端连接的节点的稳态电压为： VP＝Vdata+Vth，其中，Vth为阈值电压。
[0015] 结合第三方面，在第三方面第二实施方式中，所述第三阶段时，流经所述发光元件的电流为：I＝k*(Vgs-Vth)2＝k*[(Vdata+Vth-VDD)-Vth)]2＝k*[(Vdata-VDD)]2，[0016] 其中， μp为空穴迁移率；Cox为单位面积的电容； 为驱动电路的宽长比。
[0018] 通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
[0019] 图1示出了现有的像素电路显示时产生的残影现象；
[0020] 图2示出了本发明一实施例的像素电路的结构示意图；
[0021] 图3示出了本发明一实施例的像素电路的具体示例的结构示意图；
[0022] 图4示出了本发明另一实施例的像素电路的结构示意图；
[0023] 图5示出了本发明另一实施例的像素电路的具体示例的结构示意图；
[0024] 图6示出了本发明实施例的像素电路的时序信号的波形示意图。
具体实施方式
[0025] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026] OLED显示设备(例如，有源矩阵有机发光二极体(Active-matrix organic light-emitting diode，AMOLED))的屏体工作过程中，由于驱动晶体管 (DTFT)的栅极、源极、漏极受到不同电应力(stress)的作用，在较长时间显示一种画面后再切换到其他画面时会有短期残影产生，棋盘格图案切换到128灰阶时的残影现象如图1所示，由此可见，残影现象严重影响画面的显示效果，进而严重影响用户体验。
[0027] 因此，为了解决上述问题，本发明实施例提供了一种像素电路，如图2 所示，该像素电路包括：驱动电路1、第一数据写入电路2、第二数据写入电路3、第一复位电路4、第一发光控制电路5、第二发光控制电路6、第二复位电路7、第三复位电路8、第四复位电路9及电容Cst。
[0028] 其中，第一数据写入电路2的第一端连接数据信号Data，第二端分别与驱动电路1的第一端、第一发光控制电路5的第一端及第三复位电路8 的第一端连接，控制端连接扫描信号SCAN；第一发光控制电路5的第二端分别与第一电源信号VDD及电容Cst的第一端连接，控制端连接发光控制信号EM；驱动电路1的第二端分别与第二数据写入电路3的第一端、第二发光控制电路6的第一端及第四复位电路9的第一端连接，控制端连接电容Cst的第二端；第二数据写入电路3的第二端分别与第一复位电路4 的第一端、电容Cst的第二端连接，控制端连接扫描信号SCAN；第一复位电路4的第二端连接电源输入信号VINT，控制端连接复位信号RST；第二发光控制电路6的第二端与第二复位电路7的第一端连接，控制端连接发光控制信号EM；第二复位电路7的第二端连接电源输入信号VINT，控制端连接复位信号RST；第三复位电路8的第二端连接第二电源信号VB，控制端连接第四复位电路9的控制端；第四复位电路9的第二端连接第三电源信号VA，控制端连接第一复位电路4的控制端。
[0029] 可选地，在本发明的一些实施例中，上述的驱动电路1、第一数据写入电路2、第二数据写入电路3、第一复位电路4、第一发光控制电路5、第二发光控制电路6、第二复位电路7、第三复位电路8、第四复位电路9分别包括：开关管器件；所述开关管器件的栅极作为相应电路的控制端，所述开关管器件的第一极作为相应电路的第一端，开关管器件的第二极作为相应电路的第二端。
[0030] 具体地，驱动电路1包括第一开关管M1，该第一开关管M1的栅极作为驱动电路1的控制端，该第一开关管M1的第一极作为驱动电路1的第一端，该第一开关管M1的第二极作为驱动电路1的第二端；第一数据写入电路2包括第二开关管M2，该第二开关管M2的栅极作为第一数据写入电路 2的控制端，该第二开关管M2的第一极作为第一数据写入电路2的第一端，该第二开关管M2的第二极作为第一数据写入电路2的第二端；第二数据写入电路3包括第三开关管M3，该第三开关管M3的栅极作为第二数据写入电路3的控制端，该第三开关管M3的第一极作为第二数据写入电路3的第一端，该第三开关管M3的第二极作为第二数据写入电路3的第二端；第一复位电路4包括第四开关管M4，该第四开关管M4的栅极作为第一复位电路4的控制端，该第四开关管M4的第一极作为第一复位电路4的第一端，该第四开关管M4的第二极作为第一复位电路4的第二端；第一发光控制电路5包括第五开关管M5，该第五开关管M5的栅极作为第一发光控制电路 5的控制端，该第五开关管M5的第一极作为第一发光控制电路5的第一端，该第五开关管M5的第二极作为第一发光控制电路5的第二端；第二发光控制电路6包括第六开关管M6，该第六开关管M6的栅极作为第二发光控制电路6的控制端，该第六开关管M6的第一极作为第二发光控制电路6的第一端，该第六开关管M6的第二极作为第二发光控制电路6的第二端；第二复位电路7包括第七开关管M7，该第七开关管M7的栅极作为第二复位电路7的控制端，该第七开关管M7的第一极作为第二复位电路7的第一端，该第七开关管M7的第二极作为第二复位电路7的第二端；第三复位电路8 包括第八开关管M8，该第八开关管M8的栅极作为第三复位电路8的控制端，该第八开关管M8的第一极作为第三复位电路8的第一端，该第八开关管M8的第二极作为第三复位电路8的第二端；第四复位电路9包括第九开关管M9，该第九开关管M9的栅极作为第四复位电路9的控制端，该第九开关管M9的第一极作为第四复位电路9的第一端，该第九开关管M9的第二极作为第四复位电路9的第二端。
[0031] 可选地，在本发明的一些实施例中，结合上述对应关系，本发明实施例的像素电路可具体为如图3所示的结构，该像素电路主要包括：第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管 M5、第六开关管M6、第七开关管M7、第八开关管M8、第九开关管M9 及电容Cst。
[0032] 其中，该第二开关管M2的第一端连接数据信号Data，第二端分别与该第一开关管M1的第一端、第五开关管M5的第一端及第八开关管M8的第一端连接，控制端连接扫描信号SCAN；
[0033] 该第五开关管M5的第二端分别与第一电源信号VDD及所述电容Cst 的第一端连接，控制端连接发光控制信号EM；
[0034] 该第一开关管M1的第二端分别与所述第三开关管M3的第一端、第六开关管M6的第一端及第九开关管M9的第一端连接，控制端连接所述电容 Cst的第二端；
[0035] 该第三开关管M3的第二端分别与所述第四开关管M4的第一端、电容 Cst的第二端连接，控制端连接所述扫描信号SCAN；
[0036] 该第四开关管M4的第二端连接电源输入信号VINT，控制端连接复位信号RST；
[0037] 该第六开关管M6的第二端与所述第七开关管M7的第一端连接，控制端连接该发光控制信号EM；
[0038] 该第七开关管M7的第二端连接所述电源输入信号VINT，控制端连接所述复位信号RST；
[0039] 该第八开关管M8的第二端连接第二电源信号VB，控制端连接所述第九开关管M9的控制端；
[0040] 该第九开关管M9的第二端连接第三电源信号VA，控制端连接所述第四开关管M4的控制端。
[0041] 可选地，在本发明的一些实施例中，上述的第六开关管M6的第二端用以连接发光元件，且该发光元件与第七开关管M7的第二端连接。发光元件的另一端连接第四电源信号VSS。可选地，该发光元件可以例如是OLED，本发明并不以此为限。
[0042] 可选地，在本发明的一些实施例中，第一开关管M1、第二开关管M2、第三开关管M3、第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8及第九开关管M9均为P型薄膜晶体管，这样仅需制备一种类型的晶体管，可以减少掩膜、光刻等工艺步骤、简化工艺流程、节约生产成本。第一开关管M1、第二开关管M2、第三开关管M3第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8及第九开关管M9的控制端分别对应各个P型薄膜晶体管的栅极。
[0043] 上述像素电路的工作原理，即像素电路的驱动方法，包括第一阶段、第二阶段以及第三阶段。图6为本发明实施例的像素电路的波形图。
[0044] 在此实施例中，第一开关管M1作为驱动晶体管，第一开关管M1、第二开关管M2、第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8及第九开关管M9均为P型薄膜晶体管。
[0045] 如图6所示，在第一阶段T1，是初始化阶段复位阶段，复位信号RST 输出低电平，扫描信号SCAN、发光控制信号EM输出高电平，第二开关管M2、第三开关管M3、第五开关管M5、第六开关管M6关闭，第四开关管M4、第七开关管M7导通，通过电源输入信号VINT复位与所述第七开关管M7的第二端连接的发光元件的阳极及所述电容Cst的第二端；第八开关管M8及第九开关管M9导通，第一开关管M1导通，通过第二电源信号 VB和第三电源信号VA间的电流复位所述第一开关管M1或消除所述第一开关管M1由于电压电应力所引起的阈值电压偏移。
[0046] 在第一阶段T1，电流从电源VB经过第八开关管M8、第一开关管M1、第九开关管M9形成通路，通过这种方式使上一画面时的电应力(stress) 对第一开关管M1的影响得到恢复，因此，能够有效抑制驱动晶体管(第一开关管M1)迟滞特性及弱化缺陷态影响，从而了改善残影现象，提升显示面板的显示特性。
[0047] 在第二阶段T2，扫描信号(SCAN)输出低电平，复位信号(RST)、发光控制信号EM输出高电平，第一开关管M1、第二开关管M2、第三开关管M3导通，第四开关管M4、第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8、第九开关管M9关闭。在此阶段，数据信号Data 对第一开关管M1的控制端端进行数据写入，并通过电容Cst保持写入电压，由于数据电压经过第一开关管M1写入其控制端，故阈值电压也被同时写入，此阶段同时为阈值电压补偿阶段。第一开关管M1的控制端与电容Cst 的第二端连接的节点(节点P)的稳态电压为：Vg＝Vdata+Vth，其中Vth 为阈值电压。第一开关管M1的控制端电压值为：Vg＝Vdata+Vth，因此，驱动电流大小为：
[0048] I＝k*(Vgs-Vth)2＝k*[(Vdata+Vth-VDD)-Vth)]2＝k*[(Vdata-VDD)]2，[0049] 其中， μp为空穴迁移率；Cox为单位面积的电容； 为第一开关管M1的宽长比。
[0050] 在第三阶段T3，发光控制信号EM输出低电平，复位信号(RST)、扫描信号(SCAN)输出高电平，第一开关管M1、第五开关管M5、第六开关管M6导通，第二开关管M2、第三开关管M3、第四开关管M4、第七开关管M7、第八开关管M8、第九开关管M9关闭；驱动电流沿第一电源VDD 经第五开关管M5、第一开关管M1和第六开关管M6输出至与第六开关管 M6的第二端相连的发光元件。在此阶段，驱动电流沿第一电源VDD经第五开关管M5、第一开关管M1和第六开关管M6输出至与第六开关管M6 的第二端相连的发光元件，用于驱动发光元件发光。
[0051] 由此可见，本发明实施例的像素电路，在T1阶段(复位阶段)，电流从电源VB经过第八开关管M8、第一开关管M1、第九开关管M9形成通路，通过这种方式使上一画面时的电应力(stress)对第一开关管M1的影响得到恢复，因此，能够有效抑制驱动晶体管(第一开关管M1)迟滞特性及弱化缺陷态影响，从而了改善残影现象，提升显示面板的显示特性。
[0052] 可选地，本发明实施例还提供了一种像素电路，如图4所示，该像素电路包括：驱动电路1、第一数据写入电路2、第二数据写入电路3、第一复位电路4、第一发光控制电路5、第二发光控制电路6、第二复位电路7、第三复位电路8、第四复位电路9及电容Cst。
[0053] 其中，第一数据写入电路2的第一端连接数据信号Data，第二端分别与驱动电路1的第一端、第二发光控制电路6的第一端及第四复位电路9 的第一端连接，控制端连接扫描信号SCAN；驱动电路1的第二端分别与第二数据写入电路3的第一端、第一发光控制电路5的第一端及第三复位电路8的第一端连接，控制端连接电容Cst的第二端；第一发光控制电路5 的第二端分别与第一电源信号VDD及电容Cst的第一端连接，控制端连接发光控制信号EM；第二数据写入电路3的第二端分别与第一复位电路4的第一端、电容Cst的第二端连接，控制端连接扫描信号SCAN；第一复位电路4的第二端连接电源输入信号VINT，控制端连接复位信号RST；第二发光控制电路6的第二端与第二复位电路7的第一端连接，控制端连接发光控制信号EM；第二复位电路7的第二端连接电源输入信号VINT，控制端连接复位信号RST；第三复位电路8的第二端连接第二电源信号VB，控制端连接第四复位电路9的控制端；第四复位电路9的第二端连接第三电源信号VA，控制端连接第一复位电路4的控制端。
[0054] 可选地，在本发明的一些实施例中，上述的驱动电路1、第一数据写入电路2、第二数据写入电路3、第一复位电路4、第一发光控制电路5、第二发光控制电路6、第二复位电路7、第三复位电路8、第四复位电路9分别包括：开关管器件；所述开关管器件的栅极作为相应电路的控制端，所述开关管器件的第一极作为相应电路的第一端，开关管器件的第二极作为相应电路的第二端。
[0055] 具体地，驱动电路1包括第一开关管M1，该第一开关管M1的栅极作为驱动电路1的控制端，该第一开关管M1的第一极作为驱动电路1的第一端，该第一开关管M1的第二极作为驱动电路1的第二端；第一数据写入电路2包括第二开关管M2，该第二开关管M2的栅极作为第一数据写入电路 2的控制端，该第二开关管M2的第一极作为第一数据写入电路2的第一端，该第二开关管M2的第二极作为第一数据写入电路2的第二端；第二数据写入电路3包括第三开关管M3，该第三开关管M3的栅极作为第二数据写入电路3的控制端，该第三开关管M3的第一极作为第二数据写入电路3的第一端，该第三开关管M3的第二极作为第二数据写入电路3的第二端；第一复位电路4包括第四开关管M4，该第四开关管M4的栅极作为第一复位电路4的控制端，该第四开关管M4的第一极作为第一复位电路4的第一端，该第四开关管M4的第二极作为第一复位电路4的第二端；第一发光控制电路5包括第五开关管M5，该第五开关管M5的栅极作为第一发光控制电路5的控制端，该第五开关管M5的第一极作为第一发光控制电路5的第一端，该第五开关管M5的第二极作为第一发光控制电路5的第二端；第二发光控制电路6包括第六开关管M6，该第六开关管M6的栅极作为第二发光控制电路6的控制端，该第六开关管M6的第一极作为第二发光控制电路6的第一端，该第六开关管M6的第二极作为第二发光控制电路6的第二端；第二复位电路7包括第七开关管M7，该第七开关管M7的栅极作为第二复位电路7的控制端，该第七开关管M7的第一极作为第二复位电路7的第一端，该第七开关管M7的第二极作为第二复位电路7的第二端；第三复位电路8 包括第八开关管M8，该第八开关管M8的栅极作为第三复位电路8的控制端，该第八开关管M8的第一极作为第三复位电路8的第一端，该第八开关管M8的第二极作为第三复位电路8的第二端；第四复位电路9包括第九开关管M9，该第九开关管M9的栅极作为第四复位电路9的控制端，该第九开关管M9的第一极作为第四复位电路9的第一端，该第九开关管M9的第二极作为第四复位电路9的第二端。
[0056] 可选地，在本发明的一些实施例中，结合上述对应关系，本发明实施例的像素电路可具体为如图5所示的结构，该像素电路主要包括：第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、第五开关管 M5、第六开关管M6、第七开关管M7、第八开关管M8、第九开关管M9 及电容Cst。
[0057] 其中，该第二开关管M2的第一端连接数据信号Data，第二端分别与该第一开关管M1的第一端、第六开关管M6的第一端及第九开关管M9的第一端连接，控制端连接扫描信号SCAN；
[0058] 该第一开关管M1的第二端分别与所述第三开关管M3的第一端、第五开关管M5的第一端及第八开关管M8的第一端连接，控制端连接所述电容 Cst的第二端；
[0059] 该第五开关管M5的第二端分别与第一电源信号VDD及所述电容Cst 的第一端连接，控制端连接发光控制信号EM；
[0060] 该第三开关管M3的第二端分别与所述第四开关管M4的第一端、电容Cst的第二端连接，控制端连接所述扫描信号SCAN；
[0061] 该第四开关管M4的第二端连接电源输入信号VINT，控制端连接复位信号RST；
[0062] 该第六开关管M6的第二端与所述第七开关管M7的第一端连接，控制端连接该发光控制信号EM；
[0063] 该第七开关管M7的第二端连接所述电源输入信号VINT，控制端连接所述复位信号RST；
[0064] 该第八开关管M8的第二端连接第二电源信号VB，控制端连接所述第九开关管M9的控制端；
[0065] 该第九开关管M9的第二端连接第三电源信号VA，控制端连接所述第四开关管M4的控制端。
[0066] 可选地，在本发明的一些实施例中，上述的第六开关管M6的第二端用以连接发光元件，且该发光元件与第七开关管M7的第二端连接。发光元件的另一端连接第四电源信号VSS。可选地，该发光元件可以例如是OLED，本发明并不以此为限。
[0067] 可选地，在本发明的一些实施例中，第一开关管M1、第二开关管M2、第三开关管M3、第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8及第九开关管M9均为P型薄膜晶体管，这样仅需制备一种类型的晶体管，可以减少掩膜、光刻等工艺步骤、简化工艺流程、节约生产成本。第一开关管M1、第二开关管M2、第三开关管M3第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8及第九开关管M9的控制端分别对应各个P型薄膜晶体管的栅极。
[0068] 上述像素电路的工作原理，即像素电路的驱动方法，包括第一阶段、第二阶段以及第三阶段。图6为本发明实施例的像素电路的波形图。
[0069] 在此实施例中，第一开关管M1作为驱动晶体管，第一开关管M1、第二开关管M2、第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8及第九开关管M9均为P型薄膜晶体管。
[0070] 如图6所示，在第一阶段T1，是初始化阶段复位阶段，复位信号RST 输出低电平，扫描信号SCAN、发光控制信号EM输出高电平，第二开关管M2、第三开关管M3、第五开关管M5、第六开关管M6关闭，第四开关管M4、第七开关管M7导通，通过电源输入信号VINT复位与所述第七开关管M7的第二端连接的发光元件的阳极及所述电容Cst的第二端；第八开关管M8及第九开关管M9导通，第一开关管M1导通，通过第二电源信号 VB和第三电源信号VA间的电流复位所述第一开关管M1或消除所述第一开关管M1由于电压电应力所引起的阈值电压偏移。
[0071] 在第一阶段T1，电流从电源VB经过第八开关管M8、第一开关管M1、第九开关管M9形成通路，通过这种方式使上一画面时的电应力(stress) 对第一开关管M1的影响得到恢复，因此，能够有效抑制驱动晶体管(第一开关管M1)迟滞特性及弱化缺陷态影响，从而了改善残影现象，提升显示面板的显示特性。
[0072] 在第二阶段T2，扫描信号(SCAN)输出低电平，复位信号(RST)、发光控制信号EM输出高电平，第一开关管M1、第二开关管M2、第三开关管M3导通，第四开关管M4、第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8、第九开关管M9关闭。在此阶段，数据信号Data 对第一开关管M1的控制端端进行数据写入，并通过电容Cst保持写入电压，由于数据电压经过第一开关管M1写入其控制端，故阈值电压也被同时写入，此阶段同时为阈值电压补偿阶段。第一开关管M1的控制端与电容Cst 的第二端连接的节点(节点P)的稳态电压为：Vg＝Vdata+Vth，其中Vth 为阈值电压。第一开关管M1的控制端电压值为：Vg＝Vdata+Vth，因此，驱动电流大小为：
[0073] I＝k*(Vgs-Vth)2＝k*[(Vdata+Vth-VDD)-Vth)]2＝k*[(Vdata-VDD)]2，[0074] 其中， μp为空穴迁移率；Cox为单位面积的电容； 为第一开关管M1的宽长比。
[0075] 在第三阶段T3，发光控制信号EM输出低电平，复位信号(RST)、扫描信号(SCAN)输出高电平，第一开关管M1、第五开关管M5、第六开关管M6导通，第二开关管M2、第三开关管M3、第四开关管M4、第七开关管M7、第八开关管M8、第九开关管M9关闭；驱动电流沿第一电源VDD 经第五开关管M5、第一开关管M1和第六开关管M6输出至与第六开关管 M6的第二端相连的发光元件。在此阶段，驱动电流沿第一电源VDD经第五开关管M5、第一开关管M1和第六开关管M6输出至与第六开关管M6 的第二端相连的发光元件，用于驱动发光元件发光。
[0076] 由此可见，本发明实施例的像素电路，在T1阶段(复位阶段)，电流从电源VB经过第八开关管M8、第一开关管M1、第九开关管M9形成通路，通过这种方式使上一画面时的电应力(stress)对第一开关管M1的影响得到恢复，因此，能够有效抑制驱动晶体管(第一开关管M1)迟滞特性及弱化缺陷态影响，从而改善残影现象，提升显示面板的显示特性。
[0077] 本发明实施例还提供一种显示面板，包括上述任意实施例所述的像素电路，因此能够有效改善显示残影的问题；进一步地，还能够有效提高显示对比度，提升用户的使用体验。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种表面振动模式可分辨的CdTe薄膜及其制备方法以及应用 | 2020-05-14 | 0 |
| 热辅助磁记录头万向节组件和使用相同组件的硬盘驱动器 | 2020-09-12 | 1 |
| 一种纳米二氧化钛光催化溶胶的制备方法和应用方法 | 2020-10-19 | 0 |
| 触控电极层以及触控显示装置 | 2021-10-29 | 1 |
| 一种茅苍术种子育苗的基质及其制备方法和应用 | 2020-08-06 | 3 |
| 立式调偏张力架 | 2023-03-16 | 0 |
| 一种真空镀膜用高温裂解炉 | 2020-07-16 | 0 |
| 一种土地规划用平板电脑 | 2020-09-16 | 3 |
| 一种光伏组件用轻质背板及其应用的轻质光伏组件 | 2021-04-06 | 2 |
| 密封构造以及处理装置 | 2020-11-29 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈