一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管专利检索-半导体电气元件和设备专利检索查询-专利查询网

一种栅控双极-场效应复合氮化镓垂直双扩散金属 氧化物 半导体晶体管

阅读：930发布：2023-12-30

专利汇可以提供一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管专利检索，专利查询，专利分析的服务。并且本发明公开一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管。该器件通过采用基区与栅极相连的电极连接方式，代替传统的氮化镓VDMOS中基区与源极短接的电极连接方式。该器件工作在关态时，器件的耐压特性与传统的氮化镓VDMOS的一致。该器件工作在开态时，由于栅极与基区相连，当在栅极接入栅压时，基区也接入一定电压，使得器件寄生的双极型晶体管开启，提供了一个新的导电通道；与此同时，器件的沟道同样能正常开启进行导电。该器件与传统的氮化镓VDMOS器件相比，在保证器件具有相同击穿电压的同时，大幅度提高了器件的导通电流，极大改善了氮化镓晶体管的导通性能。，下面是一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管专利的具体信息内容。

权利要求

1.一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于，包括：
氮化镓衬底；
在所述氮化镓衬底上外延生成的漂移区；
在所述漂移区上部两侧分别形成的两处基区；
在两处基区之间刻蚀形成的槽型栅窗口；
在所述槽型栅窗口依次淀积形成的非故意掺杂氮化镓层、氧化铝氧化层；
在所述氧化铝氧化层的凹槽内加入的多晶硅栅极；
所述非故意掺杂氮化镓层的上部向两侧分别延伸覆盖部分基区；在对应于所述部分基区的非故意掺杂氮化镓层表面形成源区；两处源区分别与所述氧化铝氧化层的上部两侧外壁邻接；
所述源区上生成源极；
所述氮化镓衬底底部生成漏极；
所述基区上生成基极；基极与栅极电连接，满足：栅极接入电压时，基区获得的电压使得器件寄生的双极型晶体管开启。
2.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：基极与栅极之间的连接材料为导体材料，使得栅极接入电压时基极与栅极电位一致。
3.根据权利要求2所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：所述导体材料为铜或铝。
4.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：基极与栅极之间的连接材料为半导体材料，使得基极接入电压时基极电位大于栅极电位，栅极接入电压时栅极电位大于基极电位。
5.根据权利要求4所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：连接基极与栅极的半导体材料为半绝缘多晶硅。
6.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：氮化镓衬底的硅掺杂浓度为1×1018cm-3～2×1018cm-3。
7.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：基区的镁掺杂浓度为1×1018cm-3～2×1018cm-3；源区的硅掺杂浓度为1×1018cm-3～2×1018cm-3；漂移区的硅掺杂浓度为1×1016cm-3～2×1016cm-3。
8.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：所述非故意掺杂氮化镓层的厚度为40～60nm。
9.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：基区和基极、源区和源极、漏区和漏极接触方式为欧姆接触。
10.根据权利要求1所述的栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，其特征在于：所述槽型栅窗口纵向刻蚀深入漂移区1～4μm。

说明书全文

一种栅控双极-场效应复合氮化镓垂直双扩散金属 氧化物半

导体晶体管

技术领域

[0001] 本发明涉及半导体功率器件技术领域，具体涉及一种垂直双扩散晶体管。

背景技术

[0002] 垂直双扩散金属氧化物半导体器件(VDMOS)是一种重要的功率半导体器件，具有独特的垂直导电双扩散结构。该器件具有普通MOS器件与双极晶体管共同的优点，与常规的双极晶体管相比，它的开关速度与开关损耗小，频率特性好，输入阻抗高，驱动功率小，跨导高度线性。无论是开关应用还是线性应用，VDMOS都是较为理想的功率器件，并且它是一种更为标准化的产品，所需的设计因素不多，更突出其制造能力。而如何解决功率MOSFET的击穿电压与导通电阻的冲突一直是研究热点。传统的VDMOS采用的基区与源区之间短接的电极连接方式。在开启状态下，由于基区与源区短接，寄生的双极型晶体管不会开启，器件只能在正常开启的沟道中导电。

[0003] 相对于传统的硅材料，氮化镓材料具有禁带宽度大、电子漂移饱和速度高、介电常数小、导电性能好、击穿电压高、热导率大等特点，适用于制作抗辐射、高频、大功率和高密度集成的电子器件，在军事和民工等发面都有着广泛的前景，在制备宽波谱、高功率、高效率的微电子、电力电子、光电子等器件方面处于领先地位。

[0004] 传统的VDMOS没有对寄生的双极型晶体管给予足够的重视，采用基区与源区之间短接的电极连接方式。在开启状态下，由于基区与源区短接，寄生的双极型晶体管不会开启，器件只能在正常开启的沟道中导电。

发明内容

[0005] 本发明提出了一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，旨在满足耐压要求的前提下进一步有效增加器件导通电流(降低器件导通电阻)。

[0006] 本发明的技术方案如下：

[0007] 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管，包括：

[0008] 氮化镓衬底；

[0009] 在所述氮化镓衬底上外延生成的漂移区；

[0010] 在所述漂移区上部两侧分别形成的两处基区；

[0011] 在两处基区之间刻蚀形成的槽型栅窗口；

[0012] 在所述槽型栅窗口依次淀积形成的非故意掺杂氮化镓层、氧化铝氧化层；

[0013] 在所述氧化铝氧化层的凹槽内加入的多晶硅栅极；

[0014] 所述非故意掺杂氮化镓层的上部向两侧分别延伸覆盖部分基区；在对应于所述部分基区的非故意掺杂氮化镓层表面形成源区；两处源区分别与所述Al2O3氧化层的上部两侧外壁邻接；

[0015] 所述源区上生成源极；

[0016] 所述氮化镓衬底底部生成漏极；

[0017] 所述基区上生成基极；基极与栅极电连接，满足：栅极接入电压时，基区获得的电压使得器件寄生的双极型晶体管开启。

[0018] 基于以上方案，本发明还进一步作了如下优化：

[0019] 基极与栅极之间的连接材料可以是导体材料，使得栅极接入电压时基极与栅极电位一致。导体材料优选铜或铝。

[0020] 基极与栅极之间的连接材料也可以是半导体材料，使得基极接入电压时基极电位大于栅极电位，栅极接入电压时栅极电位大于基极电位。半导体材料优选半绝缘多晶硅。

[0021] 氮化镓衬底的硅掺杂浓度为1×1018cm-3～2×1018cm-3。

[0022] 基区的镁掺杂浓度为1×1018cm-3～2×1018cm-3；源区的硅掺杂浓度为1×1018cm-3～2×1018cm-3；漂移区的硅掺杂浓度为1×1016cm-3～2×1016cm-3。

[0023] 非故意掺杂氮化镓层的厚度为40～60nm。

[0024] 基区和基极、源区和源极、漏区和漏极接触方式为欧姆接触。

[0025] 槽型栅窗口纵向刻蚀深入漂移区1～4μm。

[0026] 本发明技术方案的有益效果如下：

[0027] 本发明应用氮化镓材料，将传统的VDMOS采用基区与源区之间短接的电极连接方式，改为采用基极与栅极相连接的电极连接方式。该器件工作在关态时，器件的耐压特性与传统的氮化镓VDMOS的一致，器件的栅极，基区和源极接地，漏极接高电位。所以器件关态工作时源区，基区和漂移区之间寄生的双极型晶体管不会开启，防止二次击穿，器件的击穿特性与传统器件击穿特性相同。该器件工作在开态时，由于栅极与基区相连。当在栅极接入栅压时，基区也接入一定电压，使得器件寄生的双极型晶体管开启，提供了一个新的导电通道；与此同时，器件的沟道同样能正常开启进行导电。

[0028] 本发明与传统的氮化镓VDMOS器件相比，在保证器件具有相同击穿电压的同时，大幅度提高了器件的导通电流，极大地改善了氮化镓晶体管的导通性能。附图说明

[0029] 图1为本发明的一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管结构示意图。

[0030] 图2基于图1所示结构示意了导电通道。其中，A为沟道形成的导电通道，B为寄生的双极型晶体管开启形成的导电通道。

[0031] 附图标号说明：

[0032] 1-氮化镓衬底；2-漂移区；3-非故意掺杂氮化镓层；4-Al2O3氧化层；5-基区；6-源区；7-源极，8-栅极；9-漏极；10-基极。

具体实施方式

[0033] 如图1为一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管：

[0034] 氮化镓衬底1，硅掺杂浓度为1×1018cm-3～2×1018cm-3；

[0035] 在衬底上外延生成出漂移区2；漂移区2的硅掺杂浓度为1×1016cm-3～2×1016cm-3。

[0036] 在漂移区上形成基区5，基区5的镁掺杂浓度为1×1018cm-3～2×1018cm-3；

[0037] 在基区与漂移区部分刻蚀，深入漂移区1～4μm，形成槽型栅窗口；

[0038] 在槽型栅窗口上淀积一层氮化镓，形成非故意掺杂氮化镓层3，厚度为40～60nm；

[0039] 在非故意掺杂氮化镓层3上淀积一层Al2O3氧化层4；

[0040] 在Al2O3氧化层4上加入多晶硅栅电极(栅极8)；

[0041] 在非故意掺杂氮化镓层3上形成源区6；源区6的硅掺杂浓度为1×1018cm-3～2×1018cm-3；

[0042] 在源区6、基区5和衬底1底部上分别生成源极7、基极10和漏极9，均为欧姆接触；基极10与栅极8相连接。

[0043] 由于非故意掺杂氮化镓层3具有更少的杂质散射和更平滑的沟道表面，相比传统Si VDMOS可以使器件获得更高的沟道迁移率。

[0044] 基区5与栅极8之间的连接材料可为导体材料(如铜和铝等)，栅极8接入电压时，基区5与栅极8电位一致。

[0045] 基区5与栅极8之间的连接材料可为电阻材料(如半绝缘多晶硅等)。基区5接入电压时，则基区5电位大于栅极8电位；栅极8接入电压时，则栅极8电位大于基区5电位。

[0046] 需要说明的是，附图中所示栅极与基极共接引出接线端子为拓扑示意，实际产品中基极和栅极相连后引出的电极，它可以从基极处直接引出或是从栅极处直接引出。所以会因基极和栅极间的电阻以及引出电极位置的不同导致栅极与基极的电位存在差异。

[0047] 该器件采用基区与栅极相连的电极连接方式。该器件工作在关态时，器件的耐压特性与传统的氮化镓VDMOS的一致。器件的栅极，基区和源极接地，漏极接高电位。所以器件关态工作时源区，基区和漂移区之间寄生的双极型晶体管不工作，防止二次击穿，器件的击穿特性与传统器件击穿特性相同。该器件工作在开态时，由于栅极与基区相连。当在栅极接入栅压时，基区也接入一定电压，使得器件寄生的双极型晶体管开启，提供了一个新的导电通道B。同时，器件的沟道同样能正常开启进行导电。器件导通电流得到大幅度增加，大大降低器件的导通电阻。

[0048] 本发明较之于传统氮化镓器件的导通电流密度大幅度提升，两种器件的在漂移区相同、相同击穿电压的情况下，器件的导通电流密度提升了1到3个数量级。

[0049] 当然，本发明中的VDMOS也可以为P沟道，其结构与N沟道VDMOS相同，在此不再赘述。

[0050] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。

标题	发布/更新时间	阅读量
用于检测诸如冲击、加速度、旋转力等平面内的力的集成压电传感器	2021-09-28	1
数据流的自主异常检测与事件触发	2022-09-16	2
半导体结构及其形成方法	2021-10-20	2
UPS主控制板散热系统	2022-02-04	0
一种半导体器件的封装结构	2020-07-06	2
一种晶圆清洗设备	2023-04-30	0
一种控制气体流量用气动隔膜阀	2021-03-18	2
一种纺织用纺织布传送装置	2020-10-15	0
一种布料生产用人字机	2021-09-13	1
一种半导体功率器件	2020-10-13	2

一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管

一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：