首页 / 专利库 / 微电子学 / 时钟偏差 / Synchronous signal generating circuit in data reading device

Synchronous signal generating circuit in data reading device

阅读:662发布:2023-01-19

专利汇可以提供Synchronous signal generating circuit in data reading device专利检索,专利查询,专利分析的服务。并且PURPOSE: To enable lock-in on synchronization even if the frequency of the voltage control oscillator in a PLL circuit is deviated from input clock pulse signal, by using such a phase comparator that is capable of detecting the phase of two signals even if the phase difference of two signals deviates in pulse time interval duration at the lock-in of period.
COPYRIGHT: (C)1977,JPO&Japio,下面是Synchronous signal generating circuit in data reading device专利的具体信息内容。

高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈