技术领域
[0001] 本
发明涉及并行总线技术领域，特别涉及一种并行总线的时序校准方法、 装置及接收端设备。
背景技术
[0002] 并行总线技术在计算机和嵌入式设备等
电子产品领域有非常广泛的应 用，是器件或模
块间传输数据最常见的总线技术之一。并行总线的主要特点 是同一时刻可以传输多bit数据，即多位宽的
数据总线。
[0003]
现有技术，大部分并行总线的发送端(发送端设备)和接收端(接收端 设备)采用共同时钟设计，来保证数据发送和接收的正确性。为了确保发送 端和接收端具有共同的时钟，在设计中可以采用同一晶振(或时钟模块)提 供时钟；也可以由发送端将发送时使用的时钟同数据总线一起传输给接收端， 接收端使用该时钟
采样数据总线，这种方式叫做随路时钟。随着传输
频率的 增加，由于物理器件或工艺的限制，数据总线与时钟线在板卡PCB或线缆传输 时延的微小差别就会导致接收端无法正确采样数据总线，导致通信错误，这 也是限制并行总线传输频率的一个难点。
[0004] 如图1所示，发送端通过外部晶振获得时钟输入，内部通过时钟发生器， 产生所需时钟用于总线传输，作为随路时钟。在该随路时钟下将待发送数据 传输到数据总线上，同时将该随路时钟直接传输到时钟线上。理想情况下， 在发送端的数据
信号与
时钟信号的时序关系如图2所示。由于发送端与接收端 间传输介质特性和制作工艺限制，无论是PCB还是传输线缆，均无法实现数据 总线与时钟线的绝对等长或者传输时延绝对一致。该情况可能导致信号到达 接收端时，数据信号和时钟信号的时序关系出现偏差，直接使用随路时钟采 样数据总线，无法获得正确的数据，如图3所示，时钟信号上升沿无法对齐数 据信号中心较稳定
位置，导致采样错误。
[0005] 因此，如何能够解决因传输过程中时延的差异导致的数据传输错误的问 题，使接收端设备可以接收通过并行总线传输的正确数据，是现今急需解决 的问题。
发明内容
[0006] 本发明的目的是提供一种并行总线的时序校准方法、装置及接收端设备， 使接收端设备可以对时钟与数据的时序关系进行自动校准，解决因传输过程 中时延的差异导致的数据传输错误的问题。
[0007] 为解决上述技术问题，本发明提供一种并行总线的时序校准方法，包括：
[0008] S101：接收端设备根据当前时钟偏移对应的目标时钟信号，获取发送端 设备通过并行总线发送的测试数据；其中，所述目标时钟信号与所述并行总 线相对应；
[0009] S102：根据预设校准数据，判断所述测试数据是否正确；若否，则进入 S103；若是，则进入S104；
[0010] S103：按照预设偏移量调整规则对当前时钟偏移进行调整，并进入S101；
[0011] S104：确定校准完成。
[0012] 可选的，所述接收端设备根据当前时钟偏移的目标时钟信号，获取发送 端设备通过并行总线发送的测试数据，包括：
[0013] 所述接收端设备利用当前时钟偏移对所述并行总线中的时钟线传输的原 始时钟信号进行
相位调整，获取所述目标时钟信号；
[0014] 利用所述目标时钟信号，对所述并行总线中的数据总线传输的数据信号 进行采样，得到所述测试数据。
[0015] 可选的，所述接收端设备根据当前时钟偏移的目标时钟信号，获取发送 端设备通过并行总线发送的测试数据，包括：
[0016] 所述接收端设备利用当前时钟偏移对时钟发生器传输的原始时钟信号进 行相位调整，获取所述目标时钟信号；其中，所述时钟发生器设置在所述接 收端设备中；
[0017] 利用所述目标时钟信号，对所述并行总线中的数据总线传输的数据信号 进行采样，得到所述测试数据。
[0018] 可选的，所述按照预设偏移量调整规则对当前时钟偏移进行调整，包括：
[0019] 将当前时钟偏移与预设偏移量相加，更新当前时钟偏移。
[0020] 可选的，该方法还包括：
[0021] 所述发送端设备按预设时间间隔通过所述并行总线向所述接收端设备发 送所述预设校准数据；其中，所述预设校准数据的发送次数为预设次数。
[0022] 本发明还提供了一种并行总线的时序校准装置，包括：
[0023] 获取单元，用于根据当前时钟偏移对应的目标时钟信号，获取发送端设 备通过并行总线发送的测试数据；其中，所述目标时钟信号与所述并行总线 相对应；
[0024] 判断单元，用于根据预设校准数据，判断所述测试数据是否正确；若所 述测试数据正确，则确定校准完成；
[0025] 调整单元，用于若所述测试数据不正确，则按照预设偏移量调整规则对 当前时钟偏移进行调整，并向所述获取单元发送启动信号。
[0026] 可选的，所述获取单元，包括：
[0027] 第一时钟信号获取子单元，用于利用当前时钟偏移对所述并行总线中的 时钟线传输的原始时钟信号进行相位调整，获取所述目标时钟信号；
[0028] 第一数据获取子单元，用于利用所述目标时钟信号，对所述并行总线中 的数据总线传输的数据信号进行采样，得到所述测试数据。
[0029] 可选的，所述获取单元，包括：
[0030] 第二时钟信号获取子单元，用于利用当前时钟偏移对时钟发生器传输的 原始时钟信号进行相位调整，获取所述目标时钟信号；其中，所述时钟发生 器设置在所述接收端设备中；
[0031] 第二数据获取子单元，用于利用所述目标时钟信号，对所述并行总线中 的数据总线传输的数据信号进行采样，得到所述测试数据。
[0032] 可选的，所述调整单元，包括：
[0033] 更新子单元，用于将当前时钟偏移与预设偏移量相加，更新当前时钟偏 移。
[0034] 此外，本发明还提供了一种接收端设备，包括：
[0036] 处理器，用于执行所述计算机程序时实现如上述所述的并行总线的时序 校准方法的步骤。
[0037] 本发明所提供的一种并行总线的时序校准方法，利用预设校准数据和从 并行总线接收的测试数据确定数据信号和时钟信号的时序关系是否出现偏 差，从而在出现偏差时通过按照预设偏移量调整规则对当前时钟偏移进行调 整，自动校准时钟信号与数据信号的时序关系，解决了因传输过程中时延的 差异导致的数据传输错误的问题；并且本发明采用自适应和闭环的设计，应 用范围更广泛，灵活性更高。此外，本发明还提供了一种并行总线的时序校 准装置和接收端设备，同样具有上述有益效果。
附图说明
[0038] 为了更清楚地说明本发明
实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不 付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0039] 图1为现有技术中并行总线的随路时钟方案的结构示意图；
[0040] 图2为发送端设备的时钟信号与数据信号的时序关系示意图；
[0041] 图3为接收端设备的时钟信号与数据信号的时序关系示意图；
[0042] 图4为本发明实施例所提供的一种并行总线的时序校准方法的
流程图；
[0043] 图5为本发明实施例所提供的一种并行总线的随路时钟方案的结构示意 图；
[0044] 图6为本发明实施例所提供的一种并行总线的时序校准装置的结构
框图。
具体实施方式
[0045] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发 明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述， 显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获 得的所有其他实施例，都属于本发明保护的范围。
[0046] 请参考图4，图4为本发明实施例所提供的一种并行总线的时序校准方法 的流程图，该方法可以包括：
[0047] 步骤101：接收端设备根据当前时钟偏移对应的目标时钟信号，获取发送 端设备通过并行总线发送的测试数据；其中，目标时钟信号与并行总线相对 应。
[0048] 可以理解的是，本步骤中当前时钟偏移对应的目标时钟信号可以为对并 行总线中的数据总线进行采样所使用的时钟信号，即利用当前时钟偏移对并 行总线对应的原始时钟信号进行相位调整后得到的时钟信号。
[0049] 对应的，本步骤还可以包括接收端设备获取目标时钟信号的步骤，对于 接收端设备获取目标时钟信号的具体方式，可以由设计人员自行设置，如接 收端设备可以利用当前时钟偏移对接收的并行总线对应的原始时钟信号进行 相位调整，得到目标时钟信号；例如发送端设备将发送时使用的时钟信号同 数据总线一起传输给接收端设备时，即并行总线中包括时钟线和数据总线时， 接收端设备可以利用当前时钟偏移对并行总线中的时钟线传输的原始时钟信 号进行相位调整，获取目标时钟信号；如图5所示，接收端设备中的相位调 整模块可以利用当前时钟偏移对并行总线中的时钟线传输的原始时钟信号进 行相位调整；发送端设备未将发送时使用的时钟信号同数据总线一起传输给 接收端设备时，如发送端设备和接收端设备中均设置时钟发生器产生同一晶 振对应的时钟信号时，接收端设备利用当前时钟偏移对自身设置的时钟发生 器传输的原始时钟信号进行相位调整，获取目标时钟信号。接收端设备也可 以直接接收其他设备输出的目标时钟信号，即其他设备当前时钟偏移对接收 的并行总线对应的原始时钟信号进行相位调整，得到目标时钟信号并输出到 接收端设备。本实施例对此不做任何限制。
[0050] 具体的，本步骤中的当前时钟偏移可以为当前时刻对原始时钟信号进行 相位调整时的偏移量。对于当前时钟偏移的具体内容，可以由设计人员或用 户自行设置，如初始时刻可以设置当前时钟偏移为0。
[0051] 需要说明的是，本步骤的目的可以为接收端设备利用目标时钟信号，获 取发送端设备通过并行总线发送的测试数据，即接收端设备利用目标时钟信 号，对并行总线中的多位宽的数据总线传输的数据信号进行采样，得到测试 数据。
[0052] 对应的，对于本步骤中接收端设备利用目标时钟信号，获取发送端设备 通过并行总线发送的测试数据的具体方式，可以由设计人员自行设置，如可 以采用与现有技术中并行总线的数据信号采样相同或相似的方式实现，本实 施例对此不做任何限制。
[0053] 步骤102：根据预设校准数据，判断测试数据是否正确；若否，则进入步 骤103；若是，则进入步骤104。
[0054] 可以理解的是，本实施例中发送端设备通过并行总线向接收端设备发送 的预设校准数据，接收端设备在本步骤将接收到的测试数据与预先存储的预 设校准数据进行比较，确定接收的测试数据是否正确，从而确定目标时钟信 号与数据信号的时序关系是否正确。
[0055] 具体的，对于本步骤中根据预设校准数据，判断测试数据是否正确的具 体方式，可以由设计人员自行设置，如可以将直接判断接收的测试数据是否 为预设校准数据，例如发送端设备按预设时间间隔向接收端设备发送预设校 准数据，接收端设备在校准完成前，可以每次直接判断接收的测试数据是否 为预设校准数据；也可以判断接收的测试数据与预设校准数据中的部分内容 相同，例如接收端设备在发送端设备发送预设校准数据的时间内，判断接收 的测试数据与预设校准数据中的部分内容是否相同；如图5所示，发送端设 备中的数据接收模块使用相位调整模块输出的相位调整后的时钟信号采样数 据总线，将采样后得到的测试数据送入序列校验模块，序列校验模块接收一 定量的测试数据后，验证测试数据是否正确。本实施例对此不做任何限制。
[0056] 步骤103：按照预设偏移量调整规则对当前时钟偏移进行调整，并进入步 骤101。
[0057] 可以理解的是，本步骤的目的可以为在测试数据不正确时，接收端设备 按照预设设置的偏移量调整规则调整当前时钟偏移，从而调整当前时钟偏移 对应的目标时钟信号，实现目标时钟信号与数据信号的时序关系的调整校准。 本实施例中接收端设备可以通过本步骤调整获取的当前时钟偏移对应的目标 时钟信号，使进行数据信号采样的目标时钟信号与数据总线的数据信号的时 序关系，由偏差状态(如图3所示)调整为所需要的理想状态(如图2所示)。
[0058] 具体的，对于本步骤中按照预设偏移量调整规则对当前时钟偏移进行调 整的具体方式，可以由设计人员根据实用场景和用户需求自行设置，如可以 将当前时钟偏移与预设偏移量相加，更新当前时钟偏移；例如在初始状态设 置偏移量(当前时钟偏移)为0，每次调整时将偏移量增加固定数值(预设偏 移量)。也可以从预设偏移量集合中选择下一偏移量作为当前时钟偏移，即 每次调整时接收端设备可以从预先存储的偏移量集合中选择一个偏移量作为 当前时钟偏移，实现当前时钟偏移的调整更新；还可以根据对测试数据与预 设校准数据进行数据分析，生成原本的当前时钟偏移需要调整的偏移量，再 将该偏移量与原本的当前时钟偏移相加，对原本的当前时钟偏移进行调整， 得到新的当前时钟偏移。本实施例对此不做任何限制。
[0059] 步骤104：确定校准完成。
[0060] 可以理解的是，本步骤的目的可以为在测试数据正确时，接收端设备确 定校准完成，即当前时钟偏移的调整完成，从而确定当前时钟偏移对应的目 标时钟信号与数据信号的时序关系正确。
[0061] 对应的，本步骤中接收端设备在确定校准完成后，可以通过显示设备(如 指示灯或显示器等)显示校准完成信息，以告知用户校准完成；如发送端设 备按预设时间间隔通过并行总线向接收端设备发送预设校准数据时，用户查 看到校准完成信息后，可以控制发送端设备停止发送预设校准数据。也可以 通过与发送端设备的其他通讯连接，向发送端设备发送校准完成信息，以控 制发送端设备停止发送预设校准数据。还可以直接进入正常的接收流程，停 止对接收的测试数据的判断和对当前时钟偏移的调整。
[0062] 具体的，如图5所示，在并行总线工作启动时刻，发送端设备和接收端 设备可以均先进入总线链路建立模式；在链路建立模式中，发送端启动测试 序列发生器模块，发送约定测试序列到数据总线上；接收端设备使用相位调 整后的目标时钟信号采样数据总线，将采样后的测试数据送入序列校验模块， 序列校验模块接收一定量的测试数据后，验证测试数据是否正确；序列校验 模块若判读测试数据错误，将反馈错误标志给
控制器模块，控制器模块增加 相位调整模块的偏移量，并返回再次采样测试数据；序列校验模块若判读数 据正确，将反馈正确标志给控制器模块，控制器模块结束链路建立模块状态， 进入正常接收流程，序列校验模块不再工作。
[0063] 本实施例中，本发明实施例利用预设校准数据和从并行总线接收的测试 数据确定数据信号和时钟信号的时序关系是否出现偏差，从而在出现偏差时 通过按照预设偏移量调整规则对当前时钟偏移进行调整，自动校准时钟信号 与数据信号的时序关系，解决了因传输过程中时延的差异导致的数据传输错 误的问题；并且本发明采用自适应和闭环的设计，应用范围更广泛，灵活性 更高。
[0064] 请参考图6，图6为本发明实施例所提供的一种并行总线的时序校准装置 的结构框图。该装置可以包括：
[0065] 获取单元10，用于根据当前时钟偏移对应的目标时钟信号，获取发送端 设备通过并行总线发送的测试数据；其中，目标时钟信号与并行总线相对应；
[0066] 判断单元20，用于根据预设校准数据，判断测试数据是否正确；若测试 数据正确，则确定校准完成；
[0067] 调整单元30，用于若测试数据不正确，则按照预设偏移量调整规则对当 前时钟偏移进行调整，并向获取单元10发送启动信号。
[0068] 可选的，获取单元10，可以包括：
[0069] 第一时钟信号获取子单元，用于利用当前时钟偏移对并行总线中的时钟 线传输的原始时钟信号进行相位调整，获取目标时钟信号；
[0070] 第一数据获取子单元，用于利用目标时钟信号，对并行总线中的数据总 线传输的数据信号进行采样，得到测试数据。
[0071] 可选的，获取单元10，可以包括：
[0072] 第二时钟信号获取子单元，用于利用当前时钟偏移对时钟发生器传输的 原始时钟信号进行相位调整，获取目标时钟信号；其中，时钟发生器设置在 接收端设备中；
[0073] 第二数据获取子单元，用于利用目标时钟信号，对并行总线中的数据总 线传输的数据信号进行采样，得到测试数据。
[0074] 可选的，调整单元30，可以包括：
[0075] 更新子单元，用于将当前时钟偏移与预设偏移量相加，更新当前时钟偏 移。
[0076] 本实施例中，本发明实施例利用预设校准数据和从并行总线接收的测试 数据确定数据信号和时钟信号的时序关系是否出现偏差，从而在出现偏差时 通过按照预设偏移量调整规则对当前时钟偏移进行调整，自动校准时钟信号 与数据信号的时序关系，解决了因传输过程中时延的差异导致的数据传输错 误的问题；并且本发明采用自适应和闭环的设计，应用范围更广泛，灵活性 更高。
[0077] 此外，本发明实施例还提供了一种接收端设备，包括：存储器，用于存 储计算机程序；处理器，用于执行计算机程序时实现如上述实施例所提供的 并行总线的时序校准方法的步骤。
[0078]
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是 与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对 于实施例公开的装置及接收端设备而言，由于其与实施例公开的方法相对应， 所以描述的比较简单，相关之处参见方法部分说明即可。
[0079] 专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示 例的单元及
算法步骤，能够以电子
硬件、计算机
软件或者二者的结合来实现， 为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性 地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行， 取决于技术方案的特定应用和设计约束条件。
专业技术人员可以对每个特定 的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本 发明的范围。
[0080] 结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、 处理器执行的
软件模块，或者二者的结合来实施。软件模块可以置于随机存 储器(RAM)、内存、
只读存储器(ROM)、电可编程ROM、电可擦除可编 程ROM、寄存器、
硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任 意其它形式的存储介质中。
[0081] 以上对本发明所提供的一种并行总线的时序校准方法、装置及接收端设 备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行 了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。 应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前 提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明
权利要求的保护范围内。
