技术领域
[0001] 本
发明涉及显示技术领域，更具体地，涉及一种像素驱动电路的驱动方法、显示面板和显示装置。
背景技术
[0002]
现有技术提供的一种显示面板中，包括多行像素，像素包括发光元件，现有技术采用
薄膜晶体管构建像素电路为发光元件提供相应的
电流。
[0003] 然而，在面积较大的玻璃
基板上制作大量的
薄膜晶体管时，由于技术参数的差异，容易造成不同的薄膜晶体管的
阈值电压之间存在差异，另外，在显示面板的工作过程中，长时间的
偏压状态会造成薄膜晶体管的阈值电压的漂移，进一步加剧了不同薄膜晶体管的阈值电压之间的差异，从而造成显示面板的显示
亮度的均一性较差。在现有技术中，通常采用在像素驱动电路中设置阈值电压补偿阶段以改善此问题，而阈值电压补偿阶段通常设置在发光
信号线发出发
光信号EMIT的时候进行。但是对于不同行的像素驱动电路，由于寄生电容及阈值差异的影响会出现发光信号EMIT的信号强度有差异，进而影响阈值补偿程度和发光元件最终发
光亮度。
[0004] 因而现有技术提供的显示面板，阈值电压的补偿效果并不理想，造成不同行的像素的亮度差异，形成横纹现象，造成显示面板显示不均，降低了显示品质。
发明内容
[0005] 有鉴于此，本发明提供了一种像素驱动电路的驱动方法、显示面板和显示装置。
[0006] 本发明提供了一种像素驱动电路的驱动方法，像素驱动电路包括驱动晶体管和发光元件；驱动方法包括下列步骤：响应第一扫描信号线上的扫描信号，执行初始化；响应第二扫描信号线上的扫描信号和第一扫描信号线上的扫描信号，补偿驱动晶体管的阈值电压偏差，以及提供数据信号电压；响应第一发光信号线上的发光信号和第二发光信号线上的发光信号，驱动晶体管生成相应于数据信号电压的驱动电流，发光元件响应驱动电流发光；在初始化完成之后和阈值电压偏差补偿之前，至少相隔一个
时钟信号周期。
[0007] 本发明提供了一种显示面板，显示面板包括显示区和非显示区：显示区包括多个呈阵列分布的像素单元、多条发光信号线、多条扫描信号线；像素单元包括像素驱动电路；多条扫描信号线包括多条第一扫描信号线和多条第二扫描信号线；同一行中的多个像素驱动电路和一条第一扫描信号线、一条第二扫描信号线电连接；非显示区包括第一扫描信号控制电路和第二扫描信号控制电路，第一扫描信号控制电路和第一扫描信号线电连接，第二扫描信号控制电路和第二扫描信号线电连接；非显示区包括发光信号控制电路，发光信号控制电路和发光信号线电连接。
[0008] 本发明还提供了一种显示装置，包括本发明提供的显示面板。
[0009] 与现有技术相比，本发明提供的像素驱动电路的驱动方法、显示面板和显示装置，至少实现了如下的有益效果：
[0010] 调整了像素驱动电路的驱动时序，即初始化完成之后和阈值电压偏差补偿之前，至少相隔一个时钟信号周期，在阈值抓取时避开了第一发光信号线上和第二发光信号线上的发光信号的高电位变成低电位的下台阶处，从而提升阈值电压的补偿效果，改善横纹现象，提升显示品质。
[0011] 当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
[0012] 通过以下参照副图对本发明的示例性
实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
[0013] 被结合在
说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
[0014] 图1是现有技术提供的像素驱动电路的电路结构示意图；
[0015] 图2是图1所示的像素驱动电路的时序示意图；
[0016] 图3是本发明实施例提供的一种像素驱动电路的驱动方法的流程
框图；
[0017] 图4是图1所示的像素驱动电路的时序示意图；
[0018] 图5是图1所示的像素驱动电路在第一阶段的通断情况示意图；
[0019] 图6是图1所示的像素驱动电路在第二阶段的通断情况示意图；
[0020] 图7是图1所示的像素驱动电路在第三阶段的通断情况示意图；
[0021] 图8是本发明实施例提供的一种显示面板的平面结构示意图；
[0022] 图9是本发明实施例提供的另一种显示面板的平面结构示意图；
[0023] 图10是本发明实施例提供的又一种显示面板的平面结构示意图；
[0024] 图11是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
[0025] 现在将参照副图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
[0026] 以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
[0027] 对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
[0028] 在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
[0029] 应注意到：相似的标号和字母在下面的副图中表示类似项，因此，一旦某一项在一个副图中被定义，则在随后的副图中不需要对其进行进一步讨论。
[0030] 请参考图1和图2，图1所示的像素驱动电路包括驱动晶体管DT、发光元件D、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6、电容元件C。图2是图1所示的像素驱动电路的时序示意图，图2所示的像素驱动电路包括三个工作阶段，分别为p1阶段、p2阶段和p3阶段。其中，p2阶段为阈值补偿阶段。
[0031] 在p2阶段，第一扫描信号线SCAN1为低电平，第二扫描信号线SCAN2为低电平，第二发光信号线EMIT2为高电平，第一发光信号线EMIT1为低电平，则根据PMOS
低电压导通的原理，M1打开，M2关闭，M3打开，M4打开，M5关闭，M6打开，由于
节点N1被初始化为低电位，所以驱动晶体管DT也打开，此时数据信号线DATA对节点N1进行充电，把驱动晶体管DT的栅极电位逐渐抬高，使流过驱动晶体管DT的电流逐渐减小，直至节点N1的电位升高至使驱动晶体管DT关闭的临界条件，即Vgs＝N1-pvdd＝Vth，其中Vth为驱动晶体管DT的阈值电压。
[0032] p2阶段位于第一发光信号线EMIT1下台阶处(即高电平变为低电平的阶段)，可能会出现M1打开的时间过短、造成节点N1的充电时间不足，节点N1的电位无法有效升高至驱动晶体管DT关闭的临界条件，从而会影响阈值补偿程度。并且对于不同行的像素驱动电路，由于寄生电容及阈值差异的影响会出现发光信号的信号强度有差异，进而影响阈值补偿程度和发光元件最终发光亮度。因而，阈值电压的补偿效果并不理想，造成不同行的像素的亮度差异，形成横纹现象，造成显示面板显示不均，降低了显示品质。
[0033] 有鉴于此，如图1、图3和图4所示，本实施例提供了一种像素驱动电路的驱动方法，像素驱动电路包括驱动晶体管DT和发光元件D；驱动方法包括下列步骤：响应第一扫描信号线SCAN1上的扫描信号，执行初始化；响应第二扫描信号线SCAN2上的扫描信号和第一扫描信号线SCAN1上的扫描信号，补偿驱动晶体管DT的阈值电压偏差，以及提供数据信号电压VDATA；响应第一发光信号线EMIT1上的发光信号和第二发光信号线EMIT2上的发光信号，驱动晶体管DT生成相应于数据信号电压VDATA的驱动电流，发光元件D响应驱动电流I发光；在初始化完成之后和阈值电压偏差补偿之前，至少相隔一个时钟信号周期。
[0034] 具体而言，本技术方案的驱动方法分为三个阶段：第一阶段电路响应第一扫描信号线SCAN1上的扫描信号，执行初始化，即进行像素驱动电路的复位。
[0035] 第二阶段电路响应第二扫描信号线SCAN2上的扫描信号和第一扫描信号线SCAN1上的扫描信号，补偿驱动晶体管DT的阈值电压偏差，以及提供数据信号电压VDATA，即进行驱动晶体管DT阈值抓取及数据信号写入。
[0036] 第三阶段电路响应第一发光信号线EMIT1上的发光信号和第二发光信号线EMIT2上的发光信号，驱动晶体管DT生成相应于数据信号电压VDATA的，发光元件D响应驱动电流I发光，即本阶段中驱动晶体管DT处于打开状态，产生驱动电流I，驱动电流I使发光元件D发光。
[0037] 本实施例提供的技术方案，调整了像素驱动电路的驱动时序，即初始化完成之后和阈值电压偏差补偿之前，至少相隔一个时钟信号周期，在阈值抓取时避开了第一发光信号线上和第二发光信号线上的发光信号的高电位变成低电位的下台阶处，从而提升阈值电压的补偿效果，改善横纹现象，提升显示品质。
[0038] 在一些可选的实施例中，请继续参考图1，本实施例提供的像素驱动电路还包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6；第一晶体管M1的栅极与第一发光信号线EMIT1电连接、第一极和第一电压信号线PVDD电连接、第二极和驱动晶体管DT的第一极电连接；第二晶体管M2的栅极和第二发光信号线EMIT2电连接、第一极和第一电压信号线PVDD电连接，第二极和第二节点N2电连接；驱动晶体管DT的栅极和第一节点N1电连接、第二极和第三节点N3电连接；第三晶体管M3的栅极和第一扫描信号线SCAN1电连接、第一极和第一节点N1电连接、第二极和第三节点N3电连接；第四晶体管M4的栅极和第二扫描信号线SCAN2电连接、第一极和数据信号线DATA电连接、第二极与第二节点N2电连接；第五晶体管M5的栅极和第二发光信号线EMIT2电连接、第一极和第三节点N3电连接、第二极与发光元件D电连接；第六晶体管M6的栅极和第一扫描信号线SCAN1电连接、第一极和初始化信号线VINT电连接、第二极与发光元件D电连接。
[0039] 请结合参考图1、图4和图5，本实施例中，仅以像素驱动电路中的晶体管均为PMOS为例进行说明。第一阶段即P1阶段，第一扫描信号线SCAN1为低电平，对应哪些晶体管打开；第二扫描信号线SCAN2为高电平，对应哪些晶体管打开；第二发光信号线EMIT2为低电平，对应哪些晶体管打开；第一发光信号线EMIT1为高电平，对应哪些晶体管打开；则根据PMOS低电压导通的原理，M1关闭，M2打开，M3打开，M4关闭，M5打开，M6打开，此时对像素电路进行复位，参考电压VREF进入第一节点N1和第三节点N3，N1＝N3＝VREF，这里需要说明的是VREF通常为低电位。
[0040] 请继续参考图1、图4和图6，第二阶段即P2阶段，第一扫描信号线SCAN1为低电平，第二扫描信号线SCAN2为低电平，第二发光信号线EMIT2为高电平，第一发光信号线EMIT1为低电平，则根据PMOS低电压导通的原理，M1打开，M2关闭，M3打开，M4打开，M5关闭，M6打开，由于节点N1被初始化为低电位，所以驱动晶体管DT也打开，此时数据信号线DATA对节点N1进行充电，把驱动晶体管DT的栅极电位逐渐抬高，使流过驱动晶体管DT的电流逐渐减小，直至节点N1的电位升高至使驱动晶体管DT关闭的临界条件，即Vgs＝N1-pvdd＝Vth，其中Vth为驱动晶体管DT的阈值电压，由于PTFT的阈值电压一般为负值，所以写成N1＝pvdd-|Vth|，此时N2＝VDATA。P2阶段避开了第一发光信号线EMIT1下台阶处(即高电平变为低电平的阶段)进行阈值抓取及数据信号写入，可有效改善竖纹
颜色明暗不均的现象，优化显示效果。
[0041] 请继续参考图1、图4和图7，第三阶段即P3阶段，即发光元件D发光阶段，第一扫描信号线SCAN1为高电平，第二扫描信号线SCAN2为高电平，第二发光信号线EMIT2为低电平，第一发光信号线EMIT1为低电平，则根据PMOS低电压导通的原理，M1打开，M2打开，M3关闭，M4关闭，M5打开，M6关闭，此过程中N2＝PVDD，耦合至N1节点，则N1＝2PVDD-VDATA-|Vth|。
[0042] 在第三阶段，驱动晶体管DT的电流的计算公式请参考(式1)：
[0043] I＝K*(Vgs－Vth)2 (式1)
[0044] 其中，K是常数；Vgs即为驱动晶体管M0的栅源电压差，Vgs＝Vg－Vs；Vs是驱动晶体管DT的源极电位，在第三阶段，Vs＝pvdd，其中，pvdd是第一电压信号线PVDD提供的
电信号；Vg是驱动晶体管DT的栅极电位,即为第一节点N1的电位，Vg＝2pvdd-VDATA-|Vth|。因而，Vgs的计算公式请参考(式2)：
[0045] Vgs＝Vg－Vs＝2pvdd-VDATA-|Vth|-pvdd＝pvdd-VDATA-|Vth|
[0046] (式2)
[0047] Vth是驱动晶体管DT的阈值电压，由于本实施例中，以驱动晶体管DT的为P型晶体管为例进行说明，驱动晶体管DT的阈值电压是负值，因此驱动晶体管DT的电流的计算公式为(式3)：
[0048] I＝K*(Vgs+|Vth|)2 (式3)
[0049] 将(式2)代入(式3)中，可以得到(式4)：
[0050] I＝K*(Vgs+|Vth|)2＝K*(pvdd-VDATA-|Vth|+|Vth|)2＝K*(pvdd-VDATA)2 (式4)[0051] 根据(式4)可知，驱动晶体管DT的电流和驱动晶体管DT的阈值电压Vth无关，因此在阈值补偿阶段，阈值补偿模
块可以补偿驱动晶体管DT的阈值电压Vth。
[0052] 在一些可选的实施例中，请继续参考图4，在初始化完成之后和阈值电压偏差补偿之前，相隔2个时钟信号周期。
[0053] 本实施例中限定了P1阶段和P3阶段相隔2个时钟信号周期，进一步使得阈值抓取的时间不在第一发光信号线EMIT1下台阶处(即高电平变为低电平)的阶段，优化了显示效果，有效改善了竖纹颜色明暗不均的现象。
[0054] 在一些可选的实施例中，请继续参考图4，第一扫描信号线SCAN1上存在相邻的两个扫描信号，该两个扫描信号相隔至少一个时钟信号周期。
[0055] 其中，第一扫描信号线SCAN1的第一个扫描信号可以在P1阶段用于实现对发光元件D进行复位；第一扫描信号线SCAN1的第二个扫描信号可以在P2阶段用于实现对节点N1进行充电。第一扫描信号线SCAN1上的两个扫描信号分别用于在不同的阶段实现不同的功能，并且两个扫描信号之间具有一定的间隔时间，该间隔时间的时长为至少一个时钟信号周期，可以有效的实现第一扫描信号线SCAN1的第二个扫描信号避开第一发光信号线EMIT1下台阶处(即高电平变为低电平的阶段)，从而进一步保证阈值抓取的顺利进行，提升显示品质。
[0056] 在一些可选的实施例中，请继续参考图1和图4，在至少一个时钟信号周期内，第一发光信号线EMIT1上输出的信号包括发光信号。
[0057] 本实施例中，仅以像素驱动电路中的晶体管均为PMOS为例进行说明，因而第一发光信号线EMIT1上输出的发光信号即为低电平信号。在P1阶段和P3阶段之间的至少一个时钟信号周期内，第一发光信号线EMIT1可以只输出低电平信号，也可以输出由高电平变为低电平的信号，本实施例对此不做具体限制。
[0058] 在一些可选的实施例中，请继续参考图4，第一发光信号线EMIT1上的发光信号的占空比为25％，第二发光信号线EMIT2上的发光信号的占空比为25％。这样设计的好处在于，在保证足够的亮度需求下，最大化地降低了像素驱动电路的功耗。
[0059] 本发明还提供了一种显示面板，包括本发明实施例提供的像素驱动电路。
[0060] 请参考图8，本实施例提供的显示面板1，包括显示区2和非显示区3。
[0061] 显示区2包括多个呈阵列分布的像素单元4、多条发光信号线5、多条扫描信号线6；像素单元4包括像素驱动电路41；多条扫描信号线6包括多条第一扫描信号线SCAN1和多条第二扫描信号线SCAN2；同一行中的多个像素驱动电路41和一条第一扫描信号线SCAN1、一条第二扫描信号线SCAN2电连接；非显示区3包括第一扫描信号控制电路7和第二扫描信号控制电路8，第一扫描信号控制电路7和第一扫描信号线SCAN1电连接，第二扫描信号控制电路8和第二扫描信号线SCAN2电连接；非显示区3包括发光信号控制电路9，发光信号控制电路9和发光信号线5电连接。
[0062] 本实施例中，对显示面板1的具体结构作了进一步说明，使本实施例更加具体深入，方便理解与实施。其中，显示区2具有显示功能，包括多个像素单元4；非显示区3可以用于设置走线、控制电路、
电子元件等结构。
[0063] 像素单元4包括本发明上述实施例提供的像素驱动电路41。一根第一扫描信号线SCAN1仅与位于同一行的像素驱动电路41电连接，一根第二扫描信号线SCAN2仅与位于同一行的像素驱动电路41电连接。
[0064] 第一扫描信号控制电路7用于向第一扫描信号线SCAN1提供电信号，第二扫描信号控制电路8用于向第二扫描信号线SCAN2提供电信号。
[0065] 发光信号控制电路9用于向发光信号线5提供电信号。
[0066] 需要说明的是，本实施例提供的显示面板可以为有机发光显示面板，但不局限于此。
[0067] 在一些可选的实施例中，请结合参考图1、图4和图8，在一
帧显示时间内，第一扫描信号线SCAN1上具有间隔设置的两个扫描信号。
[0068] 第一扫描信号控制电路7可以包括多个第一电路单元71，第二扫描信号控制电路8可以包括多个第二电路单元81；发光信号控制电路9可以包括多个发光电路单元91。显示面板中第一行像素单元为虚拟像素单元、不用于显示图像信息。可选的，相邻的两行像素单元中，一行像素单元的第二发光信号线EMIT2可以复用为下一行像素单元的第一发光信号线EMIT1。可选的，第一扫描信号控制电路7中，多个第一电路单元71采用级联的方式连接；第二扫描信号控制电路8中，多个第二电路单元81采用级联的方式连接；发光信号控制电路9中，多个发光电路单元91采用级联的方式连接。
[0069] 本实施例中，其中，第一扫描信号线SCAN1的第一个扫描信号可以在P1阶段用于实现对发光元件D进行复位；第一扫描信号线SCAN1的第二个扫描信号可以在P2阶段用于实现对节点N1进行充电。第一扫描信号线SCAN1上的两个扫描信号分别用于在不同的阶段实现不同的功能，并且两个扫描信号之间具有一定的间隔时间，可以使得第一扫描信号线SCAN1的第二个扫描信号避开第一发光信号线EMIT1下台阶处(即高电平变为低电平的阶段)，从而进一步保证阈值抓取的顺利进行，提升显示品质。
[0070] 在一些可选的实施例中，请继续参考图1、图4和图8，两个扫描信号相隔至少一个时钟信号周期。本实施例中，两个扫描信号之间具有一定的间隔时间，该间隔时间的时长为至少一个时钟信号周期，进一步使得阈值抓取的时间不在第一发光信号线EMIT1下台阶处(即高电平变为低电平)的阶段，从而进一步保证阈值抓取的顺利进行，提升显示品质。
[0071] 在一些可选的实施例中，请继续参考图9，本实施例中，显示面板1包括第一时钟信号线组10和第二时钟信号线组20；第一时钟信号线组10包括第一主时钟信号线CK1和第一副时钟信号线XCK1，第二时钟信号线组20包括第二主时钟信号线CK2和第二副时钟信号线XCK2；第一时钟信号线组10与第一扫描信号控制电路7、第二扫描信号控制电路8电连接；第二时钟信号线组20与发光信号控制电路9电连接。
[0072] 可选的，显示面板中，第一时钟信号线组10的信号可以和显示面板中的焊盘pad电连接，焊盘pad可以将电
信号传输至第一时钟信号线组10。第二时钟信号线组20的信号可以和显示面板中的焊盘pad电连接，焊盘pad可以将电信号传输至第二时钟信号线组20。
[0073] 可选的，第一主时钟信号线CK1和第一副时钟信号线XCK1分别与多个第一电路单元71、多个第二电路单元81电连接；第二主时钟信号线CK2和第二副时钟信号线XCK2分别与多个发光电路单元91电连接。
[0074] 本实施例中，仅需设置第一主时钟信号线CK1和第一副时钟信号线XCK1提供一组时钟信号，即可为第一扫描信号控制电路7、第二扫描信号控制电路8电路提供电信号。
[0075] 在一些可选的实施例中，请继续参考图10和图11，时钟信号周期为第一时钟信号线组的时钟信号周期。本实施例在此进一步限定了时钟信号周期为第一时钟信号线组的时钟信号周期，有了一个基准参考使整个时序电路更加有序规范。
[0076] 图8所示的显示面板中，第一扫描信号线SCAN1仅一端和第一扫描信号控制电路7电连接，第二扫描信号线SCAN2仅一端和第二扫描信号控制电路8电连接，这种驱动扫描信号线的方式为单边驱动。可选的，本发明实施例提供的显示面板，驱动扫描信号线的方式可以为双边驱动，即为，扫描信号线的两端均和扫描信号控制电路电连接。
[0077] 具体的，请参考图10，第一扫描信号控制电路7包括位于显示面板1相对两侧的第三子扫描信号控制电路71和第四子扫描信号控制电路72，第二扫描信号控制电路8包括位于显示面板1相对两侧的第五子扫描信号控制电路81和第六子扫描信号控制电路82；第一扫描信号线SCAN1的一端和第三子扫描信号控制电路71电连接，第一扫描信号线SCAN1的另一端和第四子扫描信号控制电路72电连接；第二扫描信号线SCAN2的一端和第五子扫描信号控制电路81电连接，第二扫描信号线SCAN2的另一端和第六子扫描信号控制电路82电连接。
[0078] 本实施例中，扫描信号线的驱动方式为双边驱动，第三子扫描信号控制电路71和第四子扫描信号控制电路72同时向第一扫描信号线SCAN1提供电信号，第五子扫描信号控制电路81和第六子扫描信号控制电路82同时向第二扫描信号线SCAN2提供电信号。扫描信号线的两端接收电信号，可以使电信号在扫描信号线上的传输更加均匀，可以避免由于电信号从扫描信号线的一端传输而造成的信号衰减，从而可以提升扫描信号线的信号的均一性、提升像素驱动电路的工作性能。并且，当显示面板的尺寸越大，双边驱动的有益效果越明显。
[0079] 需要说明的是，本发明实施例对于第一扫描信号控制电路、第二扫描信号控制电路的具体电路结构不作具体限制。可以理解的是，图10所示的显示面板中，第一扫描信号控制电路7、第二扫描信号控制电路8和发光信号控制电路9中的任一者可以采用如图8或者图9所示的电连接结构。
[0080] 本发明还提供了一种显示装置，包括本发明任一实施例提供的显示面板。请参考图11，图11是本发明实施例提供的一种显示装置的结构示意图。图11提供的显示装置1000包括本发明上述任一实施例提供的显示面板1001。图11实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。
[0081] 虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行
修改。本发明的范围由所副
权利要求来限定。
